JPH07142571A

JPH07142571A - 複合半導体基板及びその製造方法

Info

Publication number: JPH07142571A
Application number: JP28370993A
Authority: JP
Inventors: Takahiro Noguchi; 喬弘野口; Michimasa Shimizu; 道正清水; Shozo Katsuki; 省三勝木; Yoshiaki Watanabe; 義明渡辺; Hisaaki Itoyama; 寿明糸山
Original assignee: Ube Industries Ltd
Current assignee: Ube Corp
Priority date: 1993-11-12
Filing date: 1993-11-12
Publication date: 1995-06-02

Abstract

(57)【要約】【目的】半導体複合基板の反りを低減若しくは解消す
る。【構成】１または相互に分離された複数個の半導体単
結晶領域１１と、これを支持する支持基板１５とが、ガ
ラス物質１３によって接着された複合半導体基板におい
て、半導体単結晶領域とガラス物質の間に、絶縁膜１
２、半導体多結晶若しくはアモルファス半導体層１４、
及び高融点を有する金属、金属化合物若しくは半導体化
合物等からなる応力緩和層１６を介在させた複合半導体
基板。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体基板及びその製
造方法に係り、特に高機能あるいは高性能な半導体デバ
イスを作り込むのに適した誘電体分離方式に係る基板及
び誘電体分離技術に関する。

【０００２】

【従来の技術】半導体単結晶領域を相互に分離する方法
として知られている誘電体分離技術は、標準的な接合分
離技術に比べてデバイス間の絶縁分離が極めて良好であ
り、適用回路の制限が少ないことから、高耐圧や大電流
のパワ−ＩＣに適している。典型的な誘電体分離方式と
してＥＰＩＣ（Ｅpitaxial Passivated Integrated Cir
cuit）方式が知られているが、大ウェハ径への対応や、
製造コスト等の問題から他の方法が種々検討されてい
る。複数の半導体基板を張り合わせて基板を製造するＳ
ＯＩ（Silicon On Insulator）技術もその一つである。
基板の張り合わせ方法としては、例えば、特開昭６１−
２４２０３３号公報、特開昭６２−１７７９３８号公報
に開示された方法がある。

【０００３】

【発明が解決しようとする課題】従来の、この種の張り
合わせ方法によって製造された複数個の半導体単結晶領
域を有する基板は、図１に示すように、通常はＳｉＯ₂
等の絶縁膜１２で覆われた半導体単結晶島１１がガラス
物質層１３によって支持基板１５に接着されている。し
かし、ガラス層、絶縁膜、支持基板及びそれらの界面等
に内部応力が残っており、大きな反りを生ずる場合や形
成された島状の半導体単結晶領域の位置関係に微小なず
れが生じる場合がある。この様な現象は、基板、ガラス
層の材質、製造条件によって異なる。その結果、半導体
基板に各種デバイスを作り込む生産ラインにおいて搬送
が困難になったり、微細なフォトリソグラフィ精度を高
めることが難かしくなる場合があり、特に基板サイズが
大きい場合に問題となる。

【０００４】また、さらに特公昭５８−４５１８２号公
報には、絶縁膜とガラス層の間に半導体多結晶層を設
け、ガラス層からの不純物が半導体単結晶島に拡散する
のを妨ぐ効果を有する誘電体分離基板についての記載が
あるが、半導体多結晶層の存在によりかえって反りが大
きくなったり、または逆に反ったりする場合がある。こ
のような場合においても、反りをコントロールする手段
が求められていた。

【０００５】本発明の目的は、上記の従来の複合半導体
基板及び複合半導体基板の製造方法における欠点を解消
し、反りの改善された複合半導体基板、半導体単結晶領
域相互の微小なずれを解消した基板、およびそれらの製
造方法を提供することにある。

【０００６】

【課題を解決するための手段】本発明は、１または相互
に分離された複数個の半導体単結晶領域と、これを支持
する支持基板とが、ガラス物質によって接着された複合
半導体基板において、当該半導体単結晶領域の底面及び
側面が絶縁膜によって覆われ、且つ当該絶縁膜に接し
て、半導体多結晶又はアモルファス半導体からなる層が
設けられ、さらに当該半導体多結晶又はアモルファス半
導体からなる層とガラス物質の間に、高融点を有する金
属、金属化合物、及び半導体化合物からなる群より選ば
れる少なくとも１つの物質から成り、応力緩和層として
作用する層を少なくとも一層以上介在させることを特徴
とする。

【０００７】さらに本発明は１または相互に分離された
複数個の半導体単結晶領域と、これを支持する支持基板
とが、ガラス物質によって接着された複合半導体基板に
おいて、当該半導体単結晶領域の底面及び側面が絶縁膜
によって覆われ、且つ当該絶縁膜に接して、半導体多結
晶又はアモルファス半導体からなる層が設けられ、さら
に当該半導体多結晶又はアモルファス半導体からなる層
とガラス物質の間に、高融点を有する金属、金属化合
物、及び半導体化合物からなる群より選ばれる少なくと
も１つの物質から成り、応力緩和層として作用する層を
少なくとも一層以上介在させることを特徴とする複合半
導体基板の製造方法に関する。

【０００８】本発明の特長は、半導体多結晶又はアモル
ファス半導体層を有した半導体複合基板においても、基
板の反りを有効に矯正できる点にある。半導体多結晶又
はアモルファス半導体層を有した半導体複合基板におい
ては、通常基板の反りの大きさは、多結晶又はアモルフ
ァス半導体層の厚さによっても変化する。しかし、本発
明においては、応力を緩和する層によって反りを矯正す
ることができるため、半導体多結晶又はアモルファス半
導体層の厚さを自由に設計できるという利点を有する。

【０００９】本発明の複合半導体基板を図２にを参照し
ながら構成について説明する。複数個の半導体単結晶領
域１１は図２のように相互に分離されており、互いに電
気的に絶縁されている。周囲は通常絶縁膜１２によって
覆われている。半導体多結晶又はアモルファス半導体か
らなる層１４が絶縁膜に接して複数の半導体単結晶領域
１１を相互に連結するように覆っている。さらに、半導
体多結晶又はアモルファス半導体からなる層１４とガラ
ス物質層１３の間に、高融点を有する金属、金属化合
物、及び半導体化合物からなる群より選ばれる少なくと
も１つの物質から成る層１６が介在されている。半導体
単結晶領域及びこれらを連結した上記の各層は、ガラス
物質層１３を介して支持基板１５によって支持されてい
る。

【００１０】半導体単結晶領域の材質としてはシリコン
が代表的であるが、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＰ、
ＳｉＣ等の各種化合物半導体やＧｅ等の単元素半導体で
あっても良い。

【００１１】絶縁膜としては特に制限は無いが、ＳｉＯ
₂膜が好適に使われる。絶縁膜の厚さとしては、通常
０．５〜２．０μｍである。また、本発明に用いられる
多結晶半導体としては、シリコン、Ｇｅ等の単元素半導
体の多結晶体、或いは、ＧａＡｓ、ＧａＡｌＡｓ、Ｉｎ
Ｐ、ＳｉＣ等の各種化合物半導体の多結晶体が挙げられ
る。また、アモルファス半導体としては、アモルファス
シリコン、シリコンゲルマニウム等が挙げられる。当該
多結晶又はアモルファス半導体層の厚さは通常０．１〜
１００μｍである。基板の反りの大きさは、多結晶又は
アモルファス半導体層の厚さによっても変化するが、本
発明においては、応力緩和層によって矯正することがで
きるため厚さを自由に設計できるという利点を有する。

【００１２】本発明において用いられる高融点を有する
金属、金属化合物、及び半導体化合物からなる群より選
ばれる少なくとも１つの物質から成る層は、主として応
力緩和層として働き、基板の反りを低減する作用を有す
る。このような応力緩和層として用いられるものは、少
なくともプロセスに必要な温度において耐熱性を有し、
かつガラス物質層及び多結晶半導体若しくはアモルファ
ス半導体層と充分な接着性を有するものであって、基板
の反りを打ち消すような応力を生じるものである。

【００１３】高融点を有する金属としては、デバイスプ
ロセスに必要な温度との関連により選ぶことができる
が、絶縁膜であるＳｉＯ₂膜を熱酸化によって製造する
プロセスを用いる場合は通常１１００℃以上の融点を有
する金属単体及び合金が良く、例として白金、パラジウ
ム、タングステン、モリブデン、チタン、タンタル等の
金属単体、及び合金を挙げることができる。この中で
も、特に白金、パラジウム、タングステン、モリブデ
ン、が好ましい。また、絶縁膜を上記より低い温度で製
造できる場合は、上に例示した金属より融点の低いも
の、例えば金等も用いることができる。

【００１４】金属化合物は、酸化物系、非酸化物系の金
属化合物に大別され、このうち、酸化物系の金属化合物
としては、酸化チタン、酸化モリブデン等の重金属の酸
化物、Ａｌ₂Ｏ₃、ＭｇＯ等の軽金属の酸化物が挙げら
れる。また、非酸化物系の金属化合物としては、Ａｌ
Ｎ，ＢＮ等の金属窒化物、ＴｉＣ，ＷＣ等の金属炭化物
等を挙げることができる。

【００１５】半導体化合物としては、酸化物系の半導体
化合物、非酸化物系の半導体化合物に大別され、半導体
酸化物としてはシリコン酸化物、ゲルマニウム酸化物等
を挙げることができる。非酸化物の半導体化合物として
は、シリコン窒化物等の半導体窒化物、シリコン炭化物
等の半導体炭化物等を挙げることができる。この中で
も、シリコン酸化物、シリコン窒化物が好ましい。

【００１６】これらの物質の複合化合物として、シリコ
ン、アルミニウム、酸素及び窒素からなるセラミックス
等を例として挙げることができる。

【００１７】以上の化合物のとくに好ましいものとして
は、金、白金、パラジウム、タングステン、モリブデ
ン、アモルファスシリコン、シリコン酸化物、シリコン
窒化物である。

【００１８】これらの例示したもののうち、熱伝導率の
良好であるものは、デバイス動作時の放熱を良くすると
いう副次的効果も有する。このような効果を有するもの
を応力緩和層として用いた複合半導体基板は、パワ−デ
バイスと制御用デバイスを同一基板に集積したＩＣの製
作に適している。このようなものの例としては、高融点
金属、ＡｌＮ，ＢｅＯ等を挙げることができる。

【００１９】さらに他の応力緩和層と組み合わせた２層
構造等の多層構造とすることで反りを低減することがで
きる。また、特願平５−７８５６１に示されている如
く、支持基板の表面に反りを低減する膜を形成する方法
を併用することで解決してもよい。

【００２０】応力緩和の効果の大きいものであって、放
熱の効果が充分でない場合に、放熱を良くする効果を保
有させるためには、放熱効果の優れたものによる層を追
加し、多層構造とすることで解決することができる。支
持基板の表面に放熱効果の優れた膜を形成することでも
解決が図られる。

【００２１】応力緩和層の厚さは、半導体多結晶又はア
モルファス半導体層の厚さに応じて、また使用する物質
の種類により、また、支持基板及び島状の半導体単結晶
領域の厚さを考慮して適宜選択することができる。しか
し、薄すぎると効果が小さく、また厚すぎると工程に要
する時間、コストが大きくなり製造上不利である。そこ
で一般的には０．０１μｍ〜３００μｍ程度が通常用い
られる。好ましくは、０．０５μｍ〜１００μｍであ
る。

【００２２】ガラス物質層は通常ＳｉＯ₂を主成分とし
これにＢ₂Ｏ₃、Ｐ₂Ｏ₅等を含む。ガラス物質層の厚
さは薄すぎると応力緩和層の表面の凹凸を十分に充填し
ない場合があるので通常０．５μｍ〜５００μｍ、好ま
しくは０．５μｍ〜１００μｍである。

【００２３】支持基板として用いられるものは、ガラス
質との接着性がよく且つ半導体基板と熱膨張係数の近い
材料から選ばれる。通常は半導体基板１０と同じ物が選
ばれる。

【００２４】以上の説明における半導体単結晶領域の大
きさ又は層の厚さは、半導体単結晶領域相互間で互いに
異なっていてもよい。また、一部の半導体単結晶領域が
支持基板と直接接着されていたり、支持基板の一部分が
デバイス表面に現れた構造であってもよい。

【００２５】上記の説明では半導体単結晶領域は相互に
分離されているが、図３に示すように、該半導体単結晶
領域１１が１個であって、絶縁層１２、半導体多結晶又
はアモルファス半導体層１４、応力緩和層１６及びガラ
ス物質層１３が層状に重なりあっている態様であっても
よい。また、部分的に絶縁膜１２がガラス物質１３と接
触していても良い。また、応力緩和層を多層にすること
も任意である。

【００２６】次に本発明の製造方法を図４に従って説明
する。半導体単結晶領域となる半導体基板１０の表面に
分離溝を形成する。図ではＶ字溝となっているが、トレ
ンチ等の形状でも良く、目的とするデバイスや製造コス
トを考慮して選ぶことができる。製造方法としては、Ｋ
ＯＨを用いた湿式の異方性エッチングやＳＦ₆ガスを用
いたドライエッチング等通常普通に用いられている方法
によって製造することができる。溝の深さは、半導体単
結晶領域の厚さより少し深い程度にするのが良く、通常
０．１μｍ〜３００μｍ程度である。

【００２７】ここで半導体基板１０は最終的に半導体単
結晶領域１１となるので、材料としては、半導体単結晶
領域と同種の半導体である。

【００２８】次に半導体基板１０の表面に絶縁膜１２を
形成する。絶縁膜としてはＳｉＯ₂膜が好適に使われ
る。ＳｉＯ₂膜はＣＶＤ法等によって形成されるが、半
導体基板１０がシリコンである場合は表面を熱酸化して
得られるＳｉＯ₂が好適に用いられる。

【００２９】次いで絶縁膜１２の上に半導体多結晶又は
アモルファス半導体層１４を形成する。製造方法は特に
制限は無いが、例えば多結晶シリコンの場合はＣＶＤ
（ｃｈｅｍｉｃａｌｖａｐｏｕｒｄｅｐｏｓｉｔｉ
ｏｎ）等によって、製造することができる。

【００３０】その後表面に応力緩和層１６を形成する。
応力緩和層の形成方法は物質により異なるので、それぞ
れの物質に適した方法が用いられるが、一般的には、蒸
着、高周波スパッタリングまたはＣＶＤ等が用いられ
る。応力緩和層がＳｉＯ₂であって、半導体多結晶又は
アモルファス半導体層が多結晶シリコン又はアモルファ
スシリコンである場合は、熱酸化によって形成すること
もできる。

【００３１】次にガラス物質層１３を形成した後、支持
基板１５を重ね合わせて加熱処理することにより半導体
基板１０と支持基板１５とを貼り合わせる。ガラス物質
層は通常ＳｉＯ₂を主成分としこれにＢ₂Ｏ₃、Ｐ₂Ｏ
₅等を含む。ガラス物質層はス−ト堆積法、ＣＶＤ、ス
ピンコ−ト法等によって製造する。中でもス−ト堆積法
は溝のすみずみまでガラス物質で充填されるので特に好
ましい。

【００３２】ス−ト堆積法は、特開昭６１−２４２０３
３に記載されているように、ＳｉＣｌ₄を主成分とする
原料を、酸水素炎中で燃焼させることで得られるＳｉＯ
₂を主成分とするすす状物質を、前述のごとく形成され
た応力緩和層又は熱緩衝層の表面に堆積させ、支持基板
１５と重ね合わせたあと加熱処理し焼結することによっ
て半導体基板１０と支持基板１５とを貼り合わせる。

【００３３】最後に半導体基板１０の一部を貼り合わせ
面と反対側より研磨加工することにより、半導体領域が
島状となって相互に分離されるまで半導体を研磨除去
し、絶縁分離された半導体単結晶領域を作成する。

【００３４】以上の説明における半導体単結晶領域の大
きさ又は層の厚さは、半導体単結晶領域相互間で互いに
異なっていてもよい。また、一部の半導体単結晶領域が
支持基板と直接接着されていたり、支持基板の一部分が
デバイス表面に現れた構造であってもよい。

【００３５】半導体単結晶領域が単一であるときは、上
記の説明においててＶ溝等を形成すること無く同様に処
理することによって製造することができる。

【００３６】

【作用】本発明における応力緩和層は、逆方向の反りを
生じるように働くことにより、従来生じていた反りを逆
方向に矯正するように働く。従って半導体多結晶又はア
モルファス半導体層の厚さを自由に設計することができ
る。また、さらに本発明における応力緩和層のうち拡散
を防止する効果を有するものは、熱処理時にガラス物質
層からの不純物が半導体単結晶島に拡散するのを妨ぐ効
果に優れるため、半導体多結晶又はアモルファス半導体
層の厚さを、極端に薄くすることも可能である。

【００３７】本発明における副次的効果として、応力緩
和層がガラス物質層に比べ、熱伝導率が高い性質を有し
ている場合においては、放熱効果に優れ、そのためデバ
イスを高出力で駆動したときに生じる熱を、部分的に集
中することなく拡散するように働く。この為、比較的熱
に弱い制御用デバイスをもパワ−デバイスと一緒に集積
化し、ＩＣとして作用させることが可能である。

【００３８】

【実施例】［第１の実施例］面方位（００１）面を有す
る４インチのシリコン基板１０の表面に、フォトリソグ
ラフィ及び異方性エッチングにより５０μｍの深さにＶ
溝を形成し、引き続き熱酸化によって表面にＳｉＯ₂を
形成した。次いでＶ溝が形成してある方の表面に、ＣＶ
Ｄにより多結晶シリコンを２０μｍ形成し、この表面を
熱酸化しＳｉＯ₂を１．０μｍ形成した。

【００３９】ＳｉＣｌ₄及びＢＣｌ₃を水素と酸素の燃
焼炎中に供給し分解して得られるス−ト微粒子を、Ｓｉ
Ｏ₂層の表面に堆積させた。別途加工しておいたシリコ
ン基板を重ね合わせ、炉に入れてアニ−ルたところ、ス
−ト微粒子が厚さ２０μｍまで体積収縮すると同時にガ
ラス化し、二枚のシリコン基板同士が均一に貼り合わさ
れた。

【００４０】次にシリコン基板の貼り合わせの反対面か
ら研磨加工により、多結晶シリコン層が表面に現れるま
で不要部分を除去し、半導体領域を島状に相互に分離し
た。このときの反りは、半導体単結晶領域を上にして平
面上に載置したときに、周囲より中央部が５０μｍだけ
上に凹状である程度であった。このため、搬送時のトラ
ブルもなく、フォトリソグラフィ工程における歩留りも
よかった。

【００４１】［第１の比較例］面方位（００１）面を有
する４インチのシリコン基板１０の表面に、フォトリソ
グラフィ及び異方性エッチングにより５０μｍの深さに
Ｖ溝を形成し、引き続き熱酸化によって表面にＳｉＯ₂
を形成した。次いでＶ溝が形成してある方の表面に、Ｃ
ＶＤにより多結晶シリコンを２０μｍ形成した。この
後、この表面にＳｉＯ₂を形成すること無く、第１の実
施例と同様にして複合半導体基板を作製した。このとき
の反りは、半導体単結晶領域を上にして平面上に載置し
たときに、周囲より中央部が１００μｍだけ上に凹状で
あった。この為、素子形成時の搬送が困難で、またフォ
トリソグラフィが難しく歩留りが低かった。

【００４２】［第２の実施例］第１の実施例において多
結晶シリコン上に熱酸化でＳｉＯ₂を１．５μｍ形成し
た以外は第１の実施例と同様にして複合半導体基板を製
作した。このときの反りは、半導体単結晶領域を上にし
て平面上に載置したときに、周囲より中央部が上に３２
μｍだけ上に凹状である程度で非常に小さかった。この
ため、搬送時のトラブルもなく、フォトリソグラフィ工
程における歩留りもよかった。

【００４３】

【発明の効果】以上詳細に説明したように、本発明の複
合基板及びその製造方法によれば、応力緩和層を設ける
ことにより、基板の反りを低減することができる。この
結果、厳密な規格を要求するデバイス製造ラインに投入
可能となり、また、フォトリソグラフィの精度を上げ、
歩留りを向上させることができる。

【図面の簡単な説明】

【図１】従来の誘電体分離技術によって製造された半導
体複合基板を示す図である。

【図２】本発明の１つの実施態様を示す図である。

【図３】本発明の１つの実施態様を示す図である。

【図４】本発明の製造方法を示す図である。

【符号の説明】

１０半導体基板１１半導体単結晶領域１２絶縁膜１３ガラス物質層１４半導体多結晶又はアモルファス半導体層１５支持基板１６応力緩和層

───────────────────────────────────────────────────── フロントページの続き (72)発明者渡辺義明千葉県市原市五井南海岸８番の１宇部興産株式会社千葉研究所内 (72)発明者糸山寿明千葉県市原市五井南海岸８番の１宇部興産株式会社千葉研究所内

Claims

【特許請求の範囲】

【請求項１】１または相互に分離された複数個の半導
体単結晶領域と、これを支持する支持基板とが、ガラス
物質によって接着された複合半導体基板において、当該半導体単結晶領域の底面及び側面が絶縁膜によって
覆われ、且つ当該絶縁膜に接して、半導体多結晶又はア
モルファス半導体からなる層が設けられ、さらに当該半
導体多結晶又はアモルファス半導体からなる層とガラス
物質の間に、高融点を有する金属、金属化合物、及び半導体化合物か
らなる群より選ばれる少なくとも１つの物質から成る層
を少なくとも一層以上介在させることを特徴とする複合
半導体基板。
【請求項２】前記ガラス物質が、ＳｉＣｌ₄を主成分
とする原料を酸水素炎中で燃焼させることで得られるＳ
ｉＯ₂を主成分とする、すす状物質を焼結することによ
って得られる請求項１記載の複合半導体基板。
【請求項３】１または相互に分離された複数個の半導
体単結晶領域と、これを支持する支持基板とが、ガラス
物質によって接着された複合半導体基板において、当該半導体単結晶領域の底面及び側面が絶縁膜によって
覆われ、且つ当該絶縁膜に接して、半導体多結晶又はア
モルファス半導体からなる層が設けられ、さらに当該半
導体多結晶又はアモルファス半導体からなる層とガラス
物質の間に、高融点を有する金属、金属化合物、及び半導体化合物か
らなる群より選ばれる少なくとも１つの物質から成る層
を少なくとも一層以上介在させることを特徴とする複合
半導体基板の製造方法。
【請求項４】前記ガラス物質が、ＳｉＣｌ₄を主成分
とする原料を酸水素炎中で燃焼させることで得られるＳ
ｉＯ₂を主成分とする、すす状物質を焼結することによ
って得られる請求項３記載の複合半導体基板の製造方
法。