JPH08195486A - ダイヤモンド電子素子 - Google Patents
ダイヤモンド電子素子Info
- Publication number
- JPH08195486A JPH08195486A JP435195A JP435195A JPH08195486A JP H08195486 A JPH08195486 A JP H08195486A JP 435195 A JP435195 A JP 435195A JP 435195 A JP435195 A JP 435195A JP H08195486 A JPH08195486 A JP H08195486A
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- wiring
- electrodes
- silicon
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 高温下における電極又は配線の剥離等による
電気特性の変化を抑制できる素子構造を有し、高温下に
おいても安定に動作するダイヤモンド電子素子を提供す
る。 【構成】 基板16上に、多結晶シリコン等のシリコン
を含有する物質を用いて一体的に形成された少なくとも
一組の電極11及び配線が形成されており、これらの電
極11及び配線は被覆材14により被覆されて外界から
保護されている。
電気特性の変化を抑制できる素子構造を有し、高温下に
おいても安定に動作するダイヤモンド電子素子を提供す
る。 【構成】 基板16上に、多結晶シリコン等のシリコン
を含有する物質を用いて一体的に形成された少なくとも
一組の電極11及び配線が形成されており、これらの電
極11及び配線は被覆材14により被覆されて外界から
保護されている。
Description
【0001】
【産業上の利用分野】本発明は、マイクロエレクトロニ
クス技術を利用したセンサ、整流素子、増幅素子又は光
素子等に適用可能な耐熱性、耐酸化性及び耐環境性が優
れた電極及び配線構造を有するダイヤモンド電子素子に
関する。
クス技術を利用したセンサ、整流素子、増幅素子又は光
素子等に適用可能な耐熱性、耐酸化性及び耐環境性が優
れた電極及び配線構造を有するダイヤモンド電子素子に
関する。
【0002】
【従来の技術】ダイヤモンドは、室温で約5.5eVの
バンドギャップを持つ半導体であり、例えば、ボロン、
燐、酸素、リチウム及びナトリウム等の不純物又は格子
間炭素及び空格子点等の格子欠陥を導入すると、電気抵
抗が低下する性質がある。
バンドギャップを持つ半導体であり、例えば、ボロン、
燐、酸素、リチウム及びナトリウム等の不純物又は格子
間炭素及び空格子点等の格子欠陥を導入すると、電気抵
抗が低下する性質がある。
【0003】シリコン(バンドギャップは1.1eV)
に代表されるような比較的バンドギャップが小さい半導
体材料では、高温においては半導体的性質が著しく失わ
れ、金属的特性が出現する傾向があるため、このような
材料を使用して作製されたトランジスタ、ダイオード及
びサーミスタなどの半導体素子は数百℃以上の高温では
正常に動作しない。しかし、このような温度領域におい
ても、ダイヤモンド(バンドギャップは5.5eV)な
どのバンドギャップが大きい半導体は比較的半導体的性
質が安定であり、実際に510℃においてダイヤモンド
トランジスタが動作したという報告がある(M.W.Ge
isら IEEE Electron Device Lett.EDL-8,p.341(198
7))。このとき、電極にはタングステンが用いられてい
る。
に代表されるような比較的バンドギャップが小さい半導
体材料では、高温においては半導体的性質が著しく失わ
れ、金属的特性が出現する傾向があるため、このような
材料を使用して作製されたトランジスタ、ダイオード及
びサーミスタなどの半導体素子は数百℃以上の高温では
正常に動作しない。しかし、このような温度領域におい
ても、ダイヤモンド(バンドギャップは5.5eV)な
どのバンドギャップが大きい半導体は比較的半導体的性
質が安定であり、実際に510℃においてダイヤモンド
トランジスタが動作したという報告がある(M.W.Ge
isら IEEE Electron Device Lett.EDL-8,p.341(198
7))。このとき、電極にはタングステンが用いられてい
る。
【0004】従来、高温用電極材料として、上記タング
ステンの他、モリブデン等の高融点金属を用いる方法が
用いられている(例えば、K.L. Moazedら,Materials Re
search Society Symposium Proceedings,Vol,162,p347
(1990))。その理由としては、高融点であることの他、
熱膨張係数がダイヤモンドに近いので温度変化による剥
離又は亀裂等が比較的起こりにくいこと等が挙げられ
る。
ステンの他、モリブデン等の高融点金属を用いる方法が
用いられている(例えば、K.L. Moazedら,Materials Re
search Society Symposium Proceedings,Vol,162,p347
(1990))。その理由としては、高融点であることの他、
熱膨張係数がダイヤモンドに近いので温度変化による剥
離又は亀裂等が比較的起こりにくいこと等が挙げられ
る。
【0005】また、半導体ダイヤモンド上の電極とし
て、p+若しくはn+の多結晶シリコン膜又は微結晶シリ
コン相を含むシリコン膜を用いたオーミック電極が提案
されている(特開平3−58480号)。
て、p+若しくはn+の多結晶シリコン膜又は微結晶シリ
コン相を含むシリコン膜を用いたオーミック電極が提案
されている(特開平3−58480号)。
【0006】
【発明が解決しようとする課題】しかしながら、上記ダ
イヤモンドのように良好な高温特性を持つ物質を電子素
子として利用する場合、高温においても、良好な密着性
を保持し、化学変化を起こしにくく、変形しにくい等の
材料特性を有し、抵抗値の変化が小さい等の安定な電気
特性を保持しうる電極を形成する必要がある。
イヤモンドのように良好な高温特性を持つ物質を電子素
子として利用する場合、高温においても、良好な密着性
を保持し、化学変化を起こしにくく、変形しにくい等の
材料特性を有し、抵抗値の変化が小さい等の安定な電気
特性を保持しうる電極を形成する必要がある。
【0007】電極は、例えば、高温下におかれると、酸
化、浸食又は外部環境に存在する物質による化学変化等
を受けやすくなる。その結果、抵抗値の変化等の電気特
性の劣化を引き起こすという問題がある。また、従来、
上記電極に接続される配線として、金製ワイヤ−等を使
用し、この金製ワイヤを電極に接着して配線する場合が
多い。この場合、金製ワイヤ−接着部は、素子及び電極
に隣接して設けられているので、これらの素子及び電極
と同様な環境下におかれていると考えられる。即ち、素
子と電極との密着性は電極にシリコン材料を用いること
により解決できるが、電極と配線との接着部の問題は依
然として残存する。例えば、数百℃〜千℃のような高温
下では、接着部の界面で配線材料と電極のシリコンとの
相互拡徴が起こりやすく、特性が変化してしまうという
難点がある。また、このような高温下では熱膨張率の相
違等により密着性が十分ではなくなる。
化、浸食又は外部環境に存在する物質による化学変化等
を受けやすくなる。その結果、抵抗値の変化等の電気特
性の劣化を引き起こすという問題がある。また、従来、
上記電極に接続される配線として、金製ワイヤ−等を使
用し、この金製ワイヤを電極に接着して配線する場合が
多い。この場合、金製ワイヤ−接着部は、素子及び電極
に隣接して設けられているので、これらの素子及び電極
と同様な環境下におかれていると考えられる。即ち、素
子と電極との密着性は電極にシリコン材料を用いること
により解決できるが、電極と配線との接着部の問題は依
然として残存する。例えば、数百℃〜千℃のような高温
下では、接着部の界面で配線材料と電極のシリコンとの
相互拡徴が起こりやすく、特性が変化してしまうという
難点がある。また、このような高温下では熱膨張率の相
違等により密着性が十分ではなくなる。
【0008】本発明はかかる問題に鑑みてなされたもの
であって、利用しようとする高温領域又は環境下におい
ても、抵抗値等の電気特性の変化が抑制され、密着性の
劣化も防止され、長期間に亘り動作可能な電極及び配線
構造を有するダイヤモンド電子素子を提供することを目
的とする。
であって、利用しようとする高温領域又は環境下におい
ても、抵抗値等の電気特性の変化が抑制され、密着性の
劣化も防止され、長期間に亘り動作可能な電極及び配線
構造を有するダイヤモンド電子素子を提供することを目
的とする。
【0009】
【課題を解決するための手段】本発明に係るダイヤモン
ド電子素子は、少なくとも一組以上の電極及びそれに接
続される配線がシリコンを含む物質で一体的に形成され
たダイヤモンド電子素子において、前記電極及び配線の
少なくとも一部が絶縁性材料で被覆されていることを特
徴とする。
ド電子素子は、少なくとも一組以上の電極及びそれに接
続される配線がシリコンを含む物質で一体的に形成され
たダイヤモンド電子素子において、前記電極及び配線の
少なくとも一部が絶縁性材料で被覆されていることを特
徴とする。
【0010】前記シリコンを含む物質は、使用する温度
領域で十分な導電性を有していれば、単結晶、多結晶、
アモルファスのいずれであってもよいが、形成が容易で
ある点を勘案すると、多結晶シリコンが好ましい。
領域で十分な導電性を有していれば、単結晶、多結晶、
アモルファスのいずれであってもよいが、形成が容易で
ある点を勘案すると、多結晶シリコンが好ましい。
【0011】また、ボロン及び燐等の抵抗値を低下させ
る不純物が混入していることが好ましいが、素子を主に
高温領域で使用する場合は、その温度領域で十分な導電
性を有していれば必ずしも前記不純物を意図的に混入さ
せる必要はない。
る不純物が混入していることが好ましいが、素子を主に
高温領域で使用する場合は、その温度領域で十分な導電
性を有していれば必ずしも前記不純物を意図的に混入さ
せる必要はない。
【0012】本発明においては、電極及び配線の少なく
とも一部を、酸化等による電気特性の劣化を防止するた
めに絶縁性材料で被覆する。この被覆材は上記電極及び
配線部分にのみ形成してもよいが、その他の部分にもわ
たって被覆するように形成することが好ましい。
とも一部を、酸化等による電気特性の劣化を防止するた
めに絶縁性材料で被覆する。この被覆材は上記電極及び
配線部分にのみ形成してもよいが、その他の部分にもわ
たって被覆するように形成することが好ましい。
【0013】上記被覆材としては、高い電気絶縁性を有
する材料を用いる。とりわけ、熱的、化学的に安定性が
高い材料が好ましく、熱膨張係数がダイヤモンド及びシ
リコン材料に近い窒化シリコン、窒化アルミニウム、窒
化ボロン、二酸化シリコン又はアルミナ等の窒化物及び
酸化物がより好ましい。
する材料を用いる。とりわけ、熱的、化学的に安定性が
高い材料が好ましく、熱膨張係数がダイヤモンド及びシ
リコン材料に近い窒化シリコン、窒化アルミニウム、窒
化ボロン、二酸化シリコン又はアルミナ等の窒化物及び
酸化物がより好ましい。
【0014】前記被覆材により被覆された電極及び配線
を有するダイヤモンド電子素子においては、サーミスタ
等の温度センサ、化学センサ、ダイオード、フォトダイ
オード、トランジスタ、サイリスタ、圧電素子、ホール
素子、発光素子等として構成することができる。この場
合、ダイヤモンド素子部に十分な電気伝導性を有するp
型又はn型半導体ダイヤモンドを構成要素とすることが
好ましい。このような電気伝導性ダイヤモンドは、ボロ
ン、燐、酸素、リチウム及びナトリウム等の不純物又は
格子間炭素及び空格子点等の格子欠陥を導入することに
より得られる。
を有するダイヤモンド電子素子においては、サーミスタ
等の温度センサ、化学センサ、ダイオード、フォトダイ
オード、トランジスタ、サイリスタ、圧電素子、ホール
素子、発光素子等として構成することができる。この場
合、ダイヤモンド素子部に十分な電気伝導性を有するp
型又はn型半導体ダイヤモンドを構成要素とすることが
好ましい。このような電気伝導性ダイヤモンドは、ボロ
ン、燐、酸素、リチウム及びナトリウム等の不純物又は
格子間炭素及び空格子点等の格子欠陥を導入することに
より得られる。
【0015】また、本発明に係るダイヤモンド電子素子
により、光センサを作製できるが、この場合には上記と
は異なり、感光性ダイヤモンド素子又は特定の波長領域
の光を照射した場合に抵抗値が変化するダイヤモンドを
構成要素とすれば十分であり、光を照射していない状態
では必ずしも低抵抗なダイヤモンドを構成要素とする必
要はない。
により、光センサを作製できるが、この場合には上記と
は異なり、感光性ダイヤモンド素子又は特定の波長領域
の光を照射した場合に抵抗値が変化するダイヤモンドを
構成要素とすれば十分であり、光を照射していない状態
では必ずしも低抵抗なダイヤモンドを構成要素とする必
要はない。
【0016】
【作用】本発明においては、電極及び配線が、シリコン
を含む物質で一体化して形成されているので、両者間の
接続工程を省略することができる。従って、上記電極と
配線との接続上の問題、例えば、密着性、接合面の化学
結合及び電極材料と配線材料との相互拡散等による劣化
の問題を回避できる。また、素子作製プロセスを簡略化
する効果もある。
を含む物質で一体化して形成されているので、両者間の
接続工程を省略することができる。従って、上記電極と
配線との接続上の問題、例えば、密着性、接合面の化学
結合及び電極材料と配線材料との相互拡散等による劣化
の問題を回避できる。また、素子作製プロセスを簡略化
する効果もある。
【0017】前記電極及び配線の形成には従来のシリコ
ンの微細加工プロセス技術を利用できるので、複雑な形
状及び配置をとる電極又は配線を形成することが容易で
あり、微細化又は高集積化が可能である。また、前述の
シリコンを含む物質を用いた電極によれば、熱膨張率が
ダイヤモンドに近いので、温度変化による剥離及び亀裂
が抑制され、劣化が軽減される。
ンの微細加工プロセス技術を利用できるので、複雑な形
状及び配置をとる電極又は配線を形成することが容易で
あり、微細化又は高集積化が可能である。また、前述の
シリコンを含む物質を用いた電極によれば、熱膨張率が
ダイヤモンドに近いので、温度変化による剥離及び亀裂
が抑制され、劣化が軽減される。
【0018】このシリコン材料は、使用する温度領域で
十分な導電性を有していれば、単結晶、多結晶及びアモ
ルファスのいずれでもよいが、多結晶シリコンを選べ
ば、低圧CVD法又はスパッタリング法等の形成方法が
確立されており、良質なものを再現性よく形成できる。
十分な導電性を有していれば、単結晶、多結晶及びアモ
ルファスのいずれでもよいが、多結晶シリコンを選べ
ば、低圧CVD法又はスパッタリング法等の形成方法が
確立されており、良質なものを再現性よく形成できる。
【0019】なお、高温領域においてはシリコンは本来
低抵抗化する特性を有しているので、素子を高温領域で
使用する場合に限れば前記不純物を必ずしも意図的に混
入させる必要はない。
低抵抗化する特性を有しているので、素子を高温領域で
使用する場合に限れば前記不純物を必ずしも意図的に混
入させる必要はない。
【0020】前記電極及び配線のうち、高温下等の特殊
環境下におかれる部分には被覆材が被覆されるが、この
被覆材により前記電極及び配線と外部とを遮断し、外部
に存在する物質による汚染及び酸化等を抑制することが
でき、電気特性の劣化を軽減することができる。
環境下におかれる部分には被覆材が被覆されるが、この
被覆材により前記電極及び配線と外部とを遮断し、外部
に存在する物質による汚染及び酸化等を抑制することが
でき、電気特性の劣化を軽減することができる。
【0021】上記被覆材としては、高い電気絶縁性を有
する材料を用いる必要がある。とりわけ、窒化シリコ
ン、窒化アルミニウム、窒化ボロン、二酸化シリコン、
アルミナ等の窒化物及び酸化物は、熱的及び化学的に安
定性が高く、熱膨張係数がダイヤモンド及びシリコンに
近いので好ましい。
する材料を用いる必要がある。とりわけ、窒化シリコ
ン、窒化アルミニウム、窒化ボロン、二酸化シリコン、
アルミナ等の窒化物及び酸化物は、熱的及び化学的に安
定性が高く、熱膨張係数がダイヤモンド及びシリコンに
近いので好ましい。
【0022】被覆材は、電極及び配線の必要領域にのみ
形成してもよいが、前記必要領域とこれに隣接する領域
にわたるように形成することによりダイヤモンド素子部
又は基板等の下地との接触面積が拡大するので、前記電
極及び電極の密着性を高め、又は衝撃及び振動等に対す
る耐久性を高め、剥離、亀裂及び変形等を抑制する効果
が高くなる。また、素子本体、素子の大部分、及び素子
の動作を妨げない限り、全体にわたって被覆材を形成す
れば、それらと外部との遮断を同時に行うことが可能で
ある。即ち 上記被覆材によって、電極及び配線のみな
らず、その他の素子各部分の劣化抑制をも同時に達成で
きるという効果がある。例えば、ダイヤモンド素子部表
面の酸化又は浸食を防止できる。
形成してもよいが、前記必要領域とこれに隣接する領域
にわたるように形成することによりダイヤモンド素子部
又は基板等の下地との接触面積が拡大するので、前記電
極及び電極の密着性を高め、又は衝撃及び振動等に対す
る耐久性を高め、剥離、亀裂及び変形等を抑制する効果
が高くなる。また、素子本体、素子の大部分、及び素子
の動作を妨げない限り、全体にわたって被覆材を形成す
れば、それらと外部との遮断を同時に行うことが可能で
ある。即ち 上記被覆材によって、電極及び配線のみな
らず、その他の素子各部分の劣化抑制をも同時に達成で
きるという効果がある。例えば、ダイヤモンド素子部表
面の酸化又は浸食を防止できる。
【0023】本発明によれば、上述の電極、配線及び被
覆材からなる構造により、サーミスタ等の温度センサ、
化学センサ、ダイオード、フォトダイオード、トランジ
スタ、サイリスタ、圧電素子、ホール素子、発光素子及
び光センサ等を作製できるが、これらは従来と比較し、
高温下のような特殊環境下においても長期間に亘り動作
可能であるという利点を有する。
覆材からなる構造により、サーミスタ等の温度センサ、
化学センサ、ダイオード、フォトダイオード、トランジ
スタ、サイリスタ、圧電素子、ホール素子、発光素子及
び光センサ等を作製できるが、これらは従来と比較し、
高温下のような特殊環境下においても長期間に亘り動作
可能であるという利点を有する。
【0024】
【実施例】以下、本発明の図面を参照して本発明の実施
例について説明する。図1は本発明の実施例に係るダイ
ヤモンド電子素子を示す横断面図、図2は同じくその正
面図、図3は同じくその縦断面図であり、図1は図2の
A−A´線による断面図、図3は図2のB−B´線によ
る断面図である。
例について説明する。図1は本発明の実施例に係るダイ
ヤモンド電子素子を示す横断面図、図2は同じくその正
面図、図3は同じくその縦断面図であり、図1は図2の
A−A´線による断面図、図3は図2のB−B´線によ
る断面図である。
【0025】本実施例のダイヤモンド電子素子は、サー
ミスタである。基板16の上にバッファ層17が形成さ
れており、このバッファ層17の上に、ダイヤモンド素
子本体10が形成されている。そして、ダイヤモンド素
子本体10の上に、多結晶シリコンからなる2組の電極
11及び第1の配線12が一体形成されている。電極1
1はダイヤモンド素子10の上に位置し、配線12はこ
の電極11から延出されて、基板16上に形成されてい
る。そして、これらのダイヤモンド素子本体10、電極
11及び配線12は、配線12の端子部13を除いて、
被覆材14で覆われている。端子部13にはダイヤモン
ド電子素子から外部に導出される第2の配線15が接着
されている。
ミスタである。基板16の上にバッファ層17が形成さ
れており、このバッファ層17の上に、ダイヤモンド素
子本体10が形成されている。そして、ダイヤモンド素
子本体10の上に、多結晶シリコンからなる2組の電極
11及び第1の配線12が一体形成されている。電極1
1はダイヤモンド素子10の上に位置し、配線12はこ
の電極11から延出されて、基板16上に形成されてい
る。そして、これらのダイヤモンド素子本体10、電極
11及び配線12は、配線12の端子部13を除いて、
被覆材14で覆われている。端子部13にはダイヤモン
ド電子素子から外部に導出される第2の配線15が接着
されている。
【0026】なお、ダイヤモンド素子本体10は自立し
たものでもよいが、本実施例では、ダイヤモンド薄膜の
成長下地として、又は補強及び絶縁のために基板16を
有しており、更に、結晶性安定化のためにバッファ層1
7を有している。
たものでもよいが、本実施例では、ダイヤモンド薄膜の
成長下地として、又は補強及び絶縁のために基板16を
有しており、更に、結晶性安定化のためにバッファ層1
7を有している。
【0027】基板16は、抵抗率が高いダイヤモンド等
のように、ダイヤモンド素子本体10とは性質が異なる
ダイヤモンドで形成されていてもよいが、ダイヤモンド
以外のもので形成してもよい。本実施例では焼結体の窒
化シリコン板を用いている。
のように、ダイヤモンド素子本体10とは性質が異なる
ダイヤモンドで形成されていてもよいが、ダイヤモンド
以外のもので形成してもよい。本実施例では焼結体の窒
化シリコン板を用いている。
【0028】電極11は、本実施例ではダイヤモンド素
子本体10の同一面上に形成されているが、これに限ら
ず、ダイヤモンド素子本体10の異なる面上に形成され
ていてもよい。
子本体10の同一面上に形成されているが、これに限ら
ず、ダイヤモンド素子本体10の異なる面上に形成され
ていてもよい。
【0029】次に、本実施例のダイヤモンド電子素子の
製造方法の一例について説明する。 (1)窒化シリコン板、即ち基板14の表面をダイヤモ
ンドペーストで約1時間研磨する。 (2)基板16上に、バッファ層17としてアンドープ
ダイヤモンド層をマイクロ波プラズマCVD法を用いて
合成する。反応ガスには、例えば、CH4、H2、O2の
混合ガスを用い、CH4濃度を0.5%、O2濃度を0.
1%とする。基板温度を800℃、ガス圧力を35To
rr、合成時間を14時間とする。その結果、厚さ4μ
mのバッファ層17を得ることができる。 (3)その後、バッファ層17上に、p型半導体ダイヤ
モンド層を形成する。合成方法はマイクロ波プラズマC
VD法、合成条件はCH4:0.5%、H2:99.5
%、B2H6:0.lppm、ガス圧:35Torr、基
板温度:800℃、合成時間:7時間とする。その結
果、厚さが1.5μmのp型半導体ダイヤモンド層を積
層することができる。このバッファ層17及びp型半導
体ダイヤモンド層は、リソグラフィー技術により、Si
O2膜をマスクとして、図2に示すようにパターニング
を施した。その後、不必要なSiO2膜をフッ酸で除去
した。上記p型半導体ダイヤモンド層をダイヤモンド素
子本体10とした。 (4)ダイヤモンドの電気的特性を安定化させるため
に、真空中で、850℃に30分間加熱する熱処理を行
い、次いでクロム酸と濃硫酸の混液で加熱洗浄した後、
王水洗浄、RCA洗浄を行う。 (5)ダイヤモンド素子本体10上に多結晶シリコンを
形成する。この合成方法は低圧CVD法とし、合成条件
は、反応ガスにSiH4とPH3の混合ガス(混合比10
0:0.1)を用い、圧力0.5Torr、基板温度6
00℃、合成時間40分間とすることができる。その結
果、厚さが約4000Åのn型多結晶シリコンを得るこ
とができる。 (6)ドーピングした燐を活性化するために、O2雰囲
気中、950℃で30分間、熱処理する。 (7)その後、リソグラフィ−技術を用い、HF+HN
O3の混液で不要な多結晶シリコンをエッチングし、図
2に示すように、電極及び配線のパターニングを施す。
これを電極11、第1の配線12及び配線端子部13と
する。 (8)反応性スパッタリング法により、窒化シリコンを
形成する。成膜条件はAr70%、 N230%、ガス
圧10mTorr、RFパワー250W、合成時間10
分とする。その結果、例えば、厚さが0.1μmの窒化
シリコン膜が積層される。その後、真空中で850℃、
1時間、アニーリングを行う。これを被覆材14とす
る。 (9)配線端子部13にデュメット材を用いた第2の配
線15を接着する。このような工程で、本発明の実施例
に係るダイヤモンド電子素子を製造することができる。
製造方法の一例について説明する。 (1)窒化シリコン板、即ち基板14の表面をダイヤモ
ンドペーストで約1時間研磨する。 (2)基板16上に、バッファ層17としてアンドープ
ダイヤモンド層をマイクロ波プラズマCVD法を用いて
合成する。反応ガスには、例えば、CH4、H2、O2の
混合ガスを用い、CH4濃度を0.5%、O2濃度を0.
1%とする。基板温度を800℃、ガス圧力を35To
rr、合成時間を14時間とする。その結果、厚さ4μ
mのバッファ層17を得ることができる。 (3)その後、バッファ層17上に、p型半導体ダイヤ
モンド層を形成する。合成方法はマイクロ波プラズマC
VD法、合成条件はCH4:0.5%、H2:99.5
%、B2H6:0.lppm、ガス圧:35Torr、基
板温度:800℃、合成時間:7時間とする。その結
果、厚さが1.5μmのp型半導体ダイヤモンド層を積
層することができる。このバッファ層17及びp型半導
体ダイヤモンド層は、リソグラフィー技術により、Si
O2膜をマスクとして、図2に示すようにパターニング
を施した。その後、不必要なSiO2膜をフッ酸で除去
した。上記p型半導体ダイヤモンド層をダイヤモンド素
子本体10とした。 (4)ダイヤモンドの電気的特性を安定化させるため
に、真空中で、850℃に30分間加熱する熱処理を行
い、次いでクロム酸と濃硫酸の混液で加熱洗浄した後、
王水洗浄、RCA洗浄を行う。 (5)ダイヤモンド素子本体10上に多結晶シリコンを
形成する。この合成方法は低圧CVD法とし、合成条件
は、反応ガスにSiH4とPH3の混合ガス(混合比10
0:0.1)を用い、圧力0.5Torr、基板温度6
00℃、合成時間40分間とすることができる。その結
果、厚さが約4000Åのn型多結晶シリコンを得るこ
とができる。 (6)ドーピングした燐を活性化するために、O2雰囲
気中、950℃で30分間、熱処理する。 (7)その後、リソグラフィ−技術を用い、HF+HN
O3の混液で不要な多結晶シリコンをエッチングし、図
2に示すように、電極及び配線のパターニングを施す。
これを電極11、第1の配線12及び配線端子部13と
する。 (8)反応性スパッタリング法により、窒化シリコンを
形成する。成膜条件はAr70%、 N230%、ガス
圧10mTorr、RFパワー250W、合成時間10
分とする。その結果、例えば、厚さが0.1μmの窒化
シリコン膜が積層される。その後、真空中で850℃、
1時間、アニーリングを行う。これを被覆材14とす
る。 (9)配線端子部13にデュメット材を用いた第2の配
線15を接着する。このような工程で、本発明の実施例
に係るダイヤモンド電子素子を製造することができる。
【0030】次に、上記各条件で本実施例のダイヤモン
ド電子素子を製造し、その特性を評価した結果について
説明する。上述の工程で作製したサーミスタを大気中
で、700℃に200時間加熱保持し、耐熱テストを行
った。耐熱テスト前後において、室温でサーミスタの抵
抗値を測定したところ、抵抗値の変化は±2%以内であ
り、良好な安定性を有することがわかった。
ド電子素子を製造し、その特性を評価した結果について
説明する。上述の工程で作製したサーミスタを大気中
で、700℃に200時間加熱保持し、耐熱テストを行
った。耐熱テスト前後において、室温でサーミスタの抵
抗値を測定したところ、抵抗値の変化は±2%以内であ
り、良好な安定性を有することがわかった。
【0031】一方、第1の比較例として、被覆材を省い
たサーミスタを作製したが、これは、700℃で50時
間保持した場合、抵抗値は40%増加した。また、表面
を観察すると、シリコン材料からなる電極及び配線は酸
化され、ダイヤモンドはエッチングが進んでいることが
わかった。
たサーミスタを作製したが、これは、700℃で50時
間保持した場合、抵抗値は40%増加した。また、表面
を観察すると、シリコン材料からなる電極及び配線は酸
化され、ダイヤモンドはエッチングが進んでいることが
わかった。
【0032】第2の比較例として、第1の配線がモリブ
デンで形成されているサーミスタを作製したが、これ
は、700℃で50時間保持した場合、抵抗値は10%
増加した。表面観察の結果、被覆材に亀裂が生じてい
た。これは、被覆材とモリブデンとの熱膨張係数の相違
によるものと考えられる。また、シリコン製電極とモリ
ブデン製配線の界面の一部に剥離が見られた。
デンで形成されているサーミスタを作製したが、これ
は、700℃で50時間保持した場合、抵抗値は10%
増加した。表面観察の結果、被覆材に亀裂が生じてい
た。これは、被覆材とモリブデンとの熱膨張係数の相違
によるものと考えられる。また、シリコン製電極とモリ
ブデン製配線の界面の一部に剥離が見られた。
【0033】上記実施例及び比較例の比較から明らかな
ように、本実施例によれば、耐熱性と耐久性が優れたダ
イヤモンド電子素子を得ることができ、シリコン材料か
らなる電極及び配線を一体的に形成し、これらを被覆材
で被覆した構造の効果が明らかである。
ように、本実施例によれば、耐熱性と耐久性が優れたダ
イヤモンド電子素子を得ることができ、シリコン材料か
らなる電極及び配線を一体的に形成し、これらを被覆材
で被覆した構造の効果が明らかである。
【0034】なお、上記実施例ではダイヤモンド素子部
がサーミスタである場合について説明したが、本発明
は、化学センサ、ダイオード、フォトダイオード、トラ
ンジスタ、サイリスタ、圧電素子、ホール素子、発光素
子又は光センサ等のダイヤモンド電子素子にも適用でき
ることは勿論である。
がサーミスタである場合について説明したが、本発明
は、化学センサ、ダイオード、フォトダイオード、トラ
ンジスタ、サイリスタ、圧電素子、ホール素子、発光素
子又は光センサ等のダイヤモンド電子素子にも適用でき
ることは勿論である。
【0035】
【発明の効果】以上説明したように、本発明に係るダイ
ヤモンド電子素子は、その少なくとも一組以上の電極及
び配線がシリコンを含む物質で一体的に形成され、前記
電極及び配線の少なくとも一部が絶縁性材料で被覆され
ているので、電極と配線との間の接続上の問題、例えば
接続方法、密着性、接点の化学結合又は化学変化による
劣化等の問題を回避できると共に、素子作製プロセスを
短縮することができるという効果がある。
ヤモンド電子素子は、その少なくとも一組以上の電極及
び配線がシリコンを含む物質で一体的に形成され、前記
電極及び配線の少なくとも一部が絶縁性材料で被覆され
ているので、電極と配線との間の接続上の問題、例えば
接続方法、密着性、接点の化学結合又は化学変化による
劣化等の問題を回避できると共に、素子作製プロセスを
短縮することができるという効果がある。
【0036】また、前記電極及び配線は絶縁性材料で被
覆されているので、外部への漏洩電流を抑制することが
できるという効果がある。更に、前記絶縁性被覆材を前
記電極又は配線の輪郭の少なくとも一部又は大部分を覆
い隠すように、又ははみだすように形成すれば、電極又
は配線からダイヤモンド素子部又は基板表面を伝わって
漏れ出る電流を抑制でき、電気絶縁性を高める効果があ
る。
覆されているので、外部への漏洩電流を抑制することが
できるという効果がある。更に、前記絶縁性被覆材を前
記電極又は配線の輪郭の少なくとも一部又は大部分を覆
い隠すように、又ははみだすように形成すれば、電極又
は配線からダイヤモンド素子部又は基板表面を伝わって
漏れ出る電流を抑制でき、電気絶縁性を高める効果があ
る。
【0037】加えて、前記のように電極又は配線からは
み出して形成した被覆材がダイヤモンド素子部又は基板
と密着することによりにより、ダイヤモンド素子部又は
基板に対する前記電極及び配線の密着性を補助し、又は
衝撃及び振動等に対する耐久性を高め、剥離、亀裂及び
変形等を更に一層抑制することができるという効果があ
る。更に、素子本体、素子の大部分、又は素子全体にわ
たって被覆材を形成することにより、それらと外部環境
との遮断を同時に行うことが可能であり、そうすれば、
これらの部分の劣化も抑制することができるという効果
がある。
み出して形成した被覆材がダイヤモンド素子部又は基板
と密着することによりにより、ダイヤモンド素子部又は
基板に対する前記電極及び配線の密着性を補助し、又は
衝撃及び振動等に対する耐久性を高め、剥離、亀裂及び
変形等を更に一層抑制することができるという効果があ
る。更に、素子本体、素子の大部分、又は素子全体にわ
たって被覆材を形成することにより、それらと外部環境
との遮断を同時に行うことが可能であり、そうすれば、
これらの部分の劣化も抑制することができるという効果
がある。
【0038】請求項2のように、シリコンを含む物質と
して、多結晶状シリコンを用いれば、格別その形成方法
を開発する必要がなく、従来の形成方法で本発明に係る
ダイヤモンド電子素子を得ることが可能である。しか
も、このシリコンを含む物質は、ダイヤモンドと熱膨張
係数が近いため温度変化による剥離及び亀裂等を低減で
きる効果がある。
して、多結晶状シリコンを用いれば、格別その形成方法
を開発する必要がなく、従来の形成方法で本発明に係る
ダイヤモンド電子素子を得ることが可能である。しか
も、このシリコンを含む物質は、ダイヤモンドと熱膨張
係数が近いため温度変化による剥離及び亀裂等を低減で
きる効果がある。
【0039】更に、素子を室温〜数百度で使用する場合
には多結晶シリコンに不純物を導入することにより低抵
抗化させることが必要である。しかし、約1000℃以
上では意図的に不純物を導入しなくても多結晶シリコン
は抵抗が下がる傾向があるので、不純物を導入しない多
結晶シリコンを用いることが可能である。
には多結晶シリコンに不純物を導入することにより低抵
抗化させることが必要である。しかし、約1000℃以
上では意図的に不純物を導入しなくても多結晶シリコン
は抵抗が下がる傾向があるので、不純物を導入しない多
結晶シリコンを用いることが可能である。
【0040】請求項3のように、絶縁性材料としては、
特に、窒化シリコン、窒化アルミニウム、窒化ボロン、
一酸化シリコン又はアルミナのうち1種類以上の材料を
選べば、ダイヤモンド及び多結晶シリコン等のシリコン
材料と熱膨張係数が近いため、剥離及び亀裂が低減され
る効果がある。更に、これらの物質は、耐薬品性及び耐
熱性が比較的高く、しかも外部環境から酸素等の素子を
劣化させる原因となる物質を遮断し、素子と電極及び配
線とを保護する効果が高い。即ち、劣悪な環境において
も、素子を使用できるという効果がある。
特に、窒化シリコン、窒化アルミニウム、窒化ボロン、
一酸化シリコン又はアルミナのうち1種類以上の材料を
選べば、ダイヤモンド及び多結晶シリコン等のシリコン
材料と熱膨張係数が近いため、剥離及び亀裂が低減され
る効果がある。更に、これらの物質は、耐薬品性及び耐
熱性が比較的高く、しかも外部環境から酸素等の素子を
劣化させる原因となる物質を遮断し、素子と電極及び配
線とを保護する効果が高い。即ち、劣悪な環境において
も、素子を使用できるという効果がある。
【0041】請求項4のように、ボロン、燐、酸素、リ
チウム、ナトリウム等の不純物又は格子間炭素及び空格
子点等の格子欠陥を導入した半導体ダイヤモンドを構成
要素とすることにより、上記ダイヤモンド電子素子をい
わゆる半導体素子として使用することが可能となるとい
う効果がある。これを使用して、請求項5に記載のよう
に、サーミスタ等の温度センサ、化学センサ、ダイオー
ド、フォトダイオード、トランジスタ、サイリスタ、圧
電素子、ホール素子、発光素子等の半導体素子を作製す
ることが可能となる。
チウム、ナトリウム等の不純物又は格子間炭素及び空格
子点等の格子欠陥を導入した半導体ダイヤモンドを構成
要素とすることにより、上記ダイヤモンド電子素子をい
わゆる半導体素子として使用することが可能となるとい
う効果がある。これを使用して、請求項5に記載のよう
に、サーミスタ等の温度センサ、化学センサ、ダイオー
ド、フォトダイオード、トランジスタ、サイリスタ、圧
電素子、ホール素子、発光素子等の半導体素子を作製す
ることが可能となる。
【0042】更に、請求項6のように、感光性ダイヤモ
ンド又は特定の波長領域の光を照射した場合に抵抗値が
変化するダイヤモンドを構成要素とすることも可能で、
これを使用することにより、光センサ等を作製すること
が可能となる。
ンド又は特定の波長領域の光を照射した場合に抵抗値が
変化するダイヤモンドを構成要素とすることも可能で、
これを使用することにより、光センサ等を作製すること
が可能となる。
【図1】本発明の実施例に係るサーミスタを示す横断面
図である。
図である。
【図2】同じくその正面図であり、この図2のA−A´
線による断面図が図1である。
線による断面図が図1である。
【図3】同じくその縦断面図であり、図2のB−B´線
による断面図である。
による断面図である。
10;ダイヤモンド素子本体 11;電極 12;第1の配線 13;配線端子部 14;被覆材 15;第2の配線 16;基板 17;バッファ層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 29/861 33/00 A 41/00 43/06 H H01L 29/78 301 X 29/91 C
Claims (6)
- 【請求項1】 少なくとも一組以上の電極及びそれに接
続される配線がシリコンを含む物質で一体的に形成され
たダイヤモンド電子素子において、前記電極及び配線の
少なくとも一部が絶縁性材料で被覆されていることを特
徴とするダイヤモンド電子素子。 - 【請求項2】 前記シリコンを含む物質が、不純物を導
入した多結晶状シリコンであることを特徴とする請求項
1に記載のダイヤモンド電子素子。 - 【請求項3】 前記絶縁性材料が、窒化シリコン、窒化
アルミニウム、窒化ボロン、二酸化シリコン及びアルミ
ナからなる群から選択された1種類以上の材料であるこ
とを特徴とする請求項1又は2に記載のダイヤモンド電
子素子。 - 【請求項4】 前記電極及び配線は、ボロン、燐、酸
素、リチウム及びナトリウムからなる群から選択された
不純物、格子間炭素又は空格子点からなる格子欠陥を導
入した半導体ダイヤモンドにより構成された素子構造に
設けられていることを特徴とする請求項1乃至3のいず
れか1項に記載のダイヤモンド電子素子 - 【請求項5】 前記素子構造はサーミスタからなる温度
センサ、化学センサ、ダイオード、フォトダイオード、
トランジスタ、サイリスタ、圧電素子、ホール素子又は
発光素子であることを特徴とする請求項4に記載のダイ
ヤモンド電子素子。 - 【請求項6】 前記電極及び配線は、感光性ダイヤモン
ド又は特定の波長領域の光を照射した場合に抵抗値が変
化するダイヤモンドにより構成された素子構造に設けら
れていることを特徴とする請求項1乃至3のいずれか1
項に記載のダイヤモンド電子素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP435195A JPH08195486A (ja) | 1995-01-13 | 1995-01-13 | ダイヤモンド電子素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP435195A JPH08195486A (ja) | 1995-01-13 | 1995-01-13 | ダイヤモンド電子素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08195486A true JPH08195486A (ja) | 1996-07-30 |
Family
ID=11582006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP435195A Pending JPH08195486A (ja) | 1995-01-13 | 1995-01-13 | ダイヤモンド電子素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08195486A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002509335A (ja) * | 1997-12-15 | 2002-03-26 | エービービー アクチボラゲット | 負荷の電気的非接続を実行するための電気スイッチング・デバイスおよび方法 |
JP2002527870A (ja) * | 1998-10-14 | 2002-08-27 | エービービー エービー | 電気スイッチ装置と電気的負荷の遮断を行う方法 |
JP2009081393A (ja) * | 2007-09-27 | 2009-04-16 | National Institute Of Advanced Industrial & Technology | 高出力ダイヤモンド半導体素子 |
-
1995
- 1995-01-13 JP JP435195A patent/JPH08195486A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002509335A (ja) * | 1997-12-15 | 2002-03-26 | エービービー アクチボラゲット | 負荷の電気的非接続を実行するための電気スイッチング・デバイスおよび方法 |
JP2002527870A (ja) * | 1998-10-14 | 2002-08-27 | エービービー エービー | 電気スイッチ装置と電気的負荷の遮断を行う方法 |
JP2009081393A (ja) * | 2007-09-27 | 2009-04-16 | National Institute Of Advanced Industrial & Technology | 高出力ダイヤモンド半導体素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5597744A (en) | Method of producing a silicon carbide semiconductor device | |
KR900003830B1 (ko) | 실리콘판 또는 이산화실리콘판의 접착방법 | |
US5124779A (en) | Silicon carbide semiconductor device with ohmic electrode consisting of alloy | |
JP2799744B2 (ja) | ダイヤモンドを用いたサーミスタの作製方法 | |
US6815299B2 (en) | Method for manufacturing silicon carbide device using water rich anneal | |
US11881404B2 (en) | Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources | |
JPH0864802A (ja) | 炭化珪素半導体装置及びその製造方法 | |
US4114254A (en) | Method for manufacture of a semiconductor device | |
JPH02181725A (ja) | 電気的に絶縁された基板 | |
GB1566072A (en) | Semiconductor device | |
JPS63108709A (ja) | 半導体装置およびその製造方法 | |
US4238762A (en) | Electrically isolated semiconductor devices on common crystalline substrate | |
JPH07142570A (ja) | 複合半導体基板及びその製造方法 | |
KR100438813B1 (ko) | 질화갈륨(gan) 웨이퍼 제조방법 | |
JPH08195486A (ja) | ダイヤモンド電子素子 | |
US4224636A (en) | Semiconductor device with thermally compensating SiO2 -silicate glass-SiC passivation layer | |
JPH08255769A (ja) | 半導体装置の製造方法 | |
JPH0757904A (ja) | ダイヤモンド半導体装置 | |
US20080230920A1 (en) | Wire-Bonded Semiconductor Component with Reinforced Inner Connection Metallization | |
US7564062B2 (en) | Electrode for p-type SiC | |
JP3959203B2 (ja) | 半導体装置の製造方法 | |
JP2000353706A (ja) | 半導体装置の製造方法 | |
JPS61150236A (ja) | 半導体装置 | |
JPH07245409A (ja) | 半導体装置 | |
JPH0644573B2 (ja) | 珪素半導体装置作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060228 |