JPH0644573B2 - 珪素半導体装置作製方法 - Google Patents

珪素半導体装置作製方法

Info

Publication number
JPH0644573B2
JPH0644573B2 JP60209746A JP20974685A JPH0644573B2 JP H0644573 B2 JPH0644573 B2 JP H0644573B2 JP 60209746 A JP60209746 A JP 60209746A JP 20974685 A JP20974685 A JP 20974685A JP H0644573 B2 JPH0644573 B2 JP H0644573B2
Authority
JP
Japan
Prior art keywords
semiconductor
hydrogen
insulating film
mis
silicon semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60209746A
Other languages
English (en)
Other versions
JPS61116873A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP60209746A priority Critical patent/JPH0644573B2/ja
Publication of JPS61116873A publication Critical patent/JPS61116873A/ja
Publication of JPH0644573B2 publication Critical patent/JPH0644573B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、非単結晶半導体を半導体装置の少なくとも一
部に有する半導体装置に関する。
本発明は、絶縁ゲイト型電界効果トランジスタ(以下、
MIS−FETという)のゲイト絶縁物下のチャネル領域の少
なくとも一部が、アモルファスまたは多結晶のいわゆる
非単結晶半導体より成り、かつこの半導体中に水素また
は塩素のようなハロゲン化物を0.1モル%以上混入せし
めることに関する。そしてこの非単結晶領域で不対結合
手と水素またはハロゲン化物とを結合せしめて再結合中
心を中和かつ消滅せしめることを特長とする。そして、
電子またはホールの移動度をこれまで知られている単結
晶の場合に等しくまたは概略等しくさせんとする。
本発明はかかるMIS−FET、さらにキャパシタ、抵抗また
はダイオードが半導体基板上、上面が絶縁物よりなる基
板上、さらにまたは第1のMIS−FETが基板に設けられた
その上方または上方面に第2のMIS−FETとして設けられ
ることを目的としている。
本発明は、PまたはN型の導電型を有し、かつその不純
物濃度が2×1019cm-3以下、特に例えば1014〜1017cm-3
における非単結晶半導体に対し、その半導体の形成と
「同時」または「形成後」、特に半導体装置を完成して
しまった後、水素(重水素を含む)または塩素のような
ハロゲン化物を10-2mmHg以上の圧力にした雰囲気中に保
存し、かかる雰囲気ガスを高周波エネルギまたはマイク
ロ波エネルギにより活性化させて半導体装置中に添加さ
せた半導体装置に関する。
従来、半導体装置は単結晶の半導体基板に対しMIS−FET
またはバイポーラ型のトランジスタ、さらにまたはそれ
らをキャパシタ、抵抗,ダイオード等を同一基板に複合
化して集積化した装置を製造するにとどまっていた。
このため、アクティブエレメントであるMIS−FETまたは
トランジスタは必ず単結晶基板に設けられていた。特に
MIS−FETにおいては、ゲイト以下のチャネル領域、また
バイポーラ、トランジスタにおいてはベース、コレクタ
はキャリアのライフタイムが微妙に影響を与えるため、
その領域はキャリアである電子またはホールに対する再
結合中心が十分小さい濃度の単結晶半導体が用いられて
いた。さらにPN接合においても、逆方向耐圧においてソ
フト・ブレイクダウンまたはリーク増大は格子欠陥その
他の格子不整、不対結合手による再結合中心がそれらの
悪化の主因であった。
本発明はこれらの根本原因である再結合中心の密度を単
結晶でない非単結晶(多結晶またはアモルファス)にお
いても十分小さくすることも可能とし、その結果初めて
完成したものである。
一般に半導体装置を形成するにあたっては、種々の温度
における熱処理を必要とする。例えばシリコン半導体に
おいては900〜1200℃での不純物の熱拡散、400〜550℃
におけるアルミニュームのコンタクトのアロイ、350〜9
00℃における酸化珪素、窒化珪素、シリコンの気相法
(減圧CVD)による被膜作製である。本発明はこれらの
すべてまたは大部分の熱処理工程を経た装置として完成
または大部分が完成した半導体装置に対し、水素、ヘリ
ウム、ネオンのような不活性気体、塩素のようなハロゲ
ン化物を化学的に活性または原子状態で添加することを
特徴とする。本発明ではかかる添加作用を総称して誘導
キュリング(induction curing)ともいう。特に水素
(重水素も含む)を高周波エネルギまたはマイクロ波エ
ネルギにより誘導励起し化学的活性状態にし、その雰囲
気特に10-2mmHg以上の圧力の雰囲気中に半導体装置を5
分〜2時間さらすことにより、この活性状態の元素が半
導体特に非単結晶半導体中の不対結合手と結合し、さら
にまたは不対結合手同志を互いに共有結合せしめ電気的
に中和することを特徴している。
以下にその実施例に従って本発明を説明する。
第1図はMIS型電界効果半導体の縦断面図である。
この発明は、シリコン半導体基板(1)上に200Å〜2μの
厚さの酸化珪素または窒化珪素の薄膜を形成して、これ
に半導体基板表面より150〜300KeVのイオン注入法で酸
素または窒素を打ち込むことにより成就した。これを真
空状態または水素雰囲気にて900〜1100℃で10〜30分ア
ニールを行った。さらにその上面に室温〜500℃の温度
でグロー放電法により、または500〜900℃の温度での減
圧気相法によりシリコン膜を形成した。これはシラン
(SiH4)、ジクロールシラン(SiH2Cl2)、その他の珪
化物を反応性気体として0.1〜10torr(mmHg)の圧力状
態にして成就した。
もちろん室温〜500℃の温度でグロー放電法またはスパ
ッタ法を利用してもよい。
こうしてこの上面に0.1〜2μの厚さのシリコン半導体
膜を形成した。この膜面は絶縁層(2)が純粋のSiO2また
はSi3N4にあっては多結晶であったが、この酸素または
窒素の量が1018〜1021cm-3である場合には非単結晶を一
部に含むエピタキシャル構造であった。しかし本実施例
においては、実質的にエピタキシャル構造となってい
た。しかし再結合中心をより少なくし、より完全結晶と
同等の半導体とすることはきわめて重要である。
本発明はかかる再結合中心の密度の多い半導体膜の再結
合中心を誘導電気エネルギにより除去することを目的と
している。
フィールド絶縁膜(3)を1〜2μの厚さに、本発明人の
発明による特許(特公昭52−20312,特公昭50−37500)
に基づき実施した。この後、ゲイト絶縁膜(12)を100〜1
000Åの厚さに作り、また必要に応じてシリコン半導体
のコンタクト(7)を形成し、その上にセルファライン方
式によりゲイト電極(11)をCVD法により半導体膜を作っ
た。
加えてSiO2膜のオーバーコート(10)を0.5〜2μの厚さ
に形成した。この時この上面を平坦面とするため、SiO2
膜のかわりにPIQ等を用いてもよい。アルミニュームの
電極の穴開け(8),さらにアルミニュームの電極、リー
ド(8)を形成した。ソース、ドレイン(6)はチャネル形成
領域(4)がP型であっては1018〜1021cm-3のN型の不
純物例えばリン、砒素により形成した。ゲイト電極をモ
リブデン、タングステン等の金属で行ってもよい。また
1019cm-3以上の濃度にリン等を混入して、低抵抗の半導
体リードとしてもよい。この不純物が1019cm-3以上、特
に1021cm-3と多量に混入している場合は、本発明の電気
エネルギによる中和の効果は見られなかった。他方、チ
ャネル領域は不純物濃度が1014〜1017cm-3の低濃度であ
り、きわめて敏感である。
電子またはホールのキャリアは単結晶では一般に構造敏
感性をもつことが知られていた。しかし本発明はかかる
構造敏感性が結晶構造に起因するのではなく、その中に
存在する再結合中心の反応に起因するものであることを
発見した。
本発明はその結果、この敏感性を与える再結合中心を中
和消滅させようとしたものである。このため、本発明に
おいては、ここに水素またはヘリウムを0.1モル%特に
5〜20モル%添加した。その結果、第1図(A)の構造が
出来上がった後、水素の添加によりキャリアのライフタ
イムが103〜105倍になった。C−Vダイオード特性で評
価してもQss≒1010cm-2のオーダのほぼ目標どおりのC
−V特性を示していた。水素、ヘリウムのような不活性
ガス、塩素のようなハロゲン化物の化学的励起は以下の
方法に従った。即ち横型の直径5〜20cm特に15cm(長さ
2m)の石英管に対しその外側に高周波誘導炉をリング状
に水冷を可能とした銅管をスパイラル状に巻くことによ
り実施した。周波数は1〜20MHzとした。さらにこの外
側に抵抗加熱炉のヒータをこの誘導炉の電磁波に対し直
角になるように発熱体を配置して行った。高周波炉は30
〜100KWのものを用いた。この反応管の中に第1図(A)の
半導体装置を形成した基板例えばシリコン基板(直径10
cm)を5〜50枚ボートに林立させる形で装填した。さら
にこれを10-3mmHgの圧力にまで減圧した。その後水素を
導入し、常圧付近にまでもどした。さらに今一度10-2
10-3mmHgにまで真空にし、その後10-1〜10mmHgとした。
反応系は絶えず一方より水素、ヘリウムを導入し他方よ
りロータリーポンプ等により真空引きを連続的に行っ
た。
添加は抵抗加熱炉により基板を300〜500℃に加熱し、そ
の後誘導炉を電圧励起させた。電流励起をさせる場合
は、基板での金属壁または金属質の部分のみが局部的に
加熱されてしまい、好ましくなかった。このため、反応
炉気体の活性化は電圧励起とした。さらに温度が300℃
以上であると水素原子、ヘリウム原子は侵入型原子(イ
ンターステイシァル アトム)のため自由にこの固体中
で動きまわることができる。このため十分な平衡状態の
濃度にまでこれらの原子を半導体中に添加できた。
この後この温度を室温にまで下げた。この間も反応炉気
体の励起を続けていた。即ち、加熱+励起を5〜60分特
に30分続け、その後室温での励起を5〜60分特に15分行
った。加熱温度はアルミニューム等の比較的低い温度で
合金化または溶融する材料がある場合は、500℃が上限
であったがそれ以外の場合はそれ以上の温度(600〜100
0℃)であってもよい。しかし一つの大切なことは、水
素等は300〜500℃の温度で半導体中の原子との結合をは
ずれH2として外に遊離されやすい。このため、高温にお
ける誘導キューリングを行う場合の温度を室温にまで下
げても誘導キューリングのための電気エネルギを加え続
ける必要がある。さらに反応容器内の圧力はグロー放電
その他の高周波誘導励起または誘導キューリングが可能
な範囲で高い方が好ましい。
そのため、本発明の効果は10-6〜10-5mmHgでもその効果
が観察されたが、添加量を0.1モル%またはそれ以上と
するため0.01mmHg以上特に0.1〜100mmHgとした。もちろ
ん室温での高周波誘導を行ってもよい。0.001mmHg以下
においては単結晶中に存在する低い密度の再結合中心を
中和する効果があった。しかしその場合、実験的には約
1時間以上のキューリングを必要した。
この周波数はイクロ波であってもよい。特に周波数が50
〜1000MHzであった場合は反応管内の圧力が常圧であっ
てもその効果は著しくあり、好ましかった。その場合、
反応管は導波管とすると好ましい。TEMモードを作る
時、導波管の大きさは必然的に決められてしまうため、
電子レンジのようにマイクロ波をキューリング用オーブ
ン内に輻射して実施すると好ましい。誘導キューリング
を行っている際、反応管の圧力を昇圧または降圧しても
よい。高温では外気と半導体中の気相−固相での平衡状
態が大きく、半導体中に多量に添加材を添加できる。こ
のため高温にした状態で誘導キューリングをしつつ急冷
することは徐冷に比べて効果が大きかった。例えば900
℃より室温に急冷すると徐冷に比べて3〜10倍の濃度に
添加できた。反応性気体は水素のみでもよい。しかし水
素は不対結合手と結合するが、ヘリウムは中途半端な不
対結合手をたたいて互いの結合を促進するため、実際に
は最初ヘリウムで励起し、その後水素で行うのが好まし
い。またネオンは励起状態での準安定状態がヘリウムの
100〜104倍あり、キューリング効果が大きかった。即
ち、Heでのキューリングを5〜15分、0.1〜100mmHg特に
10mmHgで行い、その後5〜15分0.01〜10mmHg特に0.1mmH
gで水素中でのキューリングを行った。また、実用的に
は水素100%または水素中に5〜30%ヘリウムまたはネ
オンを混入させて励起ガスとした。
本発明方法を第1図のような半導体装置に実施したが、
かかる励起ガスの添加量の検定は半導体にかかる気体を
混入し、その基板を真空中で加熱し、かかる気体を放出
させてその量を定量化するいわゆるガスクロトグラフま
たはオージエの分光法により定量化した。その場合、励
起ガスは0.1モル%特に1〜20モル%添加されているこ
とが判明した。もちろん20モル%以上30〜200モル%を
加えることはさらに好ましい。しかし一般には飽和傾向
が見られた。
第1図(B)はSOS(シリコン−オン−サファイア)の実施
例である。アルミナ、サファイア、スピネル等の基板
(1)上の半導体を0.02〜2μの厚さにエピタキシァル成
長せしめ、さらにソース(5),ドレイン(6),埋置したフ
ィールド絶縁物(3),半導体ダイレクトコンタクト(7),
セルファラインゲイト電極(11),ゲイト絶縁膜(12),CV
DSiO2膜(10)の実施例である。
これらの半導体ディバイスを完成またはほとんど完成さ
せた後励起処理を行うならば、この不完全層(9)はその
再結合中心が1/100〜1/10000とその密度が減少し、
これまで知られている単結晶と同様にとり扱うことがで
きるようになった。この励起処理は半導体基板とゲイト
絶縁膜との間に存在する界面準位またはゲイト絶縁物中
に存在する不対結合手を中和する効果が著しくあり、MI
S−FETの作製法の向上にきわめて好ましい方法であっ
た。
第2図は他の本発明の実施例である。
この第2図は、一つのMIS−FETの上側または上方面に対
して第2のMIS−FETを設け、これまでより2〜4倍の高
密度の集積回路(LSI,VLSI)を製造しようとしたもの
である。
以下に図面に従って説明する。
第2図(A)は半導体基板(1)上に酸化珪素のような絶縁膜
(2)を0.1〜2μの厚さで形成した。この場合、基板は半
導体である必要は必ずしもない。その後の熱処理実用上
の熱伝導、加工等の条件を満たせば絶縁物であってもよ
い。ここでは多結晶シリコンを用いた。絶縁膜(7)は基
板(1)を酸化して形成した。
さらにこの上面にCVD法を用いて半導体シリコン膜を0.1
〜2μの厚さで形成した。P型でその不純物濃度は1018
〜1016cm-3であって、この半導体膜を窒化珪素、酸化珪
素の二重膜をマスクとした選択酸化法によりフィールド
絶縁物(3)を半導体層(1)に埋置して形成した。この際こ
のフィールド絶縁物(3)と半導体層とは概略同一平面に
なるようにフィールド膜をエッチしてもよく、また酸化
前に半導体層の一部を除去しておいてもよい。
さらにゲイト絶縁膜(12)を100〜1000Åの厚さに形成し
た。このゲイト絶縁膜は半導体層の酸化による熱酸化膜
であっても、また酸化物とリンガラス、アルミナ、窒化
珪素との二重構造であっても、またこのゲイト絶縁物中
にクラスタまたは膜を半導体または金属で形成する不揮
発性メモリとしてもよい。この後この上面に第2の半導
体層を0.1〜2μの厚さに形成し、選択的に除去した。
この図面ではそのひとつはゲイト電極(11)、他は第2の
MIS−FETのソース(25),ドレイン(24),チャネル領域(2
9)とした。ゲイト電極(11)をマスクとして、第1のMIS
−FETのソース(5),ドレイン(6)をイオン注入法により
形成した。さらに図面より明らかなようにゲイト電極(1
1)は明示されていないフィールド絶縁物(3)上を経て第
2のMIS−FETのソース(25)に連結されている。
第2のMIS−FETは、第3の半導体層(21)を形成した後、
ゲイト電極(21)とその下のゲイト絶縁物(22)とによりイ
オン注入法を利用してソース(24),ドレイン(25)を作製
した。この図面は第1のMIS−FETの斜め上方に第2のMI
S−FETを設けたものである。しかしこのMIS−FETの配
置、大きさおよびそれぞれの配線は設計の自由考に従っ
てなされるものである。さらに、第2図(B)に示すよう
な抵抗、キャパシタを同時に同一基板に作り、また保護
ダイオード等のダイオードを作ってもよい。
第2図(B)は単結晶半導体基板(1)に対し選択酸化により
フィールド絶縁物(3)を0.5〜2μの厚さに形成してい
る。加えて半導体等のゲイト電極(11),(11′)を設け、
ソース(4),ドレイン(31),ドレイン(5)を1019〜1021cm
-3の濃度にボロンまたはリンを混入させてPチャネルま
たはNチャネルMIS−FETを形成させたものである。不純
物領域(31)は一方のMIS−FETのドレインであり、他方の
MIS−FETのソースとして作用させたインバータの実施例
である。さらに、この上面にオーバーコート用絶縁膜(1
0)を0.5〜2μの厚さに形成して、この上面が平坦面で
あると、この上側に作る第3のMIS−FETに対し微細加工
が可能である。この後、この上面に非単結晶半導体を0.
2〜2μの厚さに形成した。この不純物濃度は1014〜10
16cm-3でP型とし、チャネル領域(29)が動作状態で十分
チャネルとして働くことを条件とさせた。さらにフォト
マスクにより非単結晶の抵抗兼ソース(37)をこの第3の
MIS−FETのソース側に連結し、リード(38)につなげた。
ドレイン(24)はキャパシタの下側電極(34)に連結した。
この上面の絶縁膜はキャパシタの誘電体(33)となり、か
つ第3のMIS−FETのゲイト絶縁物(22)につながる。この
上面にゲイト電極(21)およびキャパシタの上側電極(36)
を形成した。この実施例ではこれらはアルミニューム金
属を用いた。
第3のMIS−FETの基板電極は基板バイヤスが印加される
ように第1のMIS−FETのゲイト電極に連結されており、
ゲイト電極(11)は実質的にふたつのMIS−FETのチャネル
状態を制御できるようにしてある。もちろんこのチャネ
ル領域(29)とその下側に位置しているゲイト電極(11)と
の間にゲイト絶縁物が形成されるならば、第3のMIS−F
ETは下側と上側にゲイト電極を有するダブルゲイトMIS
−FETとなる。もちろん上側のゲイト電極を除去しても
よい。即ち、ひとつのゲイト電極(11)でふたつのMIS−F
ETを制御したり、またふたつのゲイトでひとつのMIS−F
ETを制御したすることが本発明の特徴である。加えて、
同一基板にリードのみではなく、MIS−FETのようなアク
ティブエレメントまたは抵抗、キャパシタさにダイオー
ドを設けることもできる。加えてこれら複数のエレメン
トを集積化するならば、第1図に示した一層のみのエレ
メントの形成に対し、その2〜10倍の密度とすることが
可能である。
本発明はもちろんこの第2図(A),(B)においてすでに第
1図の説明の詳記したように“誘導キュア”をこれらの
デバイスを完成させたり、または大部分完成させた後行
うことにより単結晶半導体での再結合中心を除去するこ
とのみならず、多結晶またはアモルファス構造の半導体
または半導体と絶縁物体との界面に存在する界面準位を
不活性気体で相殺または水素等により中和できることに
より可能となるものである。
以上の説明において、これら第1図、第2図の半導体装
置がキュアされた後窒化珪素をプラズマ法で形成しオー
バーコート(40)することが好ましい。なぜなら窒化珪素
は水素ヘリウム等の原子に対してもマスク作用を有する
ため、一度半導体装置内に添加された水素、ヘリウム等
を封じて外にださないようにする効果があるからであ
る。そのため外部よりのナトリウム等の汚染防止に加え
て信頼性向上の効果が著しい。
本発明の実施例においては、半導体材料としてはシリコ
ン半導体を中心として説明した。しかしこれはゲルマニ
ューム等であっても同様であり、Gap,GaAs,GaAlAs,S
iC,BP等の化合物半導体であっても同様である。
加えて、半導体装置は単にMIS−FETに限定されることな
く、それらを集積化したIIL,SIT等のIC,LSIであって
も同様であり、すべての半導体装置に対して有効であ
る。
【図面の簡単な説明】
第1図は本発明の実施例を示す縦断面図である。 第2図は本発明の他の実施例を示す縦断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/784

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】アモルファスまたは多結晶構造を有する非
    単結晶珪素半導体をグロー放電法、スパッタ法または減
    圧気相法により形成し、前記非単結晶珪素半導体上にゲ
    イト絶縁物およびゲイト電極を形成するとともに、ソー
    ス、ドレインを形成し、前記ゲイト絶縁膜下の前記非単
    結晶珪素半導体をチャネル形成領域としてMIS型電界
    効果型トランジスタを形成すると共に、前記ゲイト絶縁
    膜を誘電体として有するキャパシタを形成した後に、不
    対結合手を水素により中和するために、化学的に活性な
    または原子状態の水素を含む雰囲気中で、300〜50
    0℃の温度に保持した後、不対結合手を中和した水素が
    遊離するのを防止するために、室温にまで急冷すること
    により、前記チャネル形成領域の半導体およびゲイト絶
    縁膜の不対結合手を中和するとともに、前記チャネル形
    成領域とゲイト絶縁膜の界面に存在する界面準位密度を
    低下させることを特徴とする珪素半導体装置作製方法。
JP60209746A 1985-09-20 1985-09-20 珪素半導体装置作製方法 Expired - Lifetime JPH0644573B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60209746A JPH0644573B2 (ja) 1985-09-20 1985-09-20 珪素半導体装置作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60209746A JPH0644573B2 (ja) 1985-09-20 1985-09-20 珪素半導体装置作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12402278A Division JPS5550664A (en) 1978-10-07 1978-10-07 Semiconductor device and method of fabricating the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP5170927A Division JPH07109894B2 (ja) 1993-06-18 1993-06-18 半導体装置作製方法

Publications (2)

Publication Number Publication Date
JPS61116873A JPS61116873A (ja) 1986-06-04
JPH0644573B2 true JPH0644573B2 (ja) 1994-06-08

Family

ID=16577950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60209746A Expired - Lifetime JPH0644573B2 (ja) 1985-09-20 1985-09-20 珪素半導体装置作製方法

Country Status (1)

Country Link
JP (1) JPH0644573B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218430A (ja) * 1992-02-07 1993-08-27 G T C:Kk 多結晶シリコン薄膜トランジスタおよびその製造方法
JPH07109894B2 (ja) * 1993-06-18 1995-11-22 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SolidStateElectronics,1972,Vol.15,P.789−799

Also Published As

Publication number Publication date
JPS61116873A (ja) 1986-06-04

Similar Documents

Publication Publication Date Title
JPS6245712B2 (ja)
US5061642A (en) Method of manufacturing semiconductor on insulator
US4461670A (en) Process for producing silicon devices
JPH0357613B2 (ja)
TW200406024A (en) Manufacture method of semiconductor device with gate insulating films of different thickness
JPH07169713A (ja) 半導体装置の製造方法
JPH11274489A (ja) 電界効果トランジスタ及びその製造方法
JPH11103050A (ja) 半導体装置及びその製造方法
GB1566072A (en) Semiconductor device
JPH10209147A (ja) 半導体装置の製造方法
JPH0644573B2 (ja) 珪素半導体装置作製方法
US3547717A (en) Radiation resistant semiconductive device
JPS6263475A (ja) 半導体装置
JPS61116874A (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JP2010093170A (ja) 半導体装置の製造方法
JPH06283550A (ja) 半導体装置作製方法
JP2621327B2 (ja) 半導体装置の製造方法
JPS62216272A (ja) 半導体装置
JPS62216273A (ja) 半導体装置
JP2540724B2 (ja) 半導体装置の作製方法
JP2573137B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JPH0689904A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
US5556793A (en) Method of making a structure for top surface gettering of metallic impurities
JPH0456453B2 (ja)
JP2002289612A (ja) 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法