JPS61116874A - 絶縁ゲート型電界効果トランジスタの製造方法 - Google Patents

絶縁ゲート型電界効果トランジスタの製造方法

Info

Publication number
JPS61116874A
JPS61116874A JP60209747A JP20974785A JPS61116874A JP S61116874 A JPS61116874 A JP S61116874A JP 60209747 A JP60209747 A JP 60209747A JP 20974785 A JP20974785 A JP 20974785A JP S61116874 A JPS61116874 A JP S61116874A
Authority
JP
Japan
Prior art keywords
semiconductor
film
hydrogen
substrate
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60209747A
Other languages
English (en)
Other versions
JPH0556651B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP60209747A priority Critical patent/JPS61116874A/ja
Publication of JPS61116874A publication Critical patent/JPS61116874A/ja
Publication of JPH0556651B2 publication Critical patent/JPH0556651B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、非単結晶半導体を半導体装置の少なくとも一
部に有する半導体装置作製方法に関する。
本発明は、絶縁ゲイト型電界効果トランジスタ(以下、
MIS−PETという)のゲイト絶縁物下のチャネル領
域の少な(とも一部が、アモルファスまたは多結晶のい
わゆる非単結晶半導体より成り、かつこの半導体中に水
素または塩素のようなハロゲン化物を0.1モル2以上
混入せしめることに関する。そしてこの非単結晶領域で
不対結合手と水素またはハロゲン化物とを結合せしめて
再結合中心を中和かつ消滅せしめることを特長とする。
そして、電子またはホールの移動度をこれまで知られて
いる単結晶の場合に等しくまたは概略等しくさせんとす
る。
本発明はかかるMis−FET 、さらにキャパシタ、
抵抗またはダイオードが半導体基板上、上面が絶縁物よ
りなる基板上、さらにまたは第1のMIS−PETが基
板に設けられたその上方または上方面に第2の旧5−F
ETとして設けられることを目的としている。
本発明は、PまたはN型の導電型を有し、かつその不純
物濃度が2 XIO”cm−”以下、特に例えば101
4〜10″c+w−”における非単結晶半導体に対し、
その半導体の形成と同時または形成後、特に半導体装置
を完成してしまった後、水素(重水素を含む)または塩
素のようなハロゲン化物を10− tm+sHg以上の
圧力にした雰囲気中に保存し、かかる雰囲気ガスを高周
波エネルギまたはマイクロ波エネルギにより活性化させ
て半導体装置中に添加させた半導体装置に関する。
従来、半導体装置は単結晶の半導体基板に対し旧5−F
ETまたはバイポーラ型のトランジスタ、さらにまたは
それらをキャパシタ、抵抗、ダイオ−’I    Y”
J@’A Midよ。イ3.7−イ3−−や。
造するにとどまっていた。
このため、アクティブエレメントである旧5−FETま
たはトランジスタは必ず単結晶基板に設けられていた。
特に旧5−FETにおいては、ゲイト以下のチャネル領
域、またバイポーラ、トランジスタにおいてはベース、
コレクタはキャリアのライフタイムが微妙に影響を与え
るため、その領域はキャリアである電子またはホールに
対する再結合中心が十分小さい濃度の単結晶半導体が用
いられていた。さらにPN接合においても、逆方向耐圧
においてソフト・ブレイクダウンまたはリーク増大は格
子欠陥その他の格子不整、不対結合手による再結合中心
がそれらの悪化の主因であった。
本発明はこれらの根本原因である再結合中心の密度を単
結晶でない非単結晶(多結晶またはアモルファス)にお
いても十分小さくすることを可能とし、その結果初めて
完成したものである。
一般に半導体装置を形成するにあたっては、種々の温度
における熱処理を必要とする。例えばシリコン半導体に
おいては900〜1200℃での不純物の熱拡散、40
0〜550℃におけるアルミニュームのコンタクトのア
ロイ、350〜900℃における酸化珪素、窒化珪素、
シリコンの気相法(減圧CVD)による被膜作製である
。本発明はこれらのすべてまたは大部分の熱処理工程を
経た装置として完成または大部分が完成した半導体装置
に対し、水素、ヘリウム、ネオンのような不活性気体、
塩素のようなハロゲン化物を化学的に活性または原子状
態で添加することを特徴とする。本発明ではかかる添加
作用を総称して誘導キュリング(inductionc
uring )ともいう。特に水素(重水素も含む)を
高周波エネルギまたはマイクロ波エネルギにより誘導励
起し化学的活性状態にし、その雰囲気特に10−”mn
+FIg以上の圧力の雰囲気中に半導体装置を5分〜2
時間さらすことにより、この活性状態の元素が半導体特
に非単結晶半導体中の不対結合手と結合し、さらにまた
は不対結合手同志を互いに共有結合せしめ電気的に中和
することを特徴としている。
以下にその実施例に従って本発明を説明する。
第1図はMis型電界効果半導体の縦断面図である。
この発明は、シリコン半導体基板(1)上に200人〜
2μの厚さの酸化珪素または窒化珪素の薄膜を形成して
、これに半導体基板表面より150〜300KeVのイ
オン注入法で酸素または窒素を打ち込むことにより成就
した。これを真空状態または水素雰囲気にて900〜1
100℃で10〜30分アニールを行った。さらにその
上面に室温〜500℃の温度でグロー放電法により、ま
たは500〜900℃の温度での減圧気相法によりシリ
コン膜を形成した。これはシラン(S i H4)、ジ
クロールシラン(SiHzClz)、その他の珪化物を
反応性気体として0.1〜10torr(mmHg)の
圧力状態にして成就した。
もちろん室温〜500℃の温度でグロー放電法ま・ た
はスパッタ法を利用してもよい。
こうしてこの上面に0.1〜2μの厚さのシリコン半導
体膜を形成した。この膜面ば絶縁層(2)が純粋のSi
O□または5i2N、にあっては多結晶であったが、こ
の酸素または窒素の量が10111〜IQZIcm−3
である場合には非単結晶を一部に含むエピタキシャル構
造であった。しかし本実施例においては、実質的にエピ
タキシャル構造となっていた。しかし再結合中心をより
少なくし、より完全結晶と同等の半導体とすることはき
わめて重要である。
本発明はかかる再結合中心の密度の多い半導体膜の再結
合中心を誘導電気エネルギにより除去することを目的と
している。
フィールドvAa物(3)を1〜2μの厚さに、本発明
人の発明による特許(特公昭52−20312.特公昭
5O−37500)に基づき実施した。この後、ゲイト
!!縁11!(12)t(00〜IQOO&(7)厚す
ニ作す、マタ必要に応じてシリコン半導体のコンタクト
(7)を形成し、その上にセルファライン方式によりゲ
イト電極(11)をCVO法により半導体膜を作9た。
加えて5LO1膜のオーバーコート(10)を0.5〜
2μの厚さに形成した。この時この上面を平坦面とする
ため、SiO□膜のかわりにPIII等を用いてもよ飄
     い。アルミニュームの電極の穴開け(8)、
さらにアルミニュームの電極、リード(8)を形成した
。ソース、ドレイン(6)はチャネル形成領域(4)が
P型であっては10′s〜io”cn+−”のN゛型の
不純物例えばリン、砒素により形成した。ゲイト電極を
モリブデン、タングステン等の金属で行ってもよい。
また1Q19cI11−3以上の濃度にリン等を混入し
て、低抵抗の半導体リードとしてもよい。この不純物が
10”co+−”以上、特に1 oz Ic m −3
と多量に混入している場合は、本発明の電気エネルギに
よる中和の効果は見られなかった。他方、チャネル領域
は不純物濃度が1014〜10I7011−3の低濃度
であり、きわめて敏感である。
電子またはホールのキャリアは単結晶では一般に構造敏
感性をもつことが知られていた。しかし本発明はかかる
構造敏感性が結晶構造に起因する・ のではなく、その
中に存在する再結合中心の反応に起因するものであるこ
とを発見した。
本発明はその結果、この敏感性を与える再結合中心を中
和消滅させようとしたものである。このため、本発明に
おいては、ここに水素またはヘリウムを0.1モルχ特
に5〜20モルχ添加した。その結果、第1図(^)の
構造が出来上がった後、水素の添加によりキャリアのラ
イフタイムが103〜10’倍になった。C−■ダイオ
ード特性で評価してもQss#1OI0cI11−2の
オーダのほぼ目標トオリノC−■特性を示していた。水
素、ヘリウムのような不活性ガス、塩素のようなハロゲ
ン化物の化学的励起は以下の方法に従った。即ち横型の
直径5〜20cm特に15cm(長さ2m)の石英管に
対しその外側に高周波誘導炉をリング状に水冷を可能と
した鋼管をスパイラル状に巻(ことにより実施した0周
波数は1〜20MHzとした。さらにこの外側に抵抗加
熱炉のヒータをこの誘導炉の電磁波に対し直角になるよ
うに発熱体を配置して行った。高周波炉は30〜LOO
KHのものを用いた。この反応管の中に第1図(A)の
半導体装置を形成した基板例えばシリコン基板(直径1
0cm)を5〜50枚ボートに林立させる形で装填した
。さらにこれを10−3m+llHgの圧力にまで減圧
した。その後水素を導入し、常圧付近にまでもどした。
さらに今一度10−1〜10−2m+nHgにまで真空
にし、その後10−1〜10mmHgとした。反応系は
絶えず一方より水素、ヘリウムを導入し他方よりロータ
リーポンプ等により真空引きを連続的に行った。
添加は抵抗加熱炉により基板を300〜500℃に加熱
し、その後誘導炉を電圧励起させた。電流励起をさせる
場合は、基板での金属壁または金属質の部分のみが局部
的に加熱されてしまい、好ましくなかった。このため、
反応炉気体の活性化は電圧励起とした。さらに温度が3
00℃以上であると水素原子、ヘリウム原子は侵入型原
子(インターステイシアル アトム)のため自由にこの
固体中で動きまわることができる。このため十分な平衡
状態の濃度にまでこれらの原子を半導体中に添加できた
この後この温度を室温にまで下げた。この間も反応炉気
体の励起を続けていた。即ち、加熱+励起を5〜60分
特に30分続け、その後室温での励起を5〜60分特に
15分行った。加熱温度はアルミニューム等の比較的低
い温度で合金化または溶融する材料がある場合は、50
0℃が上限であったがそれ以外の場合はそれ以上の温度
(600〜1000℃)であってもよい。しかし一つの
大切なことは、水素等は300〜500℃の温度で半導
体中の原子との結合をはずれH2として外に遊離されや
すい。このため、高温における誘導キューリングを行う
場合の温度を室温にまで下げても誘導キューリングのた
めの電気エネルギを加え続ける必要がある。さらに反応
容器内の圧力はグロー放電その他の高周波誘導励起また
は誘導キューリングが可能な範囲で高い方が好ましい。
そのため、本発明の効果は104〜10””mmHgで
もその効果が観察されたが、添加量を0.1モルχまた
はそれ以上とするため0.01mmHg以上特に0.1
〜100++nHgとした。もちろん室温での高周波誘
導を行ってもよい。0.001nugHg以下において
は単結晶中に存在する低い密度の再結合中心を中和する
効果があった。しかしその場合、実験的には約1時間以
上のキューリングを必要とした。
5        この周波数はマイクロ波であっても
よい。特に周波数が50〜100100Oであった場合
は反応管内の圧力が常圧であってもその効果は著しくあ
り、好ましかった。その場合、反応管は導波管とすると
好ましい、 TEMモードを作る時、導波管の大きさは
必然的に決められてしまうため、電子レンジのようにマ
イクロ波をキューリング用オープン内に輻射して実施す
ると好ましい。誘導キューリングを行っている際、反応
管の圧力を昇圧または降圧してもよい。高温では外気と
半導体中の気相−固相での平衡状態が大きく、半導体中
に多量に添加材を添加できる。このため高温にした状態
で誘導キューリングをしつつ急冷することは徐冷に比べ
て効果が大きかった。例えば900℃より室温に急冷す
ると徐冷に比べて3〜10倍の濃度に添加できた。反応
性気体は水素のみでもよい。しかし水素は不対結合手と
結合するが、ヘリウムは中途半端な不対結合手をたたい
て互いの結合を促進するため、実際には最初ヘリウムで
励起し、その後水素で行うのが好ましい。またネオンは
励起状態での準安定状態がヘリウムの100〜104倍
あり、キューリング効果が大きかった。即ち、Heでの
キューリングを5〜15分、0.1〜100m+*Hg
特に10mm11gで行い、その後5〜15分0.01
〜10mdg特に0.1mn+Hgで水素中でのキュー
リングを行った。また、実用的には水素100χまたは
水素中に5〜30χヘリウムまたはネオンを混入させて
励起ガスとした。
本発明方法を第1図のような半導体装置に実施したが、
かかる励起ガスの添加量の検定は半導体にかかる気体を
混入し、その基板を真空中で加熱し、かかる気体を放出
させてその量を定量化するいわゆるガスクロマトグラフ
またはオージェの分光法により定量化した。その場合、
励起ガスは0.1モルχ特に1〜20モルχ添加されて
いることが判明した。もちろん20モル%以以上3御〜
200加えることはさらに好ましい。しかし一般には飽
和1頃向が見られた。
本発明方法は非単結晶のみではなく、単結晶の半導体に
対しても同様に適用できることはいうまでもない。しか
し特に非単結晶半導体に方がその効果は顕著であった。
以下の本発明の実施例においてもこれまで記載したと同
様の方法によって誘導キューリングを行った。
第1図(B)はSOS <シリコン−オン−サファイア
)の実施例である。アルミナ、サファイア、スピネル等
の基板(1)上の半導体を0.02〜2μの厚さにエピ
タキシプル成長せしめ、さらにソース(5)、ドレイン
(6)、埋置したフィールド絶縁物(3)、半導体ダイ
レクトコンタクト(7)、セルファラインゲイトtsm
)、ゲイト絶縁膜<12) 、 CVD5iOzl!!
 (10)の実施例である。
この場合、基板のアルミナ成分と半導体とが(9)の部
分で接合し、非単結晶状態を呈してしまう。
このため、ソース、ドレインの形成が異常拡散をおこし
てしまった。このためこの半導体膜はその厚さを0.0
1−0.3μに作ることがたとえできても実用上は役に
たたなかった。しかし本発明のように、0.01〜0.
5μの厚さであうでも、これらの半導体ディバイスを完
成またはほとんど完成させた後励起処理を行うならば、
この不完全N(9)はその再結合中心が1/100〜1
/10000とその密度が減少し、これまで知られてい
る単結晶と同様にとり扱うことができるようになった。
この励起処理は半導体基板とゲイト絶縁膜との間に存在
する界面準位またはゲイト絶縁物中に存在する不対結合
手を中和する効果が著しくあり、Mis−FETの作製
法の向上にきわめて好ましい方法であった。
第2図は他の本発明の実施例である。
この第2図は、一つの旧5−FETの上側または上方面
に対して第2のMis−FETを設け、これまでより2
〜4倍の高密度の集積回路(LSI、VLSI)を製造
しようとしたものである。
以下に図面に従って説明する。
第2図(A)は半導体基板(1)上に酸化珪素のような
絶縁膜(2)を0.1〜2μの厚さで形成した。
この場合、基板は半導体である必要は必ずしもない。そ
の後の熱処理実用上の熱伝導、加工等の条件を満たせば
絶縁物であってもよい。ここでは多結晶シリコンを用い
た。絶縁膜(7)は基板(1)を酸化して形成した。
、      さらにこの上面にCVD法を用いて半導
体シリコ1     ン膜を0.1〜2μの厚さで形成
した。P型でその不純物濃度は10″〜10”c+++
−’であって、この半導体膜を窒化珪素、酸化珪素の二
重膜をマスクとした選択酸化法によりフィールド絶縁物
(3)を半導体層(1)に埋置して形成した。この際こ
のフィールド絶縁物(3)と半導体層とは概略同一平面
になるようにフィールド膜をエッチしてもよく、また酸
化前に半導体層の一部を除去しておいてもよい。
さらにゲイト絶縁膜(12)を100〜1000人の厚
さに形成した。このゲイト絶縁膜は半導体層の酸化によ
る熱酸化膜であっても、また酸化物とリンガラス、アル
ミナ、窒化珪素との二重構造であっても、またこのゲイ
ト絶縁物中にクラスタまたは膜を半導体または金属で形
成する不揮発性メモリとしてもよい、この後この上面に
第2の半導体層を0.1〜2μの厚さに形成し、選択的
に除去した。
この図面ではそのひとつはゲイト電極(11)、他は第
2のMis−FITのソース(25) 、  ドレイン
(24)、 チャネル領域(29)とした。ゲイト電極
(11)をマスクとして、第1の旧5−FETのソース
(5)、ドレイン(6)をイオン注入法により形成した
。もちろん熱拡散法を用いてもよい、さらに図面より明
らかなようにゲイト電極(11)は明示されていないフ
ィールド絶縁物(3)上を経て第2のMIS−PETの
ソース(25)に連結されている。
第2のMIS−FETは、第3の半導体層(21)を形
成した後、ゲイト電極(21)とその下のゲイト絶縁物
(22)とによりイオン注入法を利用してソース(24
) 。
ドレイン(38)を拡散し作製した。この図面は第1の
MIS−FETの斜め上方に第2のMIS−FETを設
けたものである。しかしこのMIS−FETの配置、大
きさおよびそれぞれの配線は設計の自由者に従ってなさ
れるものである。さらに、第2図(B)に示すような抵
抗、キャパシタを同時に同一基板に作り、また保護ダイ
オード等のダイオードを作ってもよい。
第2図CB)は単結晶半導体基板(1)に対し選択酸化
によりフィールド絶縁物(3)を0.5〜2μの厚さに
形成している。加えて半導体等のゲイト電極(11) 
、 (11’)を設け、ソース(4)、ドレイン(31
) 。
ドレイン(5)をto I 9〜l Q 21 c f
f1−3の濃度にボロンまたはリンを混入させてPチャ
ネルまたはNチャネルMis−FETを形成させたもの
である。不純物領域(31)は一方のMIS−PETの
ドレインであり、他方の?1IS−Fl!Tのソースと
して作用させたインバータの実施例であ。さらに、この
上面にオーバーコート用絶縁膜(40)を0.5〜2μ
の厚さに形成して、この−上面が平坦面であると、この
上側に作る第3のMis−FETに対し微細加工が可能
である。この後、この上面に非単結晶半導体を0.2〜
2μの厚さに形成した。この不純物濃度は10”〜10
110l6’でP型とし、チャネル領域(29)が動作
状態で十分チャネルとして働くことを条件とさせた。さ
らにフォトマスクにより非単結晶の抵抗(37)をこの
第3のHis−FETのソースに連結し、リード(38
)につなげた、ドレイン(27)はキャパシタの下側電
極(34)に連結した。この上面のゲイト絶縁膜はキャ
パシタの誘電体であり、かつ第3のMis−FETのゲ
イト絶縁物である。この上面にゲイト電極(21)およ
びキャパシタの上側電極(36)を形成した。この実施
例ではこれらはアルミニューム金属を用いた。
第3の旧5−FETの基板電極は基板バイヤスが印加さ
れるように第1の旧5−FETのゲイト電極に連結され
ており、ゲイト電極(11)は実質的にふたつの旧5−
FETのチャネル状態を制御できるようにしである。も
ちろんこのチャネル領域(29)とゲイト電極(11)
との間にゲイト絶縁物が形成されるならば、第3の旧5
−PUTは下側と上側にゲイト電極を有するダブルゲイ
ト旧5−FETとなる。もちろん上側のゲイト電極を除
去してもよい。即ち、ひとつのゲイト電極(11)でふ
たつのMIS−Fll!Tを制御したり、またふたつの
ゲイトでひとつのMIS−NETを制御したすることが
本発明の特徴である。加えて、同一基板にリードのみで
はなく 、Mis−FHTのようなアクティブエレメン
トまたは抵抗、キャパシタさらにダイオードを設けるこ
ともできる。加えてこれら複数のエレメントを集積化す
るならば、第1図に示した一層のみのエレメントの形成
に対し、その2〜IO倍の密度とすることが可能である
本発明はもちろんこの第2図(A) 、 (B)におい
てj      すでに第1図の説明の詳記したように
“mK半キユアをこれらのデバイスを完成させたり、ま
たは大部分完成させた後行うことにより単結晶半導体で
の再結合中心を除去することのみならず、多結晶または
アモルファス構造の半導体または半導体とwA縁動物体
の界面に存在する界面準位を不活性気体で相殺または水
素等により中和できることにより可能となるものである
以上の説明において、これら第1図、第2図の半導体装
置がキュアされた後窒化珪素をプラズマ法で形成しオー
バーコート(40)することが好ましい。なぜなら窒化
珪素は水素ヘリウム等の原子に対してもマスク作用を有
するため、一度半導体装置内に添加された水素、ヘリウ
ム等を封じて外にださないようにする効果があるからで
ある。そのため外部よりのナトリウム等の汚染防止に加
えて信幀性向上の効果が著しい。
本発明の実施例においては、半導体材料としてはシリコ
ン半導体を中心として説明した。しかしこれはゲルマニ
ューム等であっても同様であり、GaP、GaAs、G
aAlAs、SiC,BP等の化合物半導体であっても
同様である。
加えて、半導体装置は単にl’1ls−FETに限定さ
れることなく、バイポーラ型トランジスタまたはそれら
を集積化したI IL、 SIT等のIC,LSIであ
っても同様であり、すべての半導体装置に対して有効で
ある。
【図面の簡単な説明】
第1図は本発明の実施例を示す縦断面図である。 第2図は本発明の他の実施例を示す縦断面図である。

Claims (1)

  1. 【特許請求の範囲】 1、水素またはハロゲン化物が添加されたアモルファス
    または多結晶構造を有する非単結晶半導体を室温〜50
    0℃の温度でのグロー放電法またはスパッタ法または5
    00〜900℃の温度での減圧気相法により形成し、前
    記非単結晶半導体にチャネル領域を構成せしめることを
    特徴とする半導体装置作製方法。 2、特許請求の範囲第1項において、非単結晶半導体に
    はイオン注入法により選択的にドナーまたはアクセプタ
    を添加して、ソース、ドレインを形成することを特徴と
    する半導体装置作製方法。 3、特許請求の範囲第1項において、基板上に設けられ
    たPまたはN型の逆導電型を示す不純物を有する非単結
    晶半導体に対し前記半導体の形成と同時または形成後水
    素または塩素のようなハロゲン化物が高周波エネルギま
    たはマイクロ波エネルギにより活性化されて前記非単結
    晶半導体中に前記したガスを添加させることを特徴とし
    た半導体装置作製方法。
JP60209747A 1985-09-20 1985-09-20 絶縁ゲート型電界効果トランジスタの製造方法 Granted JPS61116874A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60209747A JPS61116874A (ja) 1985-09-20 1985-09-20 絶縁ゲート型電界効果トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60209747A JPS61116874A (ja) 1985-09-20 1985-09-20 絶縁ゲート型電界効果トランジスタの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12402278A Division JPS5550664A (en) 1978-10-07 1978-10-07 Semiconductor device and method of fabricating the same

Publications (2)

Publication Number Publication Date
JPS61116874A true JPS61116874A (ja) 1986-06-04
JPH0556651B2 JPH0556651B2 (ja) 1993-08-20

Family

ID=16577967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60209747A Granted JPS61116874A (ja) 1985-09-20 1985-09-20 絶縁ゲート型電界効果トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS61116874A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196501A (ja) * 1993-04-02 1994-07-15 Semiconductor Energy Lab Co Ltd 絶縁ゲート型電界効果トランジスタの製造方法
JP2012227521A (ja) * 2011-04-06 2012-11-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5342693A (en) * 1976-09-29 1978-04-18 Rca Corp Semiconductor device including amorphous silicone layer
US4113514A (en) * 1978-01-16 1978-09-12 Rca Corporation Method of passivating a semiconductor device by treatment with atomic hydrogen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5342693A (en) * 1976-09-29 1978-04-18 Rca Corp Semiconductor device including amorphous silicone layer
US4113514A (en) * 1978-01-16 1978-09-12 Rca Corporation Method of passivating a semiconductor device by treatment with atomic hydrogen

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196501A (ja) * 1993-04-02 1994-07-15 Semiconductor Energy Lab Co Ltd 絶縁ゲート型電界効果トランジスタの製造方法
JP2573137B2 (ja) * 1993-04-02 1997-01-22 株式会社 半導体エネルギー研究所 絶縁ゲート型電界効果トランジスタの製造方法
JP2012227521A (ja) * 2011-04-06 2012-11-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US9960278B2 (en) 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JPH0556651B2 (ja) 1993-08-20

Similar Documents

Publication Publication Date Title
JPS6245712B2 (ja)
US4784975A (en) Post-oxidation anneal of silicon dioxide
KR940003380B1 (ko) 게이트 절연형 전계효과 트랜지스터의 제조방법
US6190973B1 (en) Method of fabricating a high quality thin oxide
JPH06151344A (ja) レーザードーピング処理方法および絶縁ゲイト型半導体 装置とその作製方法
JPH0357613B2 (ja)
US6204205B1 (en) Using H2anneal to improve the electrical characteristics of gate oxide
JPH08102448A (ja) 半導体基板の製造方法
Cerofolini et al. A comparison of gettering techniques for very large scale integration
GB1566072A (en) Semiconductor device
JPS61116874A (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JPH09129889A (ja) 半導体装置の製造方法
JPS61116873A (ja) 半導体装置
JPS6263475A (ja) 半導体装置
JP4609026B2 (ja) Soiウェーハの製造方法
JPS62216272A (ja) 半導体装置
JPS62216273A (ja) 半導体装置
JP2010093170A (ja) 半導体装置の製造方法
JPH1041241A (ja) 半導体装置の製造方法
JP2573137B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
Szekeres et al. RF plasma annealing of as-grown defects in the Si/SiO2 system
JPH07109894B2 (ja) 半導体装置作製方法
JPS6146069A (ja) 半導体装置の製造方法
JPH0689904A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP3068277B2 (ja) 半導体膜の形成方法