JPH06196501A - 絶縁ゲート型電界効果トランジスタの製造方法 - Google Patents

絶縁ゲート型電界効果トランジスタの製造方法

Info

Publication number
JPH06196501A
JPH06196501A JP9842093A JP9842093A JPH06196501A JP H06196501 A JPH06196501 A JP H06196501A JP 9842093 A JP9842093 A JP 9842093A JP 9842093 A JP9842093 A JP 9842093A JP H06196501 A JPH06196501 A JP H06196501A
Authority
JP
Japan
Prior art keywords
semiconductor layer
hydrogen
region
crystal semiconductor
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9842093A
Other languages
English (en)
Other versions
JP2573137B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP5098420A priority Critical patent/JP2573137B2/ja
Publication of JPH06196501A publication Critical patent/JPH06196501A/ja
Application granted granted Critical
Publication of JP2573137B2 publication Critical patent/JP2573137B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目 的】 非単結晶半導体層にチャネル形成領域を設
けても再結合中心の密度が小さい絶縁ゲート型電界効果
トランジスタの製造方法。 【構 成】 先ず、絶縁部材上には、水素またはハロゲ
ン化物を含んだ非単結晶半導体層がグロー放電法、スパ
ッター法、減圧気相法の内の一つにより形成される。次
に、当該非単結晶半導体層には、ゲート絶縁膜およびゲ
ート電極を形成すると共に、前記ゲート絶縁膜下の前記
非単結晶半導体層にチャネル形成領域と、当該チャネル
形成領域を挟んでソース領域およびドレイン領域が形成
される。その後、非単結晶半導体層中には、再び水素ま
たはハロゲン化物の雰囲気中での加熱処理により水素ま
たはハロゲン化物を含ませる。また、非単結晶半導体の
形成と同時または形成後、水素またはハロゲン化物を高
周波エネルギーまたはマイクロ波エネルギーにより活性
化させて添加させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、チャネル形成領域が非
単結晶半導体よりなるにもかかわらず、再結合中心の少
ない絶縁ゲート型電界効果トランジスタの製造方法に関
するものである。なお、本明細書において、絶縁ゲート
型電界効果トランジスタを単に「MIS−FET」と記
載する。また、本明細書において、「非単結晶」とは、
多結晶およびアモルファスを意味する。
【0002】
【従来の技術】従来、半導体装置は、単結晶の半導体基
板を基にして、MIS−FETまたはバイポ−ラ型のト
ランジスタを作製していた。さらに、前記MIS−FE
Tまたはバイポーラ型のトランジスタは、必要に応じ
て、キャパシタ、抵抗、ダイオ−ド等と共に同一基板上
に複合化されて集積装置が製造されていた。特に、MI
S−FETにおけるゲート電極下のチャネル形成領域、
またバイポ−ラ型のトランジスタにおけるベ−ス、コレ
クタは、キャリアのライフタイムが微妙に影響を与える
ため、その領域のキャリアである電子またはホ−ルに対
する再結合中心の十分小さい濃度の単結晶半導体が用い
られていた。
【0003】また、チャネル形成領域とドレイン領域と
の間に加える逆方向バイアス電圧に対し、その接合部の
逆方向耐圧におけるソフト・ブレイクダウン(電圧が急
峻に下がらず、緩やかに下がる)、またはリ−ク増大
は、格子欠陥その他の格子不整、不対結合手による再結
合中心がそれらの悪化の主因であった。さらに、単結晶
半導体の代わりに、非単結晶半導体を用いたMIS−F
ETは、Solid State Electronics,1972,Vol.15p.789-7
99において知られている。そして、上記非単結晶半導体
は、低い温度でしかもグロー放電法、スパッター法、減
圧気相法等の簡単な方法によって得られる。
【0004】
【発明が解決しようとする課題】一つの基板上に複数
の、たとえばMIS−FETを設ける場合には、各素子
間を絶縁する必要がある。そして、他のMIS−FET
は、前記絶縁膜上に形成された半導体層に設けられる。
しかし、前記絶縁基板あるいは絶縁膜上にシリコンの半
導体層を形成した場合、絶縁基板または絶縁膜内の不純
物が一部半導体層中に侵入し、その部分が単結晶から非
単結晶に変化してしまう。すなわち、非単結晶半導体
は、水素が添加されて非単結晶の一部をエピタキシャル
構造としても、前記絶縁膜内の不純物が一部半導体層中
に侵入して、非単結晶化されてしまう傾向にあった。そ
こで、この非単結晶部分にMIS−FETのチャネル形
成領域を形成すると、再結合中心の密度が高いため、電
子またはホールは、単結晶内と同様な敏感性が得られな
いという問題を有した。
【0005】これを解決する手段としては、半導体膜を
厚く形成することによって、不純物が侵入しない単結晶
の領域に、たとえばMIS−FETのチャネル形成領域
を形成する。このようにして、単結晶の領域に形成され
たMIS−FETのチャネル形成領域においては、再結
合中心の濃度が低いため、電子またはホールの移動度が
高くなる。しかし、上記のようにすると、半導体層が厚
くなり、半導体材料あるいは作製時間がかかると共に、
集積度を上げることができないという問題を有した。
【0006】本発明は、以上のような課題を解決するた
めのもので、非単結晶半導体層にチャネル形成領域を設
けても再結合中心の密度が小さい絶縁ゲート型電界効果
トランジスタの製造方法を提供することを目的とする。
また、本発明は、絶縁基板上に形成された半導体層の厚
さを薄く、たとえば0.02μmないし2μmと薄くし
て、逆方向のリーク電流を少なくし、かつその目的を十
分成就するため非単結晶半導体層中の不対結合手と結合
し、さらにまたは不対結合手どうしを互いに共有結合せ
しめ、電気的に中和するための絶縁ゲート型電界効果ト
ランジスタの製造方法を提供することを目的とする。さ
らに、本発明は、低い温度において、チャネル形成領域
を形成することができる絶縁ゲート型電界効果トランジ
スタの製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】前記目的を達成するため
に、本発明における絶縁ゲート型電界効果トランジスタ
の製造方法は、絶縁部材(図1および図2の2、1′)
上の半導体層に形成されたソース領域(図1および図2
の5、6、25)およびドレイン領域(図1および図2
の6、6′、24)と、前記ソース領域(5、6、2
5)およびドレイン領域(6、6′、24)との間に形
成されたチャネル形成領域(図1および図2の4、2
9)と、当該チャネル形成領域(4、29)上にゲート
絶縁膜(図1および図2の12、12′、22)を介し
て形成されたゲート電極(図1および図2の11、1
1′、21)とからなり、前記絶縁部材(10、40)
上に水素またはハロゲン化物を含んだ非単結晶半導体層
を、グロー放電法、スパッター法、減圧気相法の内の一
つにより形成する工程と、当該非単結晶半導体層に、ゲ
ート絶縁膜(12、12′、22)およびゲート電極
(11、11′、21)を形成すると共に、前記ゲート
絶縁膜(12、12′、22)下の前記非単結晶半導体
層にチャネル形成領域(4、29)と、ソース領域
(5、6、25)およびドレイン領域(6、6′、2
4)とを形成する工程と、該工程の後、前記非単結晶半
導体層中に再び水素またはハロゲン化物の雰囲気中での
加熱処理により、水素またはハロゲン化物を含ませる工
程とから構成される。
【0008】本発明における絶縁ゲート型電界効果トラ
ンジスタの製造方法は、基板上に設けられたP型または
N型の逆導電型を示す不純物を有する非単結晶半導体層
に対し、前記非単結晶半導体の形成と同時または形成
後、水素またはハロゲン化物を高周波エネルギーまたは
マイクロ波エネルギーにより活性化させて前記非単結晶
半導体層中に添加させることを特徴とする。
【0009】
【作 用】本発明は、MIS−FETのゲート絶縁物
下のチャネル形成領域が、たとえば0.02μmないし
2μmの厚さを有する極めて薄い厚さの非単結晶半導体
層よりなり、かつこの非単結晶半導体層中に、水素元
素、およびハロゲン化物の内の少なくとも一つが加熱処
理によって封じ込められている。その結果、上記0.0
2μmないし2μmの厚さに形成された非単結晶半導体
は、存在し得る不対結合手等による再結合中心を水素元
素、ハロゲン化物により、中和かつ消滅せしめるように
しているため、ドレイン領域とチャネル形成領域での接
合部で逆方向に印加された時のリーク電流を少なくする
こともできる。
【0010】しかし、上記チャネル形成領域は、絶縁物
と接合しているため、絶縁物から不純物の一部が非単結
晶半導体層に侵入し、エピタキシャル構造とならない。
そこで、非単結晶半導体層に形成されたチャネル形成領
域には、再び水素またはハロゲン化物の一つを水素また
はハロゲン化物の雰囲気中での加熱処理により封じ込ま
せている。このようにして、絶縁物によって、非単結晶
化されたチャネル形成領域を再びエピタキシャル構造に
する。したがって、上記チャネル形成領域では、再結合
中心を少なくしたため、たとえばチャネル形成領域にお
ける電子またはホ−ルの移動度がこれまで知られている
単結晶の場合に等しいか、または概略等しい高速動作を
行うMIS−FETが形成される。
【0011】本発明における絶縁ゲート型電界効果トラ
ンジスタの製造方法は、基板上にP型またはN型の逆導
電型を示す不純物を有する非単結晶半導体層が形成され
る。また、前記非単結晶半導体中には、当該非単結晶半
導体層を形成すると同時または形成後に、水素または塩
素のようなハロゲン化物が高周波エネルギーまたはマイ
クロ波エネルギーにより活性化させることによって添加
される。
【0012】
【実 施 例】以下、本発明の一実施例を説明する。図
1(A) はMIS−FETの縦断面図である。図1におい
て、単結晶基板からなるシリコン半導体基板(1) 上に
は、たとえば0.02μm ないし2μm の厚さの酸化珪
素または窒化珪素の薄膜(2) が形成されている。すなわ
ち、前記単結晶基板に形成されたシリコン半導体基板
(1) の表面には、150 kevないし300 kevで加速された
酸素イオンまたは窒素イオンが打ち込まれることにより
酸化珪素または窒化珪素の薄膜(2) が得られる。この半
導体基板(1) の表面に形成された酸化珪素または窒化珪
素の薄膜(2) は、真空状態または水素雰囲気で900 ℃な
いし1100℃に加熱され、10分間ないし30分間アニールさ
れる。
【0013】さらに、前記酸化珪素または窒化珪素の薄
膜(2) の上面には、たとえば減圧気相法によりシリコン
膜が形成される。このシリコン膜は、シラン(SiH4)、ジ
クロ−ルシラン(SiH2Cl2) 、その他の珪化物を反応性気
体として、0.1 torrないし10torr(mmHg)の圧力状態の基
に、500 ℃ないし900 ℃の温度で行ういわゆる減圧気相
法によって形成される。また、前記酸化珪素または窒化
珪素の薄膜(2) の上面には、シリコン膜が、室温ないし
500度Cの温度でのグロー放電法により、あるいは5
00度Cないし900度Cの温度でのスパッター法によ
り形成される。
【0014】このようにして酸化珪素または窒化珪素の
薄膜(2) の上面には、たとえば0.02μmないし2μ
m の厚さのシリコン半導体膜が形成される。かくして、
シリコン半導体中に水素または塩素が添加された半導体
膜が形成される。このシリコン半導体膜面は、酸化珪素
または窒化珪素の薄膜(2) が純粋のSiO2またはSi3N4
あっては、多結晶であったが、たとえばイオン注入法に
よって打ち込んだ酸素または窒素の量が1018cm-3
いし1021cm-3である場合、非単結晶を一部に含むエ
ピタキシャル構造であった。フィ−ルド絶縁物(3) は、
シリコン半導体基板(1) の上面に、1μmないし2μm
の厚さに形成される。フィールド絶縁物(3) の形成は、
本出願人が提案した特公昭52-20312号公報、あるいは特
公昭50-37500号公報に記載された方法に基づいて実施さ
れた。フィールド絶縁物(3) の形成後、ゲート絶縁膜(1
2)は、100 Åないし1000Åの厚さに形成される。
【0015】また、必要に応じてソース領域(5) および
ドレイン領域(6) には、シリコン半導体のコンタクト
(7) が形成される。ゲート絶縁膜(12)の上には、セル
フアライン方式によりゲート電極(11)が形成される。ゲ
ート電極(11)は、たとえば減圧CVD 法により不純物を高
濃度に添加した半導体膜とする。上記のようにして構成
されるMIS−FETを覆う、たとえば酸化珪素膜から
なるオ−バ−コ−ト(10)は、0.5 μmないし2μm の厚
さに形成される。この時オーバーコート (10) の上面
は、平坦面とするために、酸化珪素の代わりにポリイミ
ド系有機樹脂等を用いてもよい。オーバーコート (10)
の膜には、穴(8) が開けられ、この穴(8) を介して、た
とえばアルミニュ−ム電極のリ−ド(8′) が形成され
る。
【0016】チャネル形成領域(4) がP型であって、か
つ不純物濃度が1014cm-3ないし1017cm-3の低濃度で
ある場合、ソ−ス領域(5) およびドレイン領域(6) は、
1018cm-3ないし1021cm-3のN +型の不純物、たとえ
ばリン、砒素により形成された。ゲート電極(11)は、
モリブデン、タングステン等の金属膜によって形成する
ことができる。また、ゲート電極(11)は、半導体膜に10
19cm-3以上の濃度でリン等を混入して、低抵抗の半導
体リ−ドとしてもよい。電子またはホ−ルのキャリア
は、単結晶では一般に構造敏感性をもつことが知られて
いた。
【0017】しかし、本出願人は、かかる構造敏感性が
結晶構造に起因するのではなく、その中に存在する再結
合中心の反応に起因するものであることを発見した。そ
こで、この敏感性を与える再結合中心を中和消滅させる
ために、本実施例では、チャネル形成領域(4) に、再び
たとえば水素またはハロゲン化物を0.1 モルパ−セント
(原子%)、特に5モルパ−セントないし20モルパ−セ
ント封じ込めた。上記水素またはハロゲン化物のチャネ
ル形成領域(4) への封じ込めは、図1(A) の構造が出来
上がった後に行った。たとえば、水素が封じ込められた
チャネル形成領域(4) は、キャリアのライフタイムが10
3 倍ないし105 倍になった。C-V ダイオ−ドによって
も、表面準位密度は、Qss≒1010cm-2となり、ほぼ理論
通りのゲート容量対ゲート電圧特性を示していた。
【0018】水素元素、あるいは塩素を含むハロゲン化
物をチャネル形成領域(4) に封じ込める際の化学的励起
は、以下の方法に従った。すなわち、横型の直径5cm
ないし20cm、特に15cm( 長さ2m) の石英管の外周
には、冷却水を通す銅管がスパイラル状に巻回され、こ
の銅管に高周波電流を流すことにより高周波誘導炉が構
成される。当該高周波誘導炉に使用される周波数は、1
MHz ないし20MHz とした。さらに、この高周波誘導炉の
外側には、抵抗発熱体が高周波誘導炉の電磁波に対して
直角になるように配置された。高周波誘導炉は、30kwな
いし100KW のものを用いた。上記石英管からなる反応管
の中には、図1(A) に示す半導体装置が形成された基
板、たとえばシリコン基板が5枚ないし50枚ボ−トに林
立させる形で装填された。
【0019】さらに、前記反応管の内部は、10-3mmHgの
圧力まで減圧された。反応管には、水素が導入された
後、その内部の圧力を常圧付近にまで戻した。さらに、
今一度反応管内部の圧力は、10-2mmHgないし10-3mmHgに
まで真空にし、その後10-1mmHgないし10mmHgとした。反
応系は、たえず一方より水素、ハロゲン化物を導入し、
他方よりロ−タリ−ポンプ等により真空引きを連続的に
行った。チャネル形成領域(4) における水素元素、ある
いはハロゲン化物の封じ込めは、抵抗加熱炉により半導
体装置が形成された基板を300 ℃ないし500 ℃に加熱し
た状態で、前記高周波誘導炉を電圧励起させた。さら
に、温度が300 ℃以上であると水素原子、ハロゲンの原
子は、上記チャネル形成領域(4) へ自由に侵入する侵入
型原子( インタ−ステイシァル アトム)のためチャネ
ル形成領域(4) 内を自由に動きまわることができる。こ
のため、水素元素、およびハロゲン化物は、チャネル形
成領域(4) 中に十分な平衡状態の濃度にまで封じ込めら
れた。
【0020】この後、前記高周波誘導炉の温度は、室温
にまで下げられた。半導体装置にアルミニュ−ム等の比
較的低い温度で合金化または溶融する材料がある場合の
加熱温度は、500 ℃が上限であった。しかし、半導体装
置のチャネル形成領域(4) に入った水素元素、塩素元素
等は、300 ℃ないし500 ℃の温度で半導体中の原子との
結合がはずれ水素またはハロゲン化物として外に遊離さ
れ易い。このため、高温における誘導キュ−リングは、
温度を室温にまで下げた後も、誘導キュ−リングのため
の電気エネルギーを加え続ける必要がある。さらに、反
応容器内の圧力は、グロ−放電その他の高周波誘導励起
または誘導キュ−リングが可能な範囲で高い方が好まし
い。そのため、本実施例の効果は、反応容器内の圧力が
10-6mmHgないし10-5mmHgでも、その効果が観察された。
しかし、水素元素等の封じ込め量を0.1 モル%またはそ
れ以上とするためは、反応容器内の圧力は、0.01mmHg以
上特100mmHg 必要であった。
【0021】この周波数は、マイクロ波であってもよ
い。特に、上記周波数が50MHz ないし1000MHz であった
場合は、反応容器内の圧力が常圧であっても、その効果
は著しくあり、好ましかった。その場合、反応容器は、
導波管とすると好ましい。TEMモ−ドを作る時、導波管
の大きさは、必然的に決められてしまうため、電子レン
ジのようにマイクロ波をキュ−リング用オ−ブン内に輻
射して実施すると好ましい。誘導キュ−リングを行って
いる際、反応容器の圧力を昇圧または降圧してもよい。
高温では、外気と半導体中の気相−固相での平衡状態が
大きく、半導体中に多量に添加材を添加できる。このた
め高温にした状態で誘導キュ−リングをしつつ急冷する
ことは、徐冷に比べて効果が大きかった。
【0022】本発明方法を図1のような半導体装置に実
施したが、かかる励起ガスの封じ込め量の検定は、半導
体にかかる気体を混入し、その基板を真空中で加熱し、
かかる気体を放出させてその量を定量化するいわゆるガ
スクロマトグラフ、またはオ−ジエの分光法により定量
化した。その場合、励起ガスは、0.1 モル%特に1モル
%ないし20モル%封じ込められていることが判明した。
もちろん、励起ガスは、20モル%以上30モル%ないし20
0 モル%を加えることがさらに好ましい。しかし、上記
の場合は、一般に、飽和傾向が見られた。
【0023】以下、本発明の実施例においても、これま
で記載したと同様の方法によって誘導キュ−リングを行
った。図1(B) を参照しつつ本発明の他の実施例を説明
する。アルミナ、サファイア、スピネル等の絶縁基板
(1′) 上には、半導体膜が、たとえば0.02μmないし2
μmの厚さで形成される。また、上記半導体膜には、不
純物を導入したチャネル形成領域(4) 、ソ−ス領域(5)
、ドレイン領域(6) が形成され、上記領域以外にフィ
ールド絶縁物(3) が形成されている。上記半導体膜上に
は、半導体ダイレクトコンタクト(7) 、セルフアライン
ゲート電極(11)、ゲート絶縁膜(12)が形成された後、減
圧CVD 法によって酸化シリコン膜がオーバーコート(10)
として形成されている。
【0024】このような構成の半導体装置において、絶
縁基板(1′) のアルミナ成分と半導体とが接合する部分
は、非単結晶状態を呈した不完全層(9) となる。したが
って、上記不完全層(9) は、再結合中心の濃度が高く、
チャネル形成領域(4) として適さない状態である。しか
し、本実施例のようにチャネル形成領域(4) の厚さを、
たとえば0.01μmないし0.5 μm にしても、半導体装置
を完成またはほとんど完成させた後、前述の水素元素、
あるいはハロゲン元素を導入する励起処理を行うなら
ば、前記不完全層(9) は、再結合中心の密度を1/100 な
いし1/10000 に減少できた。この程度の不完全層(9)
は、特性的に、単結晶と同様の良好なものとして、取り
扱うことができる。前記励起処理を行った後のチャネル
形成領域(4) は、ゲート絶縁膜(12) との間に存在する
界面準位、またはゲート絶縁膜(12) 中に存在する不対
結合手を中和する効果が著しくあり、MIS−FETと
してきわめて好ましい。
【0025】図2(A) は本発明の他の実施例を示す縦断
面図である。図2(A) において、第1のMIS−FET
の上側または上方面には、第2のMIS−FETが設け
られているため、これまでより2倍ないし4倍の高密度
の集積回路(LSI、VLSI) となる。以下、図2(A) にした
がって他の実施例を説明する。図2(A) において、半導
体基板(1) 上には、酸化珪素のような絶縁膜(2) が0.1
μmないし2μmの厚さに形成されている。この場合、
前記半導体基板(1) は、半導体である必要は必ずしもな
い。前記絶縁膜(2) の上面には、減圧CVD 法を用いて半
導体シリコン膜が、たとえば0.02μmないし2μmの厚
さに形成されている。前記半導体シリコン膜は、P型で
その不純物濃度を1014cm-3ないし1017cm-3とした。
【0026】また、この半導体シリコン膜は、窒化珪
素、酸化珪素の二重膜をマスクとした選択酸化法により
フィ−ルド絶縁物(3) が半導体シリコン膜に埋設される
ように形成された。この際、前記フィ−ルド絶縁物(3)
と半導体シリコン膜とは、概略同一平面になるようにフ
ィ−ルド絶縁物(3) をエッチングしてもよく、また珪化
前に半導体シリコン膜の一部を除去しておいてもよい。
さらに、フィールド絶縁物(3) およびチャネル形成領域
(4) 、ソース領域(5)、ドレイン領域(6) 、の上には、
ゲート絶縁膜(12)およびゲート絶縁膜(12 ′)が100 Å
ないし1000Åの厚さで形成された。これらのゲート絶縁
膜(12) 、(12′) は、半導体シリコン膜の酸化による
熱酸化膜であっても、また酸化物とリンガラス、アルミ
ナ、窒化珪素との二重構造であっても、またこのゲート
絶縁物中にクラスタまたは膜を半導体または金属で形成
する不揮発性メモリとしてもよい。
【0027】ゲート絶縁膜(12) 、(12′) の形成後、
その上面には、第2の半導体シリコン膜が、たとえば0.
02μmないし2μmの厚さに形成された。そして、上記
第2の半導体シリコン膜には、第1のMIS−FETの
ゲート電極(11)と、第2のMIS−FETのソ−ス領域
(25) と、第2のMIS−FETのドレイン領域(24)
と、第2のMIS−FETのチャネル形成領域(29)とが
選択的に形成される。第1のMIS−FETのゲート電
極(11)をマスクとして、第1のMIS−FETのソ−ス
領域(5) 、ドレイン領域(6) とは、イオン注入法により
形成された。また、これらの領域は、イオン注入法の代
わりに熱拡散法を用いて形成することもできる。
【0028】なお、第1のMIS−FETのゲート電極
(11)は、図示されていないフィ−ルド絶縁物(3) 上を経
て第2のMIS−FETのソ−ス領域(25)に連結されて
いる。第2のMIS−FETは、第3の半導体層を形成
した後、ゲート電極(21)とその下のゲート絶縁膜(22)と
をマスクとして、イオン注入法または熱拡散法を利用し
てソ−ス領域(25)、ドレイン領域(24)が形成される。図
2(A) に示す第2のMIS−FETは、第1のMIS−
FETの斜め上方に設けられたものであるが、これらの
配置、大きさおよびそれぞれの配線等を自由に設計する
ことができる。さらに、図2(B) に示すように、抵抗、
キャパシタを同時に同一基板に作り、また保護ダイオ−
ド等を作ってもよい。
【0029】図2(B) において、単結晶半導体基板(1)
は、選択酸化によりフィ−ルド絶縁物(3) が0.5 μmな
いし2μmの厚さに形成されている。さらに、上記半導
体基板(1) には、ゲート電極(11)、(11') が設けられて
いる。そして、このゲート電極 (11) 、(11') をマスク
として、ソ−ス領域(5) 、ドレイン領域(6) に1019cm
-3ないし1021cm-3の濃度のボロンまたはリンを混入さ
せてPチャネルまたはNチャネルMIS−FETが形成
される。ドレイン領域(6) は、第1のMIS−FETの
ドレイン領域であり、第2のMIS−FETのソ−ス領
域として作用させている。さらに、これらのゲート電極
(11) 、(11') の上面には、絶縁膜からなるオ−バ−コ
−ト(10)が0.5 μmないし2μmの厚さで形成される。
オーバーコート(10)は、平坦に形成され、この上側に第
3のMIS−FETが形成される。すなわち、オーバー
コート(10)の上面には、非単結晶半導体が、たとえば0.
0 2 μmないし2 μmの厚さで形成される。この非単結
晶半導体の不純物濃度は、1014cm-3ないし1017cm-3
でP- 型とし、チャネル形成領域(29)が動作状態で十分
チャネル形成領域として働くことを条件とする。
【0030】さらに、フォトマスクにより非単結晶半導
体にN- 型不純物を導入し、第3のMIS−FETのソ
ース領域兼の抵抗(37)が形成される。そして、このソー
ス領域兼の抵抗(37)には、リ−ド(38)が接続される。ド
レイン領域(24)は、キャパシタの下側電極(34)に連結さ
れている。そして、これらの領域の上面には、第3のM
IS−FETのゲート絶縁膜(35) が形成され、このゲ
ート絶縁膜(35)がキャパシタの誘電体となる。さらに、
このゲート絶縁膜(35)の上面には、ゲート電極(21)およ
びキャパシタの上側電極(36)が形成される。本実施例に
おける各電極等は、シリコンが用いられたが、アルミニ
ュ−ムでも良い。第3のMIS−FETの基板側の電極
は、基板にバイヤスが印加されるように第1のMIS−
FETのゲート電極(11)に連結されている。ゲート電極
(11)は、実質的に二つのMIS−FETのチャネル状態
を制御できるようにしてある。もちろんこのチャネル形
成領域(29)とゲート電極(11)との間にゲート絶縁物が形
成されるならば、第3のMIS−FETは、下側と上側
にゲート電極を有するダブルゲートMIS−FETとな
る。もちろん上側のゲート電極を除去してもよい。
【0031】すなわち、一つのゲートで二つのMIS−
FETを制御したり、また二つのゲートで一つのMIS
−FETを制御したりすることができる。加えて、同一
基板にリ−ドのみでなく、MIS−FETのようなアク
ティブエレメントまたは抵抗、キャパシタ、さらにダイ
オ−ドを設けることができる。加えて、これら複数のエ
レメントを集積化するならば、図1(A) 、(B) に示した
ー層のみのエレメントの形成に対し、その2倍ないし10
倍の密度とすることが可能である。図2(A) 、(B) に示
す実施例は、図1(A) 、(B) 図示実施例と同様に、半導
体装置が完成、または大部分完成した後に誘導キューリ
ングを行う。 このように誘導キューリングによって、
水素元素、不活性元素、あるいはハロゲン元素を含む非
単結晶半導体は、その再結合中心が除去されるだけでな
く、非単結晶半導体層と絶縁物、または半導体層と絶縁
物との界面に存在する界面準位を、不活性気体で相殺
し、水素元素により中和できる。
【0032】以上の説明において、これら図1(A) 、
(B) 、図2(A) 、(B) の半導体装置がキュアされた後、
窒化珪素をプラズマ法でオ−バ−コ−ト(40)が形成され
る。窒化珪素は、水素元素、不活性元素、あるいはハロ
ゲン元素等の原子に対してもマスク作用を有するため、
一度半導体装置内に封じ込められた水素元素、不活性元
素、あるいはハロゲン元素等を封じて外に出さないよう
にする効果がある。そのため、前記窒化珪素のオーバー
コート(40)は、外部からのナトリウム等の汚染防止以外
に、信頼性を向上させる。加えて、半導体装置は、単に
MIS−FETに限定されることなく、それらを集積化
したIC、LSI であっても同様であり、すべての半導体装
置に対して有効である。
【0033】
【発明の効果】本発明によれば、絶縁基板あるいは各素
子間を絶縁する絶縁膜上に形成されたMIS−FETの
チャネル形成領域が非単結晶であっても、再度水素また
はハロゲン化物を水素またはハロゲン化物の雰囲気中で
の加熱処理により水素またはハロゲンを封じ込めるた
め、再結合中心の密度を低くすることができる。すなわ
ち、再度水素またはハロゲン化物を封じ込められた半導
体層は、その厚さを薄くしても、絶縁部材から侵入する
不純物により非単結晶化されずに、チャネル形成領域に
おける電子またはホールが単結晶内と同様に敏感であ
る。本発明によれば、MIS−FETのチャネル形成領
域の厚さを薄くしても、水素元素、およびハロゲン化物
を過剰に添加して封じ込めたので、再結合中心の濃度を
低くできるため、電子またはホールの移動度がトランジ
スタを同一基板に複数個形成し、高集積度を上げること
ができる。
【0034】本発明によれば、逆導電型を示す不純物を
有する非単結晶半導体に対し、当該非単結晶半導体の形
成と同時または形成後に水素またはハロゲン化物を高周
波エネルギーまたはマイクロ波エネルギーにより活性化
して非単結晶半導体層中に封じ込めたので、再結合中心
の濃度が低く、電子またはホールの移動度が高いMIS
−FETのチャネル形成領域を形成できる。
【図面の簡単な説明】
【図1】(A) 、(B) は本発明の一実施例を示す縦断面図
である。
【図2】(A) 、(B) は本発明の他の実施例を示す縦断面
図である。
【符号の説明】
1・・・半導体基板 1′・・・絶縁基板 2・・・薄膜 3・・・フィールド絶縁物 4・・・チャネル形成領域 5・・・ソース領域 6・・・ドレイン領域 7・・・コンタクト 8・・・穴 8′・・・リード 9・・・不完全層 10・・・オーバーコート 11・・・ゲート電極 12・・・ゲート絶縁膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 絶縁部材上のシリコン半導体層に形成さ
    れたソース領域およびドレイン領域と、 前記ソース領域およびドレイン領域との間に形成された
    チャネル形成領域と、 当該チャネル形成領域上にゲート絶縁膜を介して形成さ
    れたゲート電極と、 から構成される絶縁ゲート型電界効果トランジスタの製
    造方法において、 前記絶縁部材上に水素またはハロゲン化物を含んだ非単
    結晶半導体層を、グロー放電法、スパッター法、減圧気
    相法の内の一つにより形成する工程と、 当該非単結晶半導体層に、ゲート絶縁膜およびゲート電
    極を形成すると共に、前記ゲート絶縁膜下の前記非単結
    晶半導体層にチャネル形成領域と、ソース領域およびド
    レイン領域とを形成する工程と、 前記工程の後、非単結晶半導体層中に再び水素またはハ
    ロゲン化物の雰囲気中での加熱処理により水素またはハ
    ロゲン化物を含ませる工程と、 からなることを特徴とする絶縁ゲート型電界効果トラン
    ジスタの製造方法。
  2. 【請求項2】 基板上に設けられたP型またはN型の逆
    導電型を示す不純物を有する非単結晶半導体層に対し、
    前記非単結晶半導体の形成と同時または形成後、水素ま
    たはハロゲン化物を高周波エネルギーまたはマイクロ波
    エネルギーにより活性化させて前記非単結晶半導体層中
    に添加させることを特徴とする請求項1記載の絶縁ゲー
    ト型電界効果トランジスタの製造方法。
JP5098420A 1993-04-02 1993-04-02 絶縁ゲート型電界効果トランジスタの製造方法 Expired - Lifetime JP2573137B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5098420A JP2573137B2 (ja) 1993-04-02 1993-04-02 絶縁ゲート型電界効果トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5098420A JP2573137B2 (ja) 1993-04-02 1993-04-02 絶縁ゲート型電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH06196501A true JPH06196501A (ja) 1994-07-15
JP2573137B2 JP2573137B2 (ja) 1997-01-22

Family

ID=14219335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5098420A Expired - Lifetime JP2573137B2 (ja) 1993-04-02 1993-04-02 絶縁ゲート型電界効果トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP2573137B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765265B2 (en) * 2000-01-07 2004-07-20 Seiko Epson Corporation System and method for manufacturing a thin film transistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61116874A (ja) * 1985-09-20 1986-06-04 Shunpei Yamazaki 絶縁ゲート型電界効果トランジスタの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61116874A (ja) * 1985-09-20 1986-06-04 Shunpei Yamazaki 絶縁ゲート型電界効果トランジスタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765265B2 (en) * 2000-01-07 2004-07-20 Seiko Epson Corporation System and method for manufacturing a thin film transistor

Also Published As

Publication number Publication date
JP2573137B2 (ja) 1997-01-22

Similar Documents

Publication Publication Date Title
JP3220645B2 (ja) 半導体装置の製造方法
JPS6245712B2 (ja)
US6410938B1 (en) Semiconductor-on-insulator device with nitrided buried oxide and method of fabricating
US4140548A (en) MOS Semiconductor process utilizing a two-layer oxide forming technique
TWI539494B (zh) 半導體裝置之製造方法
US5015593A (en) Method of manufacturing semiconductor device
JPH0357613B2 (ja)
KR20040025376A (ko) 초미세 에스오아이 모스 전계효과 트랜지스터 및 그의제조방법
US5773340A (en) Method of manufacturing a BIMIS
JPH11274489A (ja) 電界効果トランジスタ及びその製造方法
KR960000177B1 (ko) 반도체 장치 및 그 제조방법
JP2978746B2 (ja) 半導体装置の製造方法
JP2573137B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JP3889816B2 (ja) 薄膜トランジスタ及びその製造方法
JPH0556651B2 (ja)
JP2540724B2 (ja) 半導体装置の作製方法
JPS6263475A (ja) 半導体装置
US11637173B2 (en) Structure including polycrystalline resistor with dopant-including polycrystalline region thereunder
JPH0689904A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JPH0644573B2 (ja) 珪素半導体装置作製方法
JPH06342910A (ja) 薄膜半導体装置
JPH06283550A (ja) 半導体装置作製方法
JPS62216273A (ja) 半導体装置
JPH06342907A (ja) 半導体装置
JPH06204456A (ja) 半導体装置