JPH0556651B2

JPH0556651B2 -

Info

Publication number: JPH0556651B2
Application number: JP60209747A
Authority: JP
Inventors: Shunpei Yamazaki
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1985-09-20
Filing date: 1985-09-20
Publication date: 1993-08-20
Also published as: JPS61116874A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、チヤネル領域が非単結晶半導体より
なるにもかかわらず、再結合中心の少ない絶縁ゲ
ート型電界効果トランジスタの製造方法に関する
ものである。

なお、本明細書において、絶縁ゲート型電界効
果トランジスタを単に「MIS−FET」と記載す
る。また、本明細書において、「非単結晶」とは、
多結晶およびアモルフアスを意味する。

〔従来の技術〕

従来、半導体装置は、単結晶の半導体基板を基
にして、MIS−FETまたはバイポーラ型のトラ
ンジスタを作製していた。さらに、前記MIS−
FETまたはバイポーラ型のトランジスタは、必
要に応じて、キヤパシタ、抵抗、ダイオード等と
共に同一基板上に複合化されて集積装置が製造さ
れていた。

特に、MIS−FETにおけるゲート電極下のチ
ヤネル領域、またバイポーラ型のトランジスタに
おけるベース、コレクタは、キヤリアのライフタ
イムが微妙に影響を与えるため、その領域のキヤ
リアである電子またはホールに対する再結合中心
の十分小さい濃度の単結晶半導体が用いられてい
た。

また、チヤネル領域とドレイン領域との間に加
える逆方向バイアス電圧に対し、その接合部の逆
方向耐圧におけるソフト・ブレイクダウン（電圧
が急峻に下がらず、緩やかに下がる）、またはリ
ーク増大は、格子欠陥その他の格子不整、不対結
合手による再結合中心がそれらの悪化の主因であ
つた。

さらに、単結晶半導体の代わりに、非単結晶半
導体を用いたMIS−FETは、Solid State
Electronics，1972，Vol.15p.789−799において知
られている。そして、上記非単結晶半導体は、低
い温度でしかもグロー放電法、スパツター法、減
圧気相法等の簡単な方法によつて得られる。

〔発明が解決しようとする課題〕

一つの基板上に複数の、たとえばMIS−FET
を設ける場合には、各素子間を絶縁する必要があ
る。そして、他のMIS−FETは、前記絶縁膜上
に形成された半導体層に設けられる。

しかし、前記絶縁基板あるいは絶縁膜上にシリ
コンの半導体層を形成した場合、絶縁基板または
絶縁膜内の不純物が一部半導体層中に侵入し、そ
の部分が単結晶から非単結晶に変化してしまう。

すなわち、非単結晶半導体は、水素が添加され
て非単結晶の一部をエピタキシヤル構造として
も、前記絶縁膜内の不純物が一部半導体層中に侵
入して、非単結晶化されてしまう傾向にあつた。

そこで、この非単結晶部分にMIS−FETのチ
ヤネル領域を形成すると、再結合中心の密度が高
いため、電子またはホールは、単結晶内と同様な
敏感性が得られないとう問題を有した。

これを解決する手段としては、半導体膜を厚く
形成することによつて、不純物が侵入しない単結
晶の領域に、たとえばMIS−FETのチヤネル領
域を形成する。

このようにして、単結晶の領域に形成された
MIS−FETのチヤネル領域においては、再結合
中心の濃度が低いため、電子またはホールの移動
度が高くなる。

しかし、上記のようにすると、半導体層が厚く
なり、半導体材料あるいは作製時間がかかると共
に、集積度を上げることができないという問題を
有した。

本発明は、以上のような課題を解決するための
もので、非単結晶半導体層にチヤネル領域を設け
ても再結合中心の密度が小さい絶縁ゲート型電界
効果トランジスタの製造方法を提供することを目
的とする。

また、本発明は、絶縁基板上に形成された半導
体層の厚さを薄く、たとえば0.02ないし2μmと薄
くして、逆方向のリーク電流を少なくし、かつそ
の目的を十分成就するため非単結晶半導体層中の
不対結合手と結合し、さらにまたは不対結合手ど
うしを互いに共有結合せしめ、電気的に中和する
ための絶縁ゲート型電界効果トランジスタの製造
方法を提供することを目的とする。

さらに、本発明は、低い温度において、チヤネ
ル領域を形成することができる絶縁ゲート型電界
効果トランジスタの製造方法を提供することを目
的とする。

〔課題を解決するための手段〕

前記目的を達成するために、本発明における絶
縁ゲート型電界効果トランジスタの製造方法は、
絶縁部材（第１図および第２図の２，１′）上の
半導体層に形成されたソース領域（第１図および
第２図の５，６，２５）およびドレイン領域（第
１図および第２図の６，６′，２４と、前記ソー
ス領域５，６，２５およびドレイン領域６，６′，
２４との間に形成されたチヤネル領域（第１図お
よび第２図の４，２９）と、当該チヤネル領域
４，２９上にゲート絶縁膜（第１図および第２図
の１２，１２′，２２）を介して形成されたゲー
ト電極（第１図および第２図の１１，１１′，２
１）と、前記各領域およびゲート電極１１，１
１′，２１のリード部を残して被覆する絶縁部材
（第１図および第２図の１０，４０）とから構成
され、前記絶縁部材１０，４０上に水素またはハ
ロゲン化物を含んだ非単結晶半導体層を、グロー
放電法、スパツター法、減圧気相法の内の一つに
より形成する工程と、当該非単結晶半導体層に、
ゲート絶縁膜１２，１２′，２２およびゲート電
極１１，１１′，２１を形成すると共に、前記ゲ
ート絶縁膜１２，１２′，２２下の前記非単結晶
半導体層にチヤネル領域４，２９と、ソース領域
５，６，２５およびドレイン領域６，６′，２４
とを形成する工程と、前記非単結晶半導体層中に
水素またはハロゲン化物を高周波エネルギーまた
はマイクロ波エネルギーにより活性化させて封じ
込める工程とから構成される。

また、本発明における絶縁ゲート型電界効果ト
ランジスタの製造方法は、非単結晶半導体層に、
イオン注入法により選択的にドナーまたはアクセ
プタを添加して、ソース、ドレインを形成したこ
とを特徴とする。

〔作用〕

本発明は、MIS−FETのゲート絶縁物下のチ
ヤネル領域が、たとえば0.02ないし2μmの厚さを
有する極めて薄い厚さの非単結晶半導体層よりな
り、かつこの非単結晶半導体層中に、水素元素、
およびハロゲン化物の内の少なくとも一つが含ん
でいる。

その結果、上記0.02ないし2μmの厚さに形成さ
れた非単結晶半導体は、存在し得る不対結合手等
による再結合中心を水素元素、ハロゲン化物によ
り、中和かつ消滅せしめるようにしているため、
ドレイン領域とチヤネル領域での接合部で逆方向
に印加された時のリーク電流を少なくすることも
できる。

しかし、上記チヤネル領域は、絶縁物と接合し
ているため、絶縁物から不純物の一部が非単結晶
半導体層に侵入し、エピタキシヤル構造とならな
い。そこで、非単結晶半導体層に形成されたチヤ
ネル領域には、水素またはハロゲン化物を高周波
エネルギーまたはマイクロ波エネルギーにより活
性化させて封じ込めるようにした。

このようにして、絶縁物によつて、非単結晶化
されたチヤネル領域を再びエピタキシヤル構造に
する。したがつて、上記チヤネル領域では、再結
合中心を少なくしたため、たとえばチヤネル領域
における電子またはホールの移動度がこれまで知
られている単結晶の場合に等しいか、または概略
等しい高速動作を行うMIS−FETが形成される。

〔実施例〕

以下、本発明の一実施例を説明する。第１図Ａ
はMIS−FETの縦断面図である。

第１図において、単結晶基板からなるシリコン
半導体基板１上には、たとえば0.02ないし2μmの
厚さの酸化珪素または窒化珪素の薄膜２が形成さ
れている。すなわち、前記単結晶基板に形成され
た半導体基板１の表面には、150〜300KeVで加
速された酸素イオンまたは窒素イオンが打ち込ま
れることにより酸化珪素または窒化珪素の薄膜２
が得られる。この半導体基板１の表面に形成され
た酸化珪素または窒化珪素の薄膜２は、真空状態
または水素雰囲気で900〜1100℃に加熱され、10
〜30分間アニールされる。

さらに、前記酸化珪素または窒化珪素の薄膜２
の上面には、たとえば減圧気相法によりシリコン
膜が形成される。このシリコン膜は、シラン
（SiH₄）、ジクロールシラン（SiH₂Cl₂）、その他
の珪化物を反応性気体として、0.1〜10torr（mm
Hg）の圧力状態の基に、500〜900℃の温度で行
ういわゆる減圧気相法によつて形成される。

また、前記酸化珪素または窒化珪素の薄膜２の
上面には、シリコン膜が、室温〜500度Ｃの温度
でのグロー放電法により、あるいは500度Ｃ〜900
度Ｃの温度でのスパツター法により形成される。

このようにして酸化珪素または窒化珪素の薄膜
２の上面には、たとえば0.02ないし2μmの厚さの
シリコン半導体膜が形成される。かくして、シリ
コン半導体中に水素または塩素が添加された半導
体膜が形成される。このシリコン半導体膜面は、
酸化珪素または窒化珪素の薄膜２が純粋のSiO₂
またはSi₃N₄にあつては、多結晶であつたが、た
とえばイオン注入法によつて打ち込んだ酸素また
は窒素の量が10¹⁸〜10²¹cm^-3である場合、非単結
晶を一部に含むエピタキシヤル構造であつた。

フイールド絶縁物３は、シリコン半導体基板１
の上面に、１〜2μmの厚さに形成される。

フイールド絶縁物３の形成は、本出願人が提案
した特公昭52−20312号公報、あるいは特公昭50
−37500号公報に記載された方法に基づいて実施
された。フイールド絶縁物３の形成後、ゲート絶
縁膜１２は、100〜1000Åの厚さに形成される。

また、必要に応じてソース領域５およびドレイ
ン領域６には、シリコン半導体のコンタクト７が
形成される。

ゲート絶縁膜１２の上には、セルフアライン方
式によりゲート電極１１が形成される。ゲート電
極１１は、たとえば減圧CVD法により不純物を
高濃度に添加した半導体膜とする。

上記のようにして構成されるMIS−FETを覆
う、たとえば酸化珪素膜からなるオーバーコート
１０は、0.5〜2μmの厚さに形成される。この時
オーバーコート１０の上面は、平坦面とするため
に、酸化珪素の代わりにポリイミド系有機樹脂等
を用いてもよい。

オーバーコート１０の膜には、穴８が開けら
れ、この穴８を介して、たとえばアルミニユーム
電極のリード８′が形成される。

チヤネル領域４がＰ型であつて、かつ不純物濃
度が10¹⁴〜10¹⁷cm^-3の低濃度である場合、ソース
領域５およびドレイン領域６は、10¹⁸〜10²¹cm^-3
のN⁺型の不純物、たとえばリン、砒素により形
成された。ゲート電極１１は、モリブデン、タン
グステン等の金属膜によつて形成することができ
る。また、ゲート電極１１は、半導体膜に10¹⁹cm
^−３以上の濃度でリン等を混入して、低抵抗の半導
体リードとしてもよい。

電子またはホールのキヤリアは、単結晶では一
般に構造敏感性をもつことが知られていた。

しかし、本出願人は、かかる構造敏感性が結晶
構造に起因するのではなく、その中に存在する再
結合中心の反応に起因するものであることを発見
した。

そこで、この敏感性を与える再結合中心を中和
消滅させるために、本実施例では、チヤネル領域
４に、たとえば水素またはハロゲン化物を0.1モ
ルパーセント（原子％）、特に５〜20モルパーセ
ント封じ込めた。

上記水素またはハロゲン化物のチヤネル領域４
への封じ込めは、第１図Ａの構造が出来上がつた
後に行つた。たとえば、水素が封じ込められたチ
ヤネル領域４は、キヤリアのライフタイムが10³
〜10⁵倍になつた。Ｃ−Ｖダイオードによつても、
表面準位密度は、Qss≒10¹⁰cm^-2となり、ほぼ理
論通りのゲート容量対ゲート電圧特性を示してい
た。

水素元素、あるいは塩素を含むハロゲン化物を
チヤネル領域４に封じ込める際の化学的励起は、
以下の方法に従つた。

すなわち、横型の直径５〜20cm特に15cm（長さ
2m）の石英管の外周には、冷却水を通す銅管が
スパイラル状に巻回され、この銅管に高周波電流
を流すことにより高周波誘導炉が構成される。当
該高周波誘導炉に使用される周波数は、１〜20M
Hzとした。

さらに、この高周波誘導炉の外側には、抵抗発
熱体が高周波誘導炉の電磁波に対して直角になる
ように配置された。高周波誘導炉は、30〜
100KWのものを用いた。上記石英管からなる反
応管の中には、第１図Ａに示す半導体装置が形成
された基板、たとえばシリコン基板が５〜50枚ボ
ートに林立させる形で装填された。

さらに、前記反応管の内部は、10^-3mmHgの圧
力まで減圧された。反応管には、水素が導入され
た後、その内部の圧力を常圧付近にまで戻した。

さらに、今一度反応管内部の圧力は、10^-2〜
10^-3mmHgにまで真空にし、その後10^-1〜10mmHg
とした。反応系は、たえず一方より水素、ハロゲ
ン化物を導入し、他方よりロータリーポンプ等に
より真空引きを連続的に行つた。

チヤネル領域４における水素元素、あるいはハ
ロゲン化物の封じ込めは、抵抗加熱炉により半導
体装置が形成された基板を300〜500℃に加熱した
状態で、前記高周波数誘導炉を電圧励起させた。

さらに、温度が300℃以上であると水素原子、
ハロゲンの原子は、上記チヤネル領域４へ自由に
侵入する侵入型原子（インターステイシアルア
トム）のためチヤネッル領域４内を自由に動きま
わることができる。このため、水素元素、および
ハロゲン化物は、チヤネル領域４中に十分な平衡
状態の濃度にまで封じ込めた。

この後、前記高周波誘導炉の温度は、室温にま
で下げられた。

半導体装置にアルミニユーム等の比較的低い温
度で合金化または溶融する材料がある場合の加熱
温度は、500℃が上限であつた。

しかし、半導体装置のチヤネル領域４に入つた
水素元素、塩素元素等は、300〜500℃の温度で半
導体中の原子との結合がはずれ水素またはハロゲ
ン化物として外に遊離され易い。このため、高温
における誘導キユーリングは、温度を室温にまで
下げた後も、誘導キユーリングのための電気エネ
ルギーを加え続ける必要がある。

さらに、反応容器内の圧力は、グロー放電その
他の高周波誘導励起または誘導キユーリングが可
能な範囲で高い方が好ましい。

そのため、本実施例の効果は、反応容器内の圧
力が10^-6〜10^-5mmHgでも、その効果が観察され
た。

しかし、水素元素等の封じ込め量を0.1モル％
またはそれ以上とするためは、反応容器内の圧力
は、0.01mmHg以上特100mmHg必要であつた。

この周波数は、マイクロ波であつてもよい。特
に、上記周波数が50〜1000MHzであつた場合は、
反応容器内の圧力が常圧であつても、その効果は
著しくあり、好ましかつた。その場合、反応容器
は、導波管とすると好ましい。TEMモードを作
る時、導波管の大きさは、必然的に決められてし
まうため、電子レンジのようにマイクロ波をキユ
ーリング用オーブン内に輻射して実施すると好ま
しい。誘導キユーリングを行つている際、反応容
器の圧力を昇圧または降圧してもよい。

高温では、外気と半導体中の気相−固相での平
衡状態が大きく、半導体中に多量に添加材を添加
できる。このため高温にした状態で誘導キユーリ
ングをしつつ急冷することは、徐冷に比べて効果
が大きかつた。

本発明方法を第１図のような半導体装置に実施
したが、かかる励起ガスの封じ込め量の検定は、
半導体にかかる気体を混入し、その基板を真空中
で加熱し、かかる気体を放出させてその量を定量
化するいわゆるガスクロマトグラフ、またはオー
ジエの分光法により定量化した。その場合、励起
ガスは、0.1モル％特に１〜20モル％封じ込めら
れていることが判明した。もちろん、励起ガス
は、20モル％以上30〜200モル％を加えることが
さらに好ましい。しかし、上記の場合は、一般
に、飽和傾向が見られた。

以下、本発明の実施例においても、これまで記
載したと同様の方法によつて誘導キユーリングを
行つた。

第１図Ｂを参照しつつ本発明の他の実施例を説
明する。

アルミナ、サフアイア、スピネル等の絶縁基板
１′上には、半導体膜が、たとえば0.02〜2μmの
厚さで形成される。

また、上記半導体膜には、不純物を導入したチ
ヤネル領域４、ソース領域５、ドレイン領域６が
形成され、上記領域以外にフイールド絶縁物３が
形成されている。上記半導体膜上には、半導体ダ
イレクトコンタクト７、セルフアラインゲート電
極１１、ゲート絶縁膜１２が形成された後、減圧
CVD法によつて酸化シリコン膜がオーバーコー
ト１０として形成されている。

このような構成の半導体装置において、絶縁基
板１′のアルミナ成分と半導体とが接合する部分
は、非単結晶状態を呈した不完全層９となる。

したがつて、上記不完全層９は、再結合中心の
濃度が高く、チヤネル領域４として適さない状態
である。

しかし、本実施例のようにチヤネル領域４の厚
さを、たとえば0.01〜0.5μmにしても、半導体装
置を完成またはほとんど完成させた後、前述の水
素元素、あるいはハロゲン元素を導入する励起処
理を行うならば、前記不完全層９は、再結合中心
の密度を１／100〜１／10000に減少できた。

この程度の不完全層９は、特性的に、単結晶と
同様の良好なものとして、取り扱うことができ
る。前記励起処理を行つた後のチヤネル領域４
は、ゲート絶縁膜１２との間に存在する界面準
位、またはゲート絶縁膜１２中に存在する不対結
合手を中和する効果が著しくあり、MIS−FET
としてきわめて好ましい。

第２図Ａは本発明の他の実施例を示す縦断面図
である。

第２図Ａにおいて、第１のMIS−FETの上側
または上方面には、第２のMIS−FETが設けら
れているため、これまでより２〜４倍の高密度の
集積回路（LSI，VLSI）となる。

以下、第２図Ａにしたがつて他の実施例を説明
する。

第２図Ａにおいて、半導体基板１上には、酸化
珪素のような絶縁膜２が0.1〜2μmの厚さに形成
されている。この場合、前記半導体基板１は、半
導体である必要は必ずしもない。

前記絶縁膜２の上面には、減圧CVD法を用い
て半導体シリコン膜が、たとえば0.02〜2μmの厚
さに形成されている。前記半導体シリコン膜は、
Ｐ型でその不純物濃度を10¹⁴〜10¹⁷cm^-3とした。

また、この半導体シリコン膜は、窒化珪素、酸
化珪素の二重膜をマスクとした選択酸化法により
フイールド絶縁物３が半導体シリコン膜に埋設さ
れるように形成された。この際、前記フイールド
絶縁物３と半導体シリコン膜とは、概略同一平面
になるようにフイールド絶縁物３をエツチングし
てもよく、また珪化前に半導体シリコン膜の一部
を除去しておいてもよい。

さらに、フイールド絶縁物３およびチヤネル領
域４、ソース領域５、ドレイン領域６、の上に
は、ゲート絶縁膜１２およびゲート絶縁膜１２′
が100〜1000Åの厚さで形成された。これらのゲ
ート絶縁膜１２，１２′は、半導体シリコン膜の
酸化による熱酸化膜であつても、また酸化物とリ
ンガラス、アルミナ、窒化珪素との二重構造であ
つても、またこのゲート絶縁物中にクラスタまた
は膜を半導体または金属で形成する不揮発性メモ
リとしてもよい。

ゲート絶縁膜１２，１２′の形成後、その上面
には、第２の半導体シリコン膜が、たとえば0.02
〜2μmの厚さに形成された。そして、上記第２の
半導体シリコン膜には、第１のMIS−FETのゲ
ート電極１１と、第２のMIS−FETのソース領
域２５と、第２のMIS−FETのドレイン領域２
４と、第２のMIS−FETのチヤネル領域２９と
が選択的に形成される。

第１のMIS−FETのゲート電極１１をマスク
として、第１のMIS−FETのソース領域５、ド
レイン領域６とは、イオン注入法により形成され
た。また、これらの領域は、イオン注入法の代わ
りに熱拡散法を用いて形成することもできる。

なお、第１のMIS−FETのゲート電極１１は、
図示されていないフイールド絶縁物３上を経て第
２のMIS−FETのソース領域２５に連結されて
いる。

第２のMIS−FETは、第３の半導体層を形成
した後、ゲート電極２１とその下のゲート絶縁膜
２２とをマスクとして、イオン注入法または熱拡
散法を利用してソース領域２５、ドレイン領域２
４が形成される。

第２図Ａに示す第２のMIS−FETは、第１の
MIS−FETの斜め上方に設けられたものである
が、これらの配置、大きさおよびそれぞれの配線
等を自由に設計することができる。

さらに、第２図Ｂに示すように、抵抗、キヤパ
シタを同時に同一基板に作り、また保護ダイオー
ド等を作つてもよい。

第２図Ｂにおいて、単結晶半導体基板１は、選
択酸化によりフイールド絶縁物３が0.5〜2μmの
厚さに形成されている。さらに、上記半導体基板
１には、ゲート電極１１，１１′が設けられてい
る。そして、このゲート電極１１，１１′をマス
クとして、ソース領域５、ドレイン領域６に10¹⁹
〜10²¹cm^-3の濃度のボロンまたはリンを混入させ
てＰチヤネルまたはＮチヤネルMIS−FETが形
成される。

ドレイン領域６は、第１のMIS−FETのドレ
イン領域であり、第２のMIS−FETのソース領
域として作用させている。さらに、これらのゲー
ト電極１１，１１′の上面には、絶縁膜からなる
オーバーコート１０が0.5〜2μmの厚さで形成さ
れる。オーバーコート１０は、平坦に形成され、
この上側に第３のMIS−FETが形成される。す
なわち、オーバーコート１０の上面には、非単結
晶半導体が、たとえば0.02〜2μmの厚さで形成さ
れる。この非単結晶半導体の不純物濃度は、10¹⁴
〜10¹⁷cm^-3でP^-型とし、チヤネル領域２９が動作
状態で十分チヤネルとして働くことを条件とす
る。

さらに、フオトマスクにより非単結晶半導体に
N^-型不純物を導入し、第３のMIS−FETのソー
ス領域兼の抵抗３７が形成される。そして、この
ソース領域兼の抵抗３７には、リード３８が接続
される。

ドレイン領域２４は、キヤパシタの下側電極３
４に連結されている。そして、これらの領域の上
面には、第３のMIS−FETのゲート絶縁膜３５
が形成され、このゲート絶縁膜３５がキヤパシタ
の誘電体となる。さらに、このゲート絶縁膜３５
の上面には、ゲート電極２１およびキヤパシタの
上側電極３６が形成される。

本実施例における各電極等は、シリコンが用い
られたが、アルミニユームでも良い。

第３のMIS−FETの基板側の電極は、基板に
バイヤスが印加されるように第１のMIS−FET
のゲート電極１１に連結されている。ゲート電極
１１は、実質的に二つのMIS−FETのチヤネル
状態を制御できるようにしてある。もちろんこの
チヤネル領域２９とゲート電極１１との間にゲー
ト絶縁物が形成されるならば、第３のMIS−
FETは、下側と上側にゲート電極を有するダブ
ルゲートMIS−FETとなる。もちろん上側のゲ
ート電極を除去してもよい。

すなわち、一つのゲートで二つのMIS−FET
を制御したり、また二つのゲートで一つのMIS−
FETを制御したりすることができる。

加えて、同一基板にリードのみでなく、MIS−
FETのようなアクテイブエレメントまたは抵抗、
キヤパシタ、さらにダイオードを設けることがで
きる。加えて、これら複数のエレメントを集積化
するならば、第１図Ａ，Ｂに示した一層のみのエ
レメントの形成に対し、その２〜10倍の密度とす
ることが可能である。

第２図Ａ，Ｂに示す実施例は、第１図Ａ，Ｂ図
示実施例と同様に、半導体装置が完成、または大
部分完成した後に誘導キユーリングを行う。

このように誘導キユーリングによつて、水素元
素、不活性元素、あるいはハロゲン元素を含む非
単結晶半導体は、その再結合中心が除去されるだ
けでなく、非単結晶半導体層と絶縁物、または半
導体層と絶縁物との界面に存在する界面準位を、
不活性気体で相殺し、水素元素により中和でき
る。

以上の説明において、これら第１図Ａ，Ｂ、第
２図Ａ，Ｂの半導体装置がキユアされた後、窒化
珪素をプラズマ法でオーバーコート４０が形成さ
れる。窒化珪素は、水素元素、不活性元素、ある
いはハロゲン元素等の原子に対してもマスク作用
を有すため、一度半導体装置内に封じ込められた
水素元素、不活性元素、あるいはハロゲン元素等
を封じて外に出さないようにする効果がある。

そのため、前記窒化珪素のオーバーコート４０
は、外部からのナトリウム等の汚染防止以外に、
信頼性を向上させる。

加えて、半導体装置は、単にMIS−FETに限
定されることなく、それらを集積化したIC，LSI
であつても同様であり、すべての半導体装置に対
して有効である。

〔発明の効果〕

本発明によれば、絶縁基板あるいは各素子間を
絶縁する絶縁膜上に形成されたMIS−FETのチ
ヤネル領域が非単結晶であつても、再度水素また
はハロゲン化物を封じ込めるため、再結合中心の
密度を低くすることができる。すなわち、再度水
素またはハロゲン化物を高周波エネルギーまたは
マイクロ波エネルギーにより活性化させて封じ込
ませた半導体層は、その厚さを薄くしても、絶縁
部材から侵入する不純物により非単結晶化されず
に、チヤネル領域における電子またはホールが単
結晶内と同様に敏感である。

本発明によれば、MIS−FETのチヤネル領域
の厚さを薄くしても、水素元素、およびハロゲン
化物を過剰に添加して封じ込めたので、再結合中
心の濃度を低くできるため、電子またはホールの
移動度がトランジスタを同一基板に複数個形成
し、高集積度を上げることができる。

【図面の簡単な説明】

第１図Ａ，Ｂは本発明の一実施例を示す縦断面
図である。第２図Ａ，Ｂは本発明の他の実施例を
示す縦断面図である。１……半導体基板、１′……絶縁基板、２……
薄膜、３……フイールド絶縁物、４……チヤネル
領域、５……ソース領域、６……ドレイン領域、
７……コンタクト、８……穴、８′……リード、
９……不完全層、１０……オーバーコート、１１
……ゲート電極、１２……ゲート絶縁膜。

Claims

【特許請求の範囲】１絶縁部材上のシリコン半導体層に形成された
ソース領域およびドレイン領域と、前記ソース領域およびドレイン領域との間に形
成されたチヤネル領域と、当該チヤネル領域上にゲート絶縁膜を介して形
成されたゲート電極と、前記各領域およびゲート電極のリード部を残し
て被覆する絶縁部材と、から構成される絶縁ゲート型電界効果トランジ
スタの製造方法において、前記絶縁部材上に水素またはハロゲン化物を含
んだ非単結晶半導体層を、グロー放電法、スパツ
ター法、減圧気相法の内の一つにより形成する工
程と、当該非単結晶半導体層に、ゲート絶縁膜および
ゲート電極を形成すると共に、前記ゲート絶縁膜
下の前記非単結晶半導体層にチヤネル領域と、ソ
ース領域およびドレイン領域とを形成する工程
と、非単結晶半導体層中に水素またはハロゲン化物
を高周波エネルギーまたはマイクロ波エネルギー
により活性化させて封じ込める工程と、からなることを特徴とする絶縁ゲート型電界効
果トランジスタの製造方法。２特許請求の範囲第１項において、非単結晶半
導体層には、イオン注入法により選択的にドナー
またはアクセプタを添加して、ソース、ドレイン
を形成したことを特徴とする絶縁ゲート型電界効
果トランジスタの製造方法。