JPS6245712B2 - - Google Patents

Info

Publication number
JPS6245712B2
JPS6245712B2 JP53124021A JP12402178A JPS6245712B2 JP S6245712 B2 JPS6245712 B2 JP S6245712B2 JP 53124021 A JP53124021 A JP 53124021A JP 12402178 A JP12402178 A JP 12402178A JP S6245712 B2 JPS6245712 B2 JP S6245712B2
Authority
JP
Japan
Prior art keywords
semiconductor
mis
hydrogen
fet
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53124021A
Other languages
English (en)
Other versions
JPS5550663A (en
Inventor
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP12402178A priority Critical patent/JPS5550663A/ja
Publication of JPS5550663A publication Critical patent/JPS5550663A/ja
Publication of JPS6245712B2 publication Critical patent/JPS6245712B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔本発明の関連分野及び目的〕 本発明は、非単結晶半導体を半導体装置の少な
くとも一部に有する半導体装置の作製方法に関す
る。
本発明は、絶縁ゲイト型電界効果トランジスタ
(以下、MIS−FETという)のゲイト絶縁物下の
チヤネル領域の少なくとも一部が、アモルフアス
または多結晶のいわゆる非単結晶半導体より成
り、かつこの半導体中には水素気体または塩素の
ようなハロゲン元素を0.1モルパーセント以上混
入せしめることに関する。そしてこの非単結晶領
域で不対結合手等による再結合中心を中和かつ消
滅せしめることを目的としている。
その結果、電子またはホールの移動度をこれま
で知られている単結晶の場合に等しくまたは概略
等しくさせることを目的としている。
本発明は、PまたはN型の導電型を有し、かつ
その不純物濃度が2×1019cm-3以下、特に例えば
1014〜1017cm-3における非単結晶半導体に対し、
その半導体の形成と同時または形成後、特に半導
体装置を完成してしまつた後、水素(重水素を含
む)ガスまたは塩素のようなハロゲン元素を10-2
mmHg以上の圧力にした雰囲気中に保存し、かか
る雰囲気ガスを高周波エネルギまたはマイクロ波
エネルギにより活性化させて半導体装置中に添加
させる半導体装置作製方法に関する。
〔従来技術及び問題点〕
従来、半導体装置は単結晶の半導体基板に対し
MIS−FETまたはバイポーラ型のトランジス
タ、さらにまたはそれらをキヤパシタ、抵抗、ダ
イオード等を同一基板に複合化して集積化した装
置を製造するにとどまつていた。
このためアクテイブエレメンドであるMIS−
FETまたはトランジスタは必ず単結晶基板に設
けられていた。特にMIS−FETにおいては、ゲ
イト以下のチヤネル領域、またバイポーラ、トラ
ンジスタにおいてはベース、コレクタはキヤリア
のライフタイムが微妙に影響を与えるため、その
領域はキヤリアである電子またはホールに対する
再結合中心が十分小さい濃度の単結晶半導体が用
いられていた。さらにPN接合においても逆方向
耐圧においてソフト・ブレイクダウンまたはリー
ク増大は格子欠陥その他の格子不整、不対結合手
による再結合中心がそれらの悪化の主因であつ
た。
一般に半導体装置を形成するにあたつては、
種々の温度における熱処理を必要とする。例えば
シリコン半導体においては900〜1200℃での不純
物の熱拡散、400〜550℃におけるアルミニユーム
のコンタクトのアロイ、350〜900℃における酸化
珪素、窒化珪素、シリコンの気相法(減圧
CVD)による被膜作製である。本発明はこれら
すべてまたは大部分の熱処理工程を経た装置とし
て完成または大部分が完成した半導体装置に対
し、水素気体、塩素のようなハロゲン元素を化学
的に活性または原子状態で添加することを特徴と
する。本発明ではかかる添加作用を総称して誘導
キユリング(indution curing)ともいう。特に
水素(重水素を含む)を高周波エネルギまたはマ
イクロ波エネルギにより誘導励起し化学的活性状
態にし、その雰囲気特に10-2mmHg以上の圧力の
雰囲気中に半導体装置を5分〜2時間さらすこと
により、この活性状態の元素が半導体特に非単結
晶半導体中の不対結合手と結合し、さらにまたは
不対結合手同志を互いに共有結合せしめ電気的に
中和することを特徴としている。
〔実施例〕
以下にその実施例に従つて本発明を説明する。
第1図はMIS型電界効果半導体の縦断面図であ
る。
この発明は、シリコン半導体基板1上に200Å
〜2μの厚さの酸化珪素または窒化珪素の薄膜を
形成し、これに半導体基板表面より150〜300KeV
のイオン注入法により酸素または窒素を打ち込む
ことにより成就した。これを真空状態または水素
雰囲気にて900〜1100℃で10〜30分アニルを行つ
た。さらにその上面に減圧気相法によりシリコン
膜を形成した。これはシラン(SiH4)、ジクロー
ルシラン(SiH2Cl2)、その他の珪化物を反応性気
体として0.1〜10torr(mmHg)の圧力状態にした
上、500〜900℃の温度で行ういわゆる減圧気相法
によつた。発熱は1〜10MHzの高周波を用いる
誘導加熱法を用いた。しかし抵抗加熱でもよい。
この減圧気相法による半導体膜の形成は特公昭51
−1389に基づいた。もちろん室温〜500℃の温度
でグロー放電法またはスパツタ法を利用してもよ
い。
こうしてこの上面に0.1〜2μmの厚さのシリ
コン半導体膜を形成した。この膜面は絶縁層2が
純粋のSiO2またはSi3N4にあつては多結晶であつ
たが、この酸素または窒素の量が1018〜1021cm-3
である場合には非単結晶を一部に含むエピタキシ
ヤル構造であつた。
本発明はかかる再結合中心の密度の多い半導体
膜の再結合中心を誘導電気エネルギにより除去す
ることを目的としている。
フイールド絶縁物3を1〜2μの厚さに、本発
明人の発明による特許(特公昭52−20312、特公
昭50−37500)に基づき実施した。この後、ゲイ
ト絶縁膜12を100〜1000Åの厚さに作り、また
必要に応じてシリコン半導体のコンタクト7を形
成し、その上にセルフアライン方式によりゲイト
電極11を、減圧CVD法により半導体膜を作つ
た。
加えてSiO2膜のオーバーコート10を0.5〜2
μmの厚さに形成した。この時この上面を平坦面
とするためSiO2膜のかわりにPIQ等を用いてもよ
い。アルミニユームの電極の穴あけ8、さらにア
ルミニユームの電極、リード8を形成した。ソー
ス5、ドレイン6はチヤネル形成領域4がP型で
あつては1018〜1021cm-3のN+型の不純物例えばリ
ン、砒素により形成した。ゲイト電極をモリブデ
ン、タングステン等の金属で行つてもよい。また
1019cm-3以上の濃度にリン等を混入して、低抵抗
の半導体リードとしてもよい。この不純物が1019
cm-3以上、特に1021cm-3と多量に混入している場
合は、本発明の電気エネルギによる中和の効果は
みられなかつた。他方、チヤネル領域は不純物濃
度が1014〜1017cm-3の低濃度であり、極めて敏感
である。
電子またはホールのキヤリアは単結晶では一般
に構造敏感性をもつことが知られていた。しかし
本発明はかかる構造敏感性が結晶構造に起因する
のではなく、その中に存在する再結合中心の反応
に起因するものであることを発見した。本発明は
その結果、この敏感性を与える再結合中心を中和
消滅させようとしたものである。このため、本発
明においては、ここに水素を0.1モルパーセント
特に5〜20モルパーセント添加した。その結果、
第1図Aの構造が出来上がつた後、水素の添加に
よりキヤリアのライフタイムが103〜105倍になつ
た。C−VダイオードによつてもQss≒1010cm-2
のオーダのほぼ理論通りのC−V特性を示してい
た。水素ガス、塩素のようなハロゲン元素の化学
的励起は以下の方法に従つた。即ち横型の直径5
〜20cm特に15cm(長さ2m)の石英管に対しその
外側に高周波誘導炉をリング状に水冷を可能にし
た銅管をスパイラル状に巻くことにより実施し
た。周波数は1〜20MHzとした。さらにこの外
側に抵抗加熱炉をこの誘導炉の電磁波に対し直角
になるように発熱体を配置して行つた。高周波炉
は30〜100KWのものを用いた。この反応管の中
に第1図Aの半導体装置を形成した基板例えばシ
リコン基板(直径10cm)を5〜50枚ボートに林立
させる形で装填した。更にこれ10-3mmHgの圧力
にまで減圧した。その後水素を導入し、常圧付近
にまでもどした。さらに今一度10-2〜10-3mmHg
にまで真空にし、その後10-1〜10mmHgとした。
反応系はたえず一方より水素ガスを導入し、他方
よりロータリーポンプ等により真空引きを連続的
に行つた。
添加は抵抗加熱炉により基板を300〜500℃に加
熱し、その後誘導炉を電圧励起させた。電流励起
をさせる場合は、基板での金属壁または金属質の
部分のみが局部的に加熱されてしまい、好ましく
なかつた。このため、反応炉気体の活性化は電圧
励起とした。さらに温度が300℃以上であると水
素原子は自由にこの固体中に侵入型原子(インタ
ーステイシアル アトム)のため動きまわること
ができる。このため十分な平衡状態の濃度にまで
これらの原子を半導体中に添加できた。
この後、この温度を室温にまで下げた。この間
も反応炉気体の励起を続けていた。即ち、加熱+
励起を5〜60分特に30分続け、その後、室温での
励起を5〜60分特に15分行つた。加熱温度はアル
ミニユーム等の比較的低い温度で合金化または溶
融する材料がある場合は、500℃が上限であつた
が、それ以外の場合はその以上の温度(600〜
1000℃)であつてもよい。しかしひとつの大切な
ことは、水素は300〜500℃の温度で半導体中の原
子との結合をはずれH2として外に遊離されやす
い。このため、高温における誘導キユーリングを
行う場合の温度を室温にまで下げても誘導キユー
リングのための電気エネルギを加え続ける必要が
ある。更に反応容器内の圧力はグロー放電その他
の高周波誘導励起または誘導キユーリングが可能
な範囲で高い方が好ましい。
そのため、本発明の効果は10-6〜10-5mmHgで
もその効果が観察されたが、添加量を0.1モルパ
ーセントまたはそれ以上とするため0.01mmHg以
上特に0.1〜100mmHgとした。もちろん室温での
高周波誘導を行つてもよい。0.001mmHg以下にお
いては、単結晶中に存在する低い密度の再結合中
心を中和する効果があつた。しかしその場合実験
的には約1時間以上のキユーリングを必要とし
た。
この周波数はマイクロ波であつてもよい。特に
周波数が50〜1000MHzであつた場合は反応管内
の圧力が常圧であつても、その効果は著しくあ
り、好ましかつた。その場合、反応管は導波管と
すると好ましい。TEMモードを作る時、導波管
の大きさは必然的に決められてしまうため、電子
レンジのようにマイクロ波をキユーリング用オー
ブン内に輻射して実施すると好ましい。誘導キユ
ーリングを行つている際、反応管の圧力を昇圧ま
たは降圧してもよい。高温では外気と半導体中の
気相−固相での平衡状態が大きく、半導体中に多
量に添加材を添加できる。このため高温にした状
態で誘導キユーリングをしつつ急冷することは徐
冷に比べて効果が大きかつた。例えば900℃より
室温に急冷すると、徐冷に比べて3〜10倍の濃度
に添加できた。反応性気体は水素のみまたはヘリ
ウムを若干添加したものでもよい。しかし水素は
不対結合手と結合するがヘリウムは中途半端な不
対結合手を叩いて互いの結合を促進するため、実
際には最初ヘリウムで励起し、その後水素で行う
のが好ましい。即ち、Heでのキユーリングを5
〜15分、0.1〜100mmHg特に10mmHgで行い、その
後、5〜15分、0.01〜10mmHg特に0.1mmHgで水素
中でのキユーリングを行つた。また、実用的には
水素100%または水素中に5〜30%ヘリウムまた
はネオンを混入させて励起ガスとした。
本発明方法を第1図のような半導体装置に実施
したが、かかる励起ガスの添加量の検定は半導体
にかかる気体を混入しその基板を真空中で加熱
し、かかる気体を放出させてその量を定量化する
いわゆるガスクロマトクまたはオージエの分光法
により定量化した。その場合励起ガスは0.1モル
パーセント特に1〜20モルパーセント添加されて
いることが判明した。もちろん20モルパーセント
以上を加えることはさらに好ましい。しかし一般
には飽和傾向が見られた。
本発明方法は非単結晶のみではなく、単結晶の
半導体に対しても同様に適用できることはいうま
でもない。しかし特に非単結晶半導体の方がその
効果は顕著であつた。以下の本発明の実施例にお
いてもこれまで記載したと同様の方法によつて誘
導キユーリングを行つた。
第1図BはSOS(シリコン−オン−サフアイ
ア)の実施例である。アルミナ、サフアイア、ス
ピネル等の基板1上の半導体を0.02〜2μmの厚
さにエピタキシヤル成長せしめ、さらにソース
5、ドレイン6、埋置したフイールド絶縁物3、
半導体ダイレクトコンタクト7、セルフアライン
ゲイト電極31、ゲイト絶縁膜12、CVD SiO2
膜10の実施例である。この場合、基板のアルミ
ナ成分と半導体とが9の部分で接合し、非単結晶
状態を呈してしまう。このため、ソース、ドレイ
ンの形成が異常拡散を起こしてしまつた。このた
め、この半導体膜はその厚さを0.01〜0.3μmの
厚さに作ることがたとえできても、実用上は役立
たなかつた。しかし本発明のように0.01〜0.5μ
mの厚さであつても、これらの半導体デバイスを
完成またはほとんど完成させた後励起処理を行う
ならば、この不完全層9はその再結合中心が1/10
0〜1/10000とその密度が減少し、これまで知られ
ている単結晶と同様に取り扱うことができるよう
になつた。この励起処理は半導体基板とゲイト絶
縁膜との間に存在する界面準位またはゲイト絶縁
膜中に存在する不対結合手を中和する効果が著し
くあり、MIS−FETの作製法の向上にきわめて
好ましい方法であつた。
第2図は他の本発明の実施例である。
この第2図は、ひとつのMIS−FETの上側ま
たは上方面に対して第2のMIS−FETを設け、
これまでより2〜4倍の高密度の集積回路
(LSI、VLSI)を製造しようとするものである。
以下に図面に従つて説明する。
第2図Aは半導体基板1上に酸化珪素のような
絶縁膜2を0.1〜2μmの厚さに形成した。この
場合、基板は半導体である必要は必ずしもない。
その後の熱処理実用上の熱伝導、加工等の条件を
満たせば絶縁物であつてもよい。ここでは多結晶
シリコンを用いた。絶縁膜7は基板1を酸化して
形成した。
さらにこの上面に減圧CVD法を用いて半導体
シリコン膜を0.1〜2μmの厚さで形成した。P
型でその不純物濃度は1018〜1016cm-3であつて、
この半導体膜を窒化珪素、酸化珪素の二重膜をマ
スクとした選択酸化法によりフイールド絶縁物3
を半導体層に埋設して形成した。この際このフイ
ールド絶縁物3と半導体層とは概略同一平面にな
るようにフイールド絶縁膜をエツチしてもよく、
また珪化前に半導体層の一部を除去しておいても
よい。
さらにゲイト絶縁膜12を100〜1000Åの厚さ
に形成した。このゲイト絶縁膜は半導体層の酸化
による熱酸化膜であつても、また酸化物とリンガ
ラス、アルミナ、窒化珪素との二重構造であつて
も、またこのゲイト絶縁物中にクラスタまたは膜
を半導体または金属で形成する不揮発性メモリと
してもよい。この後この上面に第2の半導体層を
0.1〜2μmの厚さに形成し選択的に除去した。
この図面ではそのひとつはゲイト電極11他は第
2のMIS−FETのソース25、ドレイン24、
チヤネル領域29とした。ゲイト電極11をマス
クとして、第1のMIS−FETのソース5、ドレ
イン6をイオン注入法により形成した。もちろん
熱拡散法を用いてもよい。さらに図面より明らか
なようにゲイト電極11は図示されていないフイ
ールド絶縁物3上を経て第2のMIS−FETのソ
ース25に連結されている。
第2のMIS−FETは、第3の半導体層21を
形成して後、ゲイト電極21とその下のゲイト絶
縁物22とによりイオン注入法または熱拡散法を
利用してソース、ドレインを拡散し作製した。こ
の図面は、第1のMIS−FETの斜め上方に第2
のMIS−FETを設けたものである。しかし、こ
のMIS−FETの配置、大きさおよびそれぞれの
配線は設計の自由考に従つてなされるものであ
る。更にBに示すように抵抗、キヤパシタを同時
に同一基板に作り、また保護ダイオード等のダイ
オードを作つてもよい。
第2図Bは単結晶半導体基板1に対し選択酸化
によりフイールド絶縁物3を0.5〜2μmの厚さ
に形成している。加えて半導体等のゲイト電極1
1,11′を設け、ソース4、ドレイン31、ド
レイン5を1019〜1021cm-3の濃度にボロンまたは
リンを混入させてPチヤネルまたはNチヤネル
MIS−FETを形成させたものである。不純物領
域31は一方のMIS−FETのドレインであり、
他方のMIS−FETのソースとして作用させたイ
ンバータの実施例である。さらにこの上面にオー
バーコート用絶縁膜10を0.5〜2μmの厚さに
形成して、この上面が平坦面であると、この上側
に作る第3のMIS−FETに対し微細加工が可能
である。この後、この上面に非単結晶半導体を
0.2〜2μmの厚さに形成した。この不純物濃度
は1014〜1016cm-3でP型とし、チヤネル領域29
が動作状態で十分チヤネルとして働くことを条件
とさせた。さらにフオトマスクにより非単結晶の
抵抗37をこの第3のMIS−FETのソースに連
結し、リード38につなげた。ドレイン37はキ
ヤパシタの下側電極34に連結した。この上面の
ゲイト絶縁膜はキヤパシタの誘電体であり、かつ
第3のMIS−FETのゲイト絶縁物である。この
上面にゲイト電極21およびキヤパシタの上側電
極36を形成した。この実施例ではこれらはアル
ミニユーム金属を用いた。
第3のMIS−FETの基板電極は基板バイヤス
が印加されるように第1のMIS−FETのゲイト
電極に連結されており、ゲイト電極11は実質的
にふたつのMIS−FETのチヤネル状態を制御で
きるようにしてある。もちろんこのキヤネル領域
29とゲイト電極11との間にゲイト絶縁物が形
成されるならば、第3のMIS−FETは下側と上
側にゲイト電極を有するダブルゲイトMIS−
FETとなる。もちろん上側のゲイト電極を除去
してもよい。加えて、同一基板にリードのみでな
く、MIS−FETのようなアクテイブエレメント
または抵抗、キヤパシタさらにダイオードを設け
ることもできる。加えてこれら複数のエレメント
を集積化するならば、第1図に示した一層のみの
エレメントの形成に対し、その2〜10倍の密度と
することが可能である。
本発明はもちろん、このA,Bにおいて既に第
1図の説明の詳記したように、“誘導キユア”を
これらのデバイスを完成させたり、または大部分
完成させた後行うことにより単結晶半導体での再
結合中心を除去することのみならず、多結晶また
はアモルフアス特性の半導体または絶縁物体さら
にまたは半導体と絶縁物体との界面に存在する界
面準位を、不活性気体で相殺または水素等により
中和できることにより改めて可能となるものであ
る。
以上の説明において、これら第1図、第2図の
半導体装置がキユアされた後窒化珪素をプラズマ
法で形成しオーバーコート40をするのが好まし
い。なぜなら窒化珪素は水素ヘリウム等の原子に
対してもマスク作用を有するため一度半導体装置
内に添加された水素等を封じて外に出さないよう
にする効果があるからである。そのため外部より
のナトリウム等の汚染防止に加えて信頼性向上の
効果が著しい。
本発明はこれらの根本原因である再結合中心の
密度を単結晶でない非単結晶(多結晶またはアモ
ルフアス)においても十分小さくすることを可能
とし、その結果初めて完成したものである。
本発明の実施例においては、半導体材料として
はシリコン半導体を中心として説明した。しかし
これはゲルマニユーム等であつても同様であり、
GaP、GaAs、GaAlAs、SiC、BP等の化合物半導
体であつても同様である。
加えて、半導体装置は単にMIS−FETに限定
されることなく、バイポーラ型トランジスタまた
はそれらを集積化したIIL、SIT等のIC、LSIであ
つても同様であり、すべての半導体装置に対して
有効である。
【図面の簡単な説明】
第1図は本発明の実施例を示す縦断面図であ
る。第2図は本発明の他の実施例を示す縦断面図
である。

Claims (1)

    【特許請求の範囲】
  1. 1 絶縁ゲイト型電界効果トランジスタのチヤネ
    ル領域の少なくとも一部が非単結晶半導体よりな
    る半導体装置において、前記半導体装置完成後
    に、誘導励起がなされた水素、不活性ガスまたは
    塩素のようなハロゲン元素が1×10-2mmHg以上
    の圧力に保持された雰囲気の中に前記半導体装置
    を浸すことにより、前記半導体装置中に前記水
    素、不活性ガスまたは塩素のようなハロゲン元素
    を添加して誘導キユーリングせしめる事を特徴と
    する半導体装置作製方法。
JP12402178A 1978-10-07 1978-10-07 Semiconductor device and method of fabricating the same Granted JPS5550663A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12402178A JPS5550663A (en) 1978-10-07 1978-10-07 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12402178A JPS5550663A (en) 1978-10-07 1978-10-07 Semiconductor device and method of fabricating the same

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP22876586A Division JPS6263475A (ja) 1986-09-27 1986-09-27 半導体装置
JP3756887A Division JPS62216273A (ja) 1987-02-20 1987-02-20 半導体装置
JP3756787A Division JPS62216272A (ja) 1987-02-20 1987-02-20 半導体装置

Publications (2)

Publication Number Publication Date
JPS5550663A JPS5550663A (en) 1980-04-12
JPS6245712B2 true JPS6245712B2 (ja) 1987-09-28

Family

ID=14875059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12402178A Granted JPS5550663A (en) 1978-10-07 1978-10-07 Semiconductor device and method of fabricating the same

Country Status (1)

Country Link
JP (1) JPS5550663A (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713777A (en) 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
US6900463B1 (en) 1980-06-30 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS5752176A (en) * 1980-09-16 1982-03-27 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2588382B2 (ja) * 1981-01-09 1997-03-05 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPS5884466A (ja) * 1981-11-13 1983-05-20 Canon Inc 半導体素子
JPS5884464A (ja) * 1981-11-13 1983-05-20 Canon Inc 半導体素子
JPS5884465A (ja) * 1981-11-13 1983-05-20 Canon Inc 半導体素子
JPS58123770A (ja) * 1982-01-18 1983-07-23 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置およびその作製方法
JPH0620122B2 (ja) * 1982-01-19 1994-03-16 キヤノン株式会社 半導体素子
JPH0628313B2 (ja) * 1982-01-19 1994-04-13 キヤノン株式会社 半導体素子
JPS58197775A (ja) * 1982-05-13 1983-11-17 Canon Inc 薄膜トランジスタ
JPH0658966B2 (ja) * 1982-05-17 1994-08-03 キヤノン株式会社 半導体素子
JPS59124163A (ja) * 1982-12-29 1984-07-18 Canon Inc 半導体素子
JPS5943575A (ja) * 1982-09-02 1984-03-10 Canon Inc 半導体素子
JPS5965479A (ja) * 1982-10-05 1984-04-13 Nec Corp 薄膜トランジスタとその製造方法
JPH077826B2 (ja) * 1983-08-25 1995-01-30 忠弘 大見 半導体集積回路
JPS60136259A (ja) * 1983-12-24 1985-07-19 Sony Corp 電界効果型トランジスタの製造方法
JP2648784B2 (ja) * 1984-05-18 1997-09-03 株式会社 半導体エネルギー研究所 液晶表示パネル用絶縁ゲート型電界効果半導体装置
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JP2996887B2 (ja) * 1984-05-18 2000-01-11 株式会社 半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置
JP3125981B2 (ja) * 1984-05-18 2001-01-22 株式会社半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置
JP2689476B2 (ja) * 1988-04-28 1997-12-10 セイコーエプソン株式会社 半導体装置の製造方法
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2704569B2 (ja) * 1991-06-28 1998-01-26 株式会社半導体エネルギー研究所 半導体装置作製方法
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US6693681B1 (en) 1992-04-28 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP2814161B2 (ja) 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
JP2648783B2 (ja) * 1992-11-20 1997-09-03 株式会社半導体エネルギー研究所 液晶表示パネル用絶縁ゲート型電界効果半導体装置
JP2648785B2 (ja) * 1992-11-20 1997-09-03 株式会社半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置の作製方法
JP2508601B2 (ja) * 1993-09-13 1996-06-19 ソニー株式会社 電界効果型薄膜トランジスタ
JP2996854B2 (ja) * 1994-01-27 2000-01-11 株式会社 半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置作製方法
JP2645694B2 (ja) * 1994-02-14 1997-08-25 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP2648788B2 (ja) * 1994-06-10 1997-09-03 株式会社 半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置
JP2789168B2 (ja) * 1994-06-10 1998-08-20 株式会社 半導体エネルギー研究所 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法
JP2996888B2 (ja) * 1994-11-25 2000-01-11 株式会社 半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置
JP2789170B2 (ja) * 1994-11-25 1998-08-20 株式会社 半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置の作製方法
JP2789171B2 (ja) * 1994-11-25 1998-08-20 株式会社 半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置の作製方法
JP3499327B2 (ja) * 1995-03-27 2004-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2996902B2 (ja) * 1995-09-01 2000-01-11 株式会社 半導体エネルギー研究所 液晶表示パネル用絶縁ゲート型電界効果半導体装置およびその作製方法
JP3125982B2 (ja) * 1996-11-29 2001-01-22 株式会社半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置
JP3125983B2 (ja) * 1996-11-29 2001-01-22 株式会社半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置の作製方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5055281A (ja) * 1973-09-12 1975-05-15

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5055281A (ja) * 1973-09-12 1975-05-15

Also Published As

Publication number Publication date
JPS5550663A (en) 1980-04-12

Similar Documents

Publication Publication Date Title
JPS6245712B2 (ja)
KR100382023B1 (ko) 반도체 장치 및 그의 제조 방법
US4784975A (en) Post-oxidation anneal of silicon dioxide
KR920008033B1 (ko) 실리콘 기판과 금속층 사이의 실리콘 카바이드 장벽층
US7759598B2 (en) Substrate treating method and production method for semiconductor device
JP3184320B2 (ja) ダイヤモンド電界効果トランジスタ
JPH0357613B2 (ja)
JP3779371B2 (ja) シリコン表面の酸化防止方法、シリコン表面にシリサイド層を形成する方法および高架型半導体構造の垂直面上に酸化層を形成する方法
JPH11288883A (ja) 多結晶シリコン構造体に対する製造方法
TW200845229A (en) Integrated hydrogen anneal and gate oxidation for improved gate oxide integrity
JP4105353B2 (ja) 半導体装置
JP2799304B2 (ja) 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法
JP2560038B2 (ja) 半導体素子の製造方法
JPS6263475A (ja) 半導体装置
JPH0644573B2 (ja) 珪素半導体装置作製方法
JP2010093170A (ja) 半導体装置の製造方法
JPS62216273A (ja) 半導体装置
JPS62216272A (ja) 半導体装置
JP4609026B2 (ja) Soiウェーハの製造方法
JPS61116874A (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JP2573137B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JP2540724B2 (ja) 半導体装置の作製方法
JPH06283550A (ja) 半導体装置作製方法
JPH0689904A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP2841780B2 (ja) 半導体装置の製造方法