JP2841780B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2841780B2 JP2841780B2 JP21225790A JP21225790A JP2841780B2 JP 2841780 B2 JP2841780 B2 JP 2841780B2 JP 21225790 A JP21225790 A JP 21225790A JP 21225790 A JP21225790 A JP 21225790A JP 2841780 B2 JP2841780 B2 JP 2841780B2
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- semiconductor substrate
- substrate
- oxidizing gas
- mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、素子分離された半導体装置の製造方法に関
し、特に高耐圧な素子分離構造を有する半導体装置の製
造方法に関する。
し、特に高耐圧な素子分離構造を有する半導体装置の製
造方法に関する。
［従来の技術］ 従来、例えば高耐圧パワー素子と論理回路を１チップ
に搭載する場合のように特別な高耐圧を有する素子分離
には、PN接合による分離法と絶縁体による分離法が用い
られている。
に搭載する場合のように特別な高耐圧を有する素子分離
には、PN接合による分離法と絶縁体による分離法が用い
られている。
PN接合を用いた分離法は、Ｐ型半導体基板上にＮ型エ
ピタキシャル層を形成し、該エピタキシャル層表面から
上記Ｐ型基板に達するP+層を拡散形成してパワー素子部
と論理回路部を分離するものである。これにより論理回
路部をP+層によって包んでPN接合が形成され、このPN接
合に逆バイアスをかけることにより空乏層ができて論理
回路部を他の領域と電気的に分離する。この方法は安価
に行なえるが、300V以上のパワー素子を成形するために
は拡散深さが40μｍ以上必要で素子分離に長時間を要
し、また横方向の拡散幅が増大するため素子の集積密度
は低い。
ピタキシャル層を形成し、該エピタキシャル層表面から
上記Ｐ型基板に達するP+層を拡散形成してパワー素子部
と論理回路部を分離するものである。これにより論理回
路部をP+層によって包んでPN接合が形成され、このPN接
合に逆バイアスをかけることにより空乏層ができて論理
回路部を他の領域と電気的に分離する。この方法は安価
に行なえるが、300V以上のパワー素子を成形するために
は拡散深さが40μｍ以上必要で素子分離に長時間を要
し、また横方向の拡散幅が増大するため素子の集積密度
は低い。
一方、絶縁体を用いた分離法には、Ｎ型半導体基板の
所定領域を選択的にエッチングして溝を形成した後、表
面に熱酸化膜を形成し、さらに多結晶シリコンを堆積し
た後、基板裏面より溝に達するまで研磨してＮ型層を絶
縁分離する方法、あるいは、絶縁膜を介して２枚の半導
体基板を接合し、接合基板の一方の面を選択的にエッチ
ングして絶縁膜に達する分離溝を形成して、熱酸化膜を
形成し、多結晶シリコンを堆積して溝を埋めた後、表面
の多結晶シリコン層を除去する方法がある。
所定領域を選択的にエッチングして溝を形成した後、表
面に熱酸化膜を形成し、さらに多結晶シリコンを堆積し
た後、基板裏面より溝に達するまで研磨してＮ型層を絶
縁分離する方法、あるいは、絶縁膜を介して２枚の半導
体基板を接合し、接合基板の一方の面を選択的にエッチ
ングして絶縁膜に達する分離溝を形成して、熱酸化膜を
形成し、多結晶シリコンを堆積して溝を埋めた後、表面
の多結晶シリコン層を除去する方法がある。
これらの方法は高い分離耐圧を実現するが、いずれも
基板の一方の主面が絶縁されており、裏面を電流経路と
する縦型パワー素子には不向きであるという問題があっ
た。
基板の一方の主面が絶縁されており、裏面を電流経路と
する縦型パワー素子には不向きであるという問題があっ
た。
そこで、近年、シリコン基板の直接接合技術を用い
て、基板内部に熱酸化膜を選択的に埋め込む方法が注目
されている。その一例として、特開昭61−42154号公報
には、鏡面研磨された第１の半導体基板の表面に酸素導
入用の溝を形成するとともに、上記溝と連通する浅い凹
部を形成し、これに鏡面研磨された第２の半導体基板を
直接接合して内部に空洞を形成した後、上記溝に沿って
内部の空洞に酸化性ガスを供給することにより、熱酸化
膜を埋め込み形成する方法が提案されている。この方法
によれば、任意の箇所に任意の形状の酸化膜を埋め込む
ことができる。
て、基板内部に熱酸化膜を選択的に埋め込む方法が注目
されている。その一例として、特開昭61−42154号公報
には、鏡面研磨された第１の半導体基板の表面に酸素導
入用の溝を形成するとともに、上記溝と連通する浅い凹
部を形成し、これに鏡面研磨された第２の半導体基板を
直接接合して内部に空洞を形成した後、上記溝に沿って
内部の空洞に酸化性ガスを供給することにより、熱酸化
膜を埋め込み形成する方法が提案されている。この方法
によれば、任意の箇所に任意の形状の酸化膜を埋め込む
ことができる。
［発明が解決しようとする課題］ しかしながら、特開昭61−42154号公報の方法におい
て、熱酸化膜を埋め込む空洞の深さは高々1.5μｍ、酸
素導入用の溝は幅、深さが高々100μｍと極めて狭いも
のにならざるを得ない。一方、基板の接合は通常大気中
にて行なわれるため、空洞内には空気（窒素：酸素＝4:
1）が残留している。発明者等が得た知見によれば、こ
の僅かな大きさの空洞内は、窒素の滞留により酸素の供
給が阻害されて、均一な酸化膜の成長が困難となり、埋
め込みに時間を要する。また、ウエハ径が大きくなるほ
どこの傾向が強くなる。
て、熱酸化膜を埋め込む空洞の深さは高々1.5μｍ、酸
素導入用の溝は幅、深さが高々100μｍと極めて狭いも
のにならざるを得ない。一方、基板の接合は通常大気中
にて行なわれるため、空洞内には空気（窒素：酸素＝4:
1）が残留している。発明者等が得た知見によれば、こ
の僅かな大きさの空洞内は、窒素の滞留により酸素の供
給が阻害されて、均一な酸化膜の成長が困難となり、埋
め込みに時間を要する。また、ウエハ径が大きくなるほ
どこの傾向が強くなる。
本発明は上記の問題点に鑑みてなされたものであり、
酸化膜を均一に、しかも短時間で成長させ、高耐圧な素
子分離領域を容易に形成することを目的とするものであ
る。
酸化膜を均一に、しかも短時間で成長させ、高耐圧な素
子分離領域を容易に形成することを目的とするものであ
る。
［課題を解決をするための手段］ 本発明の半導体装置の製造方法は、少なくとも一方の
面が鏡面研磨された第１半導体基板の鏡面に凹部を形成
し、この凹部の側縁に沿って凹部より深い酸化性ガス導
入用の溝部を形成する工程と、 第１半導体基板の上記鏡面と、少なくとも一方の面が
鏡面研磨された第２半導体基板の鏡面とを直接接合する
工程と、 得られた接合基板を真空引きすることにより第１半導
体基板の上記凹部と第２半導体基板とで形成される空洞
部内を排気した後、該空洞部内に、上記溝部を介して高
純度の酸化性ガスを充填する工程と、 この、空洞部内が酸化性ガスによって置換された接合
基板を酸化性ガス雰囲気中で熱処理することによって上
記空洞部内に酸化膜を埋設する工程を有する。
面が鏡面研磨された第１半導体基板の鏡面に凹部を形成
し、この凹部の側縁に沿って凹部より深い酸化性ガス導
入用の溝部を形成する工程と、 第１半導体基板の上記鏡面と、少なくとも一方の面が
鏡面研磨された第２半導体基板の鏡面とを直接接合する
工程と、 得られた接合基板を真空引きすることにより第１半導
体基板の上記凹部と第２半導体基板とで形成される空洞
部内を排気した後、該空洞部内に、上記溝部を介して高
純度の酸化性ガスを充填する工程と、 この、空洞部内が酸化性ガスによって置換された接合
基板を酸化性ガス雰囲気中で熱処理することによって上
記空洞部内に酸化膜を埋設する工程を有する。
あるいは、凹部および溝部を形成した第１半導体基板
と、第２半導体基板とを高純度の酸化性ガス雰囲気中に
配置し、これらの鏡面どうしを密着させて直接接合して
接合基板を形成すると同時に、第１半導体基板の上記凹
部と第２半導体基板とで形成される空洞部内に高純度の
酸化性ガスを充填し、しかる後、得られた接合基板を酸
化性ガス雰囲気中で熱処理することによって、上記空洞
部内に酸化膜を形成してもよい。
と、第２半導体基板とを高純度の酸化性ガス雰囲気中に
配置し、これらの鏡面どうしを密着させて直接接合して
接合基板を形成すると同時に、第１半導体基板の上記凹
部と第２半導体基板とで形成される空洞部内に高純度の
酸化性ガスを充填し、しかる後、得られた接合基板を酸
化性ガス雰囲気中で熱処理することによって、上記空洞
部内に酸化膜を形成してもよい。
［作用］ 半導体基板を大気中で直接接合すると、接合後の基板
に形成される空洞部内は空気で満たされることになる。
この接合基板を真空引きすることにより、空洞部内の空
気を除去し、その後、真空系内に高純度の酸化性ガスを
供給すれば、溝部を介して空洞部内は酸化性ガスで満た
される。あるいは接合を酸化性ガス雰囲気中で行なうこ
とによっても空洞部内を酸化性ガスで満たすことが可能
である。
に形成される空洞部内は空気で満たされることになる。
この接合基板を真空引きすることにより、空洞部内の空
気を除去し、その後、真空系内に高純度の酸化性ガスを
供給すれば、溝部を介して空洞部内は酸化性ガスで満た
される。あるいは接合を酸化性ガス雰囲気中で行なうこ
とによっても空洞部内を酸化性ガスで満たすことが可能
である。
この接合基板を熱処理すれば、空洞部内は酸化性ガス
のみで満たされているので、酸化反応が円滑に進み、空
洞部表面に酸化膜が均一に成長する。また、窒素等未反
応ガスが滞留することがなく、外部から順次酸化性ガス
が供給されるので、酸化速度が増大し、短時間で酸化膜
を埋め込むことができる。
のみで満たされているので、酸化反応が円滑に進み、空
洞部表面に酸化膜が均一に成長する。また、窒素等未反
応ガスが滞留することがなく、外部から順次酸化性ガス
が供給されるので、酸化速度が増大し、短時間で酸化膜
を埋め込むことができる。
［第１実施例］ 以下、本発明の実施例を図面を参照して説明する。第
１図は本実施例の半導体装置の製造工程を示す断面図で
ある。
１図は本実施例の半導体装置の製造工程を示す断面図で
ある。
まず、第１図（ａ）の如く、少なくとも一方の面を鏡
面研磨したN-型の第１半導体基板１の鏡面1aの一部を、
化学エッチングあるいは反応性イオンエッチング（以下
RIEという）により選択的にエッチングし、深さ0.2〜２
μｍの凹部２を形成する。
面研磨したN-型の第１半導体基板１の鏡面1aの一部を、
化学エッチングあるいは反応性イオンエッチング（以下
RIEという）により選択的にエッチングし、深さ0.2〜２
μｍの凹部２を形成する。
次に第１図（ｂ）に示すように、凹部２の側縁2a（第
１図（ａ））に沿って、基板端部に開口する溝３を化学
エッチング、RIEあるいはダイシングにより形成する。
このとき、溝３は凹部２より深くすることが望ましく、
具体的には幅２μｍ以上、深さ２μｍ以上とする。
１図（ａ））に沿って、基板端部に開口する溝３を化学
エッチング、RIEあるいはダイシングにより形成する。
このとき、溝３は凹部２より深くすることが望ましく、
具体的には幅２μｍ以上、深さ２μｍ以上とする。
この第１半導体基板１と、少なくとも一方の面を鏡面
研磨したN+型の第２半導体基板５とを、例えばトリクレ
ン煮沸、アセトン超音波洗浄、NH3:H2O2:H2O＝1:1:4の
混合液による有機物の除去、HCl:H2O2:H2O＝1:1:4の混
合液による金属汚染の除去、および純水洗浄を順次施す
ことにより、充分洗浄する。その後、さらにHF:H2O＝1:
50の混合液により表面の自然酸化膜を除去した後、例え
ばH2SO4:H2O2＝3:1の混合液により基板表面に15Å以下
の酸化膜を形成し、親水性を持たせて、純水にて洗浄す
る。
研磨したN+型の第２半導体基板５とを、例えばトリクレ
ン煮沸、アセトン超音波洗浄、NH3:H2O2:H2O＝1:1:4の
混合液による有機物の除去、HCl:H2O2:H2O＝1:1:4の混
合液による金属汚染の除去、および純水洗浄を順次施す
ことにより、充分洗浄する。その後、さらにHF:H2O＝1:
50の混合液により表面の自然酸化膜を除去した後、例え
ばH2SO4:H2O2＝3:1の混合液により基板表面に15Å以下
の酸化膜を形成し、親水性を持たせて、純水にて洗浄す
る。
次に、乾燥窒素等による乾燥を行ない、基板表面に吸
着する水分量を制御した後、第１図（ｃ）の如く２枚の
基板１、５の鏡面1a、5aどうしを密着させる。これによ
り、２枚の基板１、５は表面に形成されたシラノール基
および表面に吸着した水分子の水素結合により接着す
る。さらに、この接着した基板１、５を10Torr以下の真
空中にて乾燥させる。このとき、基板１、５の反りを補
償するため、30g重/cm2以下の荷重を印加してもよい。
着する水分量を制御した後、第１図（ｃ）の如く２枚の
基板１、５の鏡面1a、5aどうしを密着させる。これによ
り、２枚の基板１、５は表面に形成されたシラノール基
および表面に吸着した水分子の水素結合により接着す
る。さらに、この接着した基板１、５を10Torr以下の真
空中にて乾燥させる。このとき、基板１、５の反りを補
償するため、30g重/cm2以下の荷重を印加してもよい。
この後、基板１、５を、例えば窒素、アルゴン等の不
活性ガス雰囲気中で、1100℃以上、１時間以上の熱処理
を施すことにより、接着面において脱水縮合反応が起き
てシリコン（Si）と酸素（Ｏ）の結合（Si−Ｏ−Si）が
でき、さらに酸素が基板に拡散してSi原子どうしの結合
ができて（Si−Si）、２枚の基板１、５が直接接合され
た接合基板10が形成される。このとき上記凹部２は接合
しておらず、凹部２と第２半導体基板５の鏡面5aとで空
洞部４が形成される。
活性ガス雰囲気中で、1100℃以上、１時間以上の熱処理
を施すことにより、接着面において脱水縮合反応が起き
てシリコン（Si）と酸素（Ｏ）の結合（Si−Ｏ−Si）が
でき、さらに酸素が基板に拡散してSi原子どうしの結合
ができて（Si−Si）、２枚の基板１、５が直接接合され
た接合基板10が形成される。このとき上記凹部２は接合
しておらず、凹部２と第２半導体基板５の鏡面5aとで空
洞部４が形成される。
なお、この工程では1100℃以上の高温熱処理を不活性
ガス雰囲気中で行なうため、熱処理中に空洞部４内の酸
素は消費され、空洞部４には外部から不活性ガスが侵
入、充填されることになる。
ガス雰囲気中で行なうため、熱処理中に空洞部４内の酸
素は消費され、空洞部４には外部から不活性ガスが侵
入、充填されることになる。
本実施例では、酸化膜成長の阻害要因となる不活性ガ
スを空洞部４内から除去するため、第１図（ｄ）の工程
で、真空容器６中に接合基板10を配し、真空ポンプ61に
より真空容器６内を排気する。このとき真空ポンプ61に
連通する真空バルブ62は開、酸化性雰囲気ガスに連通す
る真空バルブ63は閉状態とする。また真空到達度は、次
工程の酸化膜成長の際に残留不活性ガスの膨張による阻
害をなくすために空洞内のガスはほぼ完全に除去する必
要がある。具体的には真空到達度を10Pa以下とすること
が望ましい。真空引きの時間は、高々１μｍ程度の間隙
しかない空洞部４を排気する必要から、圧損あるいは空
洞部４に面する基板表面に吸着したガスを完全に除去す
るために、できるだけ長い時間行なう必要がある。具体
的には真空容器６の真空系が10Pa以下となってから30分
以上とすることが望ましい。さらにこの真空引き中に接
合基板10をヒータ64により加熱し、基板表面に吸着した
ガスの排気の促進を行なってもよい。この時の加熱温度
としては100℃以上とすることが望ましい。
スを空洞部４内から除去するため、第１図（ｄ）の工程
で、真空容器６中に接合基板10を配し、真空ポンプ61に
より真空容器６内を排気する。このとき真空ポンプ61に
連通する真空バルブ62は開、酸化性雰囲気ガスに連通す
る真空バルブ63は閉状態とする。また真空到達度は、次
工程の酸化膜成長の際に残留不活性ガスの膨張による阻
害をなくすために空洞内のガスはほぼ完全に除去する必
要がある。具体的には真空到達度を10Pa以下とすること
が望ましい。真空引きの時間は、高々１μｍ程度の間隙
しかない空洞部４を排気する必要から、圧損あるいは空
洞部４に面する基板表面に吸着したガスを完全に除去す
るために、できるだけ長い時間行なう必要がある。具体
的には真空容器６の真空系が10Pa以下となってから30分
以上とすることが望ましい。さらにこの真空引き中に接
合基板10をヒータ64により加熱し、基板表面に吸着した
ガスの排気の促進を行なってもよい。この時の加熱温度
としては100℃以上とすることが望ましい。
このようにして空洞部４内を真空引きした後、バルブ
62を閉じ、バルブ63を開けてO2ガスあるいはO2,H2混合
ガスを容器６内に供給する。このときO2,H2等酸化性ガ
ス以外の不活性ガスが混入すると空洞部４内の酸化の妨
げとなるため、使用するガスは、不活性ガスの混入率が
１％以内の高純度の酸化性ガスとすることが望ましい。
このようにして真空容器６に酸化性ガスを大気圧以上の
圧力になるまで供給する。空洞部４内は前記の如く非常
に狭い領域であるので、圧損を考慮して大気圧以上の圧
力に到達してから１分以上保持することが望ましい。
62を閉じ、バルブ63を開けてO2ガスあるいはO2,H2混合
ガスを容器６内に供給する。このときO2,H2等酸化性ガ
ス以外の不活性ガスが混入すると空洞部４内の酸化の妨
げとなるため、使用するガスは、不活性ガスの混入率が
１％以内の高純度の酸化性ガスとすることが望ましい。
このようにして真空容器６に酸化性ガスを大気圧以上の
圧力になるまで供給する。空洞部４内は前記の如く非常
に狭い領域であるので、圧損を考慮して大気圧以上の圧
力に到達してから１分以上保持することが望ましい。
このように空洞部４内に酸化性ガスを充填した後、直
ちにこの接合基板10を800℃以上に加熱可能なヒータ71
を有する熱処理容器７に入れる（第１図（ｅ））。次い
で、接合基板10を例えばドライO2、ウェットO2,H2,O2混
合気体等の酸化性雰囲気中で800℃以上、１時間以上の
熱処理を施す。これにより、溝３を通して空洞部４内に
酸化性ガスが供給され、溝３表面および空洞部４内に酸
化膜11を形成する。ただしこの酸化工程は、空洞部４が
成長する酸化膜11によって完全に埋設、充填されるまで
最低行なう。
ちにこの接合基板10を800℃以上に加熱可能なヒータ71
を有する熱処理容器７に入れる（第１図（ｅ））。次い
で、接合基板10を例えばドライO2、ウェットO2,H2,O2混
合気体等の酸化性雰囲気中で800℃以上、１時間以上の
熱処理を施す。これにより、溝３を通して空洞部４内に
酸化性ガスが供給され、溝３表面および空洞部４内に酸
化膜11を形成する。ただしこの酸化工程は、空洞部４が
成長する酸化膜11によって完全に埋設、充填されるまで
最低行なう。
なお、空洞部４の酸化速度を上げるため、接合前、つ
まり第１図（ａ）または（ｂ）の工程で、酸化促進のた
め酸素をイオン注入しておいてもよい。イオン注入条件
としては、例えばO2 +を用いてドーズ量を５×1014/cm2
とし、第１半導体基板の鏡面1aおよび第２半導体基板の
鏡面5aいずれかあるいは両方の面に注入すれば、ウエハ
表面が非晶質化され、この状態で上記（ｃ）の接合工程
を実施例すればSi−Si接合部で固相成長が起こり、より
結晶性の良好なSi−Si接合状態を得ることが可能とな
る。
まり第１図（ａ）または（ｂ）の工程で、酸化促進のた
め酸素をイオン注入しておいてもよい。イオン注入条件
としては、例えばO2 +を用いてドーズ量を５×1014/cm2
とし、第１半導体基板の鏡面1aおよび第２半導体基板の
鏡面5aいずれかあるいは両方の面に注入すれば、ウエハ
表面が非晶質化され、この状態で上記（ｃ）の接合工程
を実施例すればSi−Si接合部で固相成長が起こり、より
結晶性の良好なSi−Si接合状態を得ることが可能とな
る。
また（ｄ）から（ｅ）への工程に移るときは、空洞部
４内への外気の混入を避けるため、できるだけ短時間に
処理する必要があり、大気に曝す時間は１時間以内とす
ることが望ましい。さらに（ｄ）、（ｅ）の処理が同一
装置で実施可能であれば大気に曝されることがなくなる
ためより望ましい。また、熱処理容器７中の雰囲気は大
気圧より高い圧力を保持できれば空洞部４内へ酸化性ガ
スがより容易に供給できる。
４内への外気の混入を避けるため、できるだけ短時間に
処理する必要があり、大気に曝す時間は１時間以内とす
ることが望ましい。さらに（ｄ）、（ｅ）の処理が同一
装置で実施可能であれば大気に曝されることがなくなる
ためより望ましい。また、熱処理容器７中の雰囲気は大
気圧より高い圧力を保持できれば空洞部４内へ酸化性ガ
スがより容易に供給できる。
このように、空洞部４内に高純度の酸化性ガスを充填
た状態で熱処理を行なえば、空洞部内のガスは全て酸化
膜11の形成に使用されるため、外気と空洞部４内の圧力
差により熱処理容器７内の酸化性ガスは溝３を通って容
易に供給され、酸化膜が均一に成長するとともに、極め
て短時間に空洞部表面の酸化膜11の成長、埋設が可能と
なる。
た状態で熱処理を行なえば、空洞部内のガスは全て酸化
膜11の形成に使用されるため、外気と空洞部４内の圧力
差により熱処理容器７内の酸化性ガスは溝３を通って容
易に供給され、酸化膜が均一に成長するとともに、極め
て短時間に空洞部表面の酸化膜11の成長、埋設が可能と
なる。
本実施例では、前述したように、基板接合後、不活性
ガス雰囲気中で熱処理を行なっているため、空洞部４内
の酸素は消費されて不活性ガスが充填されている。この
空洞部４は間隙が高々１μｍ程度しかないため、単に外
気に放置しただけでは空洞内の不活性ガスが外気と混合
してこれと完全に置換するには相当の長時間を要し、例
えば24時間の放置でも十分ではない。仮に、このように
不活性ガスが空洞部４内に滞留した状態で熱処理容器７
に入れ、工程（ｅ）の酸化処理を行なったとすると、通
常この酸化処理工程は1000℃以上の高温中で行なわれる
ため、空洞部４内に残留する不活性ガスが熱膨張し（常
温の4.3倍）、空洞部４内が不活性ガスで充満してしま
う。こうなると、容易に酸化性ガスが内部に侵入でき
ず、酸化膜の成長速度を著しく低下させることになる。
ガス雰囲気中で熱処理を行なっているため、空洞部４内
の酸素は消費されて不活性ガスが充填されている。この
空洞部４は間隙が高々１μｍ程度しかないため、単に外
気に放置しただけでは空洞内の不活性ガスが外気と混合
してこれと完全に置換するには相当の長時間を要し、例
えば24時間の放置でも十分ではない。仮に、このように
不活性ガスが空洞部４内に滞留した状態で熱処理容器７
に入れ、工程（ｅ）の酸化処理を行なったとすると、通
常この酸化処理工程は1000℃以上の高温中で行なわれる
ため、空洞部４内に残留する不活性ガスが熱膨張し（常
温の4.3倍）、空洞部４内が不活性ガスで充満してしま
う。こうなると、容易に酸化性ガスが内部に侵入でき
ず、酸化膜の成長速度を著しく低下させることになる。
第２図は３インチウエハにおいて、幅30μｍ、深さ30
μｍの溝を形成した場合の空洞部内に酸化性ガスを充填
した場合（本実施例）と大気を充填した場合（比較例）
とで空洞部の埋設状態がどう変わるかを測定した結果で
ある。図に明らかなように、本実施例の方法では２時間
という短時間の熱処理によって空洞部の埋設率がほぼ10
0％に達している。これに対し、比較例では反応速度が
遅い上、10時間という長時間の熱処理を施してもウエハ
全面での埋設は不可能であり、本発明方法が非常に有効
であることが判明した。
μｍの溝を形成した場合の空洞部内に酸化性ガスを充填
した場合（本実施例）と大気を充填した場合（比較例）
とで空洞部の埋設状態がどう変わるかを測定した結果で
ある。図に明らかなように、本実施例の方法では２時間
という短時間の熱処理によって空洞部の埋設率がほぼ10
0％に達している。これに対し、比較例では反応速度が
遅い上、10時間という長時間の熱処理を施してもウエハ
全面での埋設は不可能であり、本発明方法が非常に有効
であることが判明した。
次に、第１図（ｆ）に示すように、第１半導体基板１
の表面1bに、溝３が開口するまで研磨またはエッチング
する。そしてさらに第１図（ｇ）の如く、例えばCVD法
により例えば多結晶シリコン13を堆積させ、溝３を埋め
る。ただしこの際の充填物質は酸化物や窒化ケイ素物等
の絶縁物でもよく、充填方法もスパッタ、蒸着、SOG等
でもよい。また溝３は表面の開口部が閉じられれば必ず
しも完全に多結晶シリコン13で埋められていなくてもよ
く、空洞部が残ってもよい。
の表面1bに、溝３が開口するまで研磨またはエッチング
する。そしてさらに第１図（ｇ）の如く、例えばCVD法
により例えば多結晶シリコン13を堆積させ、溝３を埋め
る。ただしこの際の充填物質は酸化物や窒化ケイ素物等
の絶縁物でもよく、充填方法もスパッタ、蒸着、SOG等
でもよい。また溝３は表面の開口部が閉じられれば必ず
しも完全に多結晶シリコン13で埋められていなくてもよ
く、空洞部が残ってもよい。
そして、例えばラップポリッシュあるいはエッチング
バック等により、表面の堆積物を除去し、平坦化するこ
とにより多結晶シリコン13および酸化膜11で他の領域と
電気的に完全に分離された領域12を有する半導体基板10
を得る。この半導体基板10に所定の素子を形成すること
により所望の半導体装置を得ることができる。
バック等により、表面の堆積物を除去し、平坦化するこ
とにより多結晶シリコン13および酸化膜11で他の領域と
電気的に完全に分離された領域12を有する半導体基板10
を得る。この半導体基板10に所定の素子を形成すること
により所望の半導体装置を得ることができる。
第３図は、縦型パワートランジスタ８およびトランジ
スタ８を制御する論理回路９を、１チップの半導体基板
10に搭載した例である。
スタ８を制御する論理回路９を、１チップの半導体基板
10に搭載した例である。
ここで、半導体基板10はN-型の低不純物濃度の第１半
導体基板１とN+型の第２半導体基板５とを直接接合した
もので、上記第１図の工程により作製された絶縁分離領
域12を有する。縦型パワートランジスタ８は、基板１の
端面にソース電極81、ゲート電極82が形成され、また第
２半導体基板５の端面にはドレイン電極83が形成されて
いる。論理回路９は、基板１の領域12内に、ソース、ド
レイン、ゲートの各電極が形成してあり、シリコン酸化
膜11と多結晶シリコン13によって基板のその他の部分と
絶縁分離されている。
導体基板１とN+型の第２半導体基板５とを直接接合した
もので、上記第１図の工程により作製された絶縁分離領
域12を有する。縦型パワートランジスタ８は、基板１の
端面にソース電極81、ゲート電極82が形成され、また第
２半導体基板５の端面にはドレイン電極83が形成されて
いる。論理回路９は、基板１の領域12内に、ソース、ド
レイン、ゲートの各電極が形成してあり、シリコン酸化
膜11と多結晶シリコン13によって基板のその他の部分と
絶縁分離されている。
本実施例では、上記絶縁分離領域12が単結晶基板によ
り形成されているため、素子特性が良好であり、また酸
化膜11によってトランジスタ８と絶縁分離されているた
め、分離耐圧が大きく、耐熱性にも優れている。さら
に、分離溝３が表面に露出するため、分離領域12と、表
面に形成する素子との位置合わせが容易である。
り形成されているため、素子特性が良好であり、また酸
化膜11によってトランジスタ８と絶縁分離されているた
め、分離耐圧が大きく、耐熱性にも優れている。さら
に、分離溝３が表面に露出するため、分離領域12と、表
面に形成する素子との位置合わせが容易である。
［第２実施例］ 第４図は本発明の第２の実施例の製造工程を示す。本
実施例において第４図（ａ）（ｂ）の工程は上記第１実
施例と同様であり、N-型第１半導体基板１の鏡面研磨面
に深さ0.2〜２μｍの凹部２と凹部２の側縁2aに沿って
基板端部に開口する溝３を形成する。
実施例において第４図（ａ）（ｂ）の工程は上記第１実
施例と同様であり、N-型第１半導体基板１の鏡面研磨面
に深さ0.2〜２μｍの凹部２と凹部２の側縁2aに沿って
基板端部に開口する溝３を形成する。
次に、（ｃ）の工程で、この第１半導体基板１と、少
なくとも一方の面を鏡面研磨したN+型第２半導体基板５
とを、第１実施例と同様の方法で洗浄、表面処理した
後、接着しない状態で真空容器６内に入れ、真空ポンプ
61により真空容器６内を排気する。真空バルブ62は開、
真空バルブ63は閉とする。到達真空度は、前述の如く10
Pa以下とすることが望ましい。しかる後、真空バルブ62
を閉じて、真空バルブ63を開け、高純度のO2ガスあるい
はH2,O2混合ガスを容器に充填する。このとき容器６内
の圧力は大気圧以上が望ましい。この状態で２枚の基板
１、５の鏡面1a、5aどうしを密着させる。これにより、
２枚の基板１、５は表面に形成されたシラノール基およ
び表面に吸着した水分子の水素結合により接着し、第１
半導体基板１の凹部２と第２半導体基板５の表面5aとで
形成される空洞部内は高純度の酸化性ガスが充填された
状態となる。
なくとも一方の面を鏡面研磨したN+型第２半導体基板５
とを、第１実施例と同様の方法で洗浄、表面処理した
後、接着しない状態で真空容器６内に入れ、真空ポンプ
61により真空容器６内を排気する。真空バルブ62は開、
真空バルブ63は閉とする。到達真空度は、前述の如く10
Pa以下とすることが望ましい。しかる後、真空バルブ62
を閉じて、真空バルブ63を開け、高純度のO2ガスあるい
はH2,O2混合ガスを容器に充填する。このとき容器６内
の圧力は大気圧以上が望ましい。この状態で２枚の基板
１、５の鏡面1a、5aどうしを密着させる。これにより、
２枚の基板１、５は表面に形成されたシラノール基およ
び表面に吸着した水分子の水素結合により接着し、第１
半導体基板１の凹部２と第２半導体基板５の表面5aとで
形成される空洞部内は高純度の酸化性ガスが充填された
状態となる。
そして第４図（ｄ）において、速やかにこの接合基板
10を800℃以上に加熱可能なヒータ71を有する熱処理容
器７に入れ、例えばドライO2、ウェットO2,H2,O2混合燃
焼気体等の酸化性雰囲気中で800℃以上、１時間以上の
熱処理を施し、溝３表面および空洞部４内を酸化して、
酸化膜11を形成する。この場合も第１実施例同様、空洞
部４が酸化膜11によって完全に埋設、充填されるまで最
低行なう。
10を800℃以上に加熱可能なヒータ71を有する熱処理容
器７に入れ、例えばドライO2、ウェットO2,H2,O2混合燃
焼気体等の酸化性雰囲気中で800℃以上、１時間以上の
熱処理を施し、溝３表面および空洞部４内を酸化して、
酸化膜11を形成する。この場合も第１実施例同様、空洞
部４が酸化膜11によって完全に埋設、充填されるまで最
低行なう。
続いて第４図（ｅ）の工程で、基板１の表面1bに溝３
を開口させ、第１図（ｆ）において多結晶シリコン13を
堆積させる。
を開口させ、第１図（ｆ）において多結晶シリコン13を
堆積させる。
本実施例においても、高純度の酸化性ガスで充填した
状態で熱処理するため、第１実施例同様、極めて短時間
で空洞部４内に酸化膜11を埋設することが可能である。
状態で熱処理するため、第１実施例同様、極めて短時間
で空洞部４内に酸化膜11を埋設することが可能である。
上記第１、第２実施例においては、基板１、５の組み
合わせとしてN-型基板とN+型基板の場合で説明したが、
これらの基板の濃度は任意であり、異なる伝導型であっ
てもよい。
合わせとしてN-型基板とN+型基板の場合で説明したが、
これらの基板の濃度は任意であり、異なる伝導型であっ
てもよい。
さらに、これらの基板の一部分あるいは全面に不純物
を拡散させたものや、２枚以上の基板を接合した基板を
用いてもよい。従って，任意の基板で形成可能であるた
め、従来のエピタキシャル法では得られないような低い
不純物濃度で厚い低濃度層の形成が可能で、素子の高耐
圧化にも容易に対応できる。
を拡散させたものや、２枚以上の基板を接合した基板を
用いてもよい。従って，任意の基板で形成可能であるた
め、従来のエピタキシャル法では得られないような低い
不純物濃度で厚い低濃度層の形成が可能で、素子の高耐
圧化にも容易に対応できる。
また、第１実施例において形成される素子は絶縁ゲー
ト型素子で示したが、これに限るものではなく、例えば
ダイオード、バイポーラ素子、サイリスタ等の素子でも
よい。
ト型素子で示したが、これに限るものではなく、例えば
ダイオード、バイポーラ素子、サイリスタ等の素子でも
よい。
［発明の効果］ 以上のように、本発明方法によれば、接合基板の空洞
部内に酸化系ガスを充填することにより、続く酸化処理
における酸化反応が円滑に進み、従来のように空洞部内
に未反応ガスが滞留して熱酸化膜の成長が阻害されるこ
とがない。従って、酸化膜が均一にかつ短時間で成長
し、高耐圧の絶縁分離領域が容易に形成できるので、大
口径のウエハにも充分適用可能である。しかも埋設時間
が極めて短時間であるので、半導体基板に対する熱負荷
が小さく、基板内の欠陥発生が少なくなり、不良率を著
しく低減することができる。
部内に酸化系ガスを充填することにより、続く酸化処理
における酸化反応が円滑に進み、従来のように空洞部内
に未反応ガスが滞留して熱酸化膜の成長が阻害されるこ
とがない。従って、酸化膜が均一にかつ短時間で成長
し、高耐圧の絶縁分離領域が容易に形成できるので、大
口径のウエハにも充分適用可能である。しかも埋設時間
が極めて短時間であるので、半導体基板に対する熱負荷
が小さく、基板内の欠陥発生が少なくなり、不良率を著
しく低減することができる。
第１図〜第３図は本発明の一実施例を示し、第１図
（ａ）〜（ｇ）は半導体装置の製造工程を示す断面図、
第２図は熱処理時間と空洞部埋設率の関係を示す図、第
３図は本実施例の工程により製造された半導体装置の断
面図であり、第４図（ａ）〜（ｆ）は本発明の第２の実
施例の製造工程を示す断面図である。 １……第１半導体基板 1a……鏡面 ２……凹部 ４……空洞部 ５……第２半導体基板 5a……鏡面 ６……真空容器 ７……熱処理容器 10……接合基板
（ａ）〜（ｇ）は半導体装置の製造工程を示す断面図、
第２図は熱処理時間と空洞部埋設率の関係を示す図、第
３図は本実施例の工程により製造された半導体装置の断
面図であり、第４図（ａ）〜（ｆ）は本発明の第２の実
施例の製造工程を示す断面図である。 １……第１半導体基板 1a……鏡面 ２……凹部 ４……空洞部 ５……第２半導体基板 5a……鏡面 ６……真空容器 ７……熱処理容器 10……接合基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤野 誠二 愛知県西尾市下羽角町岩谷14番地 株式 会社日本自動車部品総合研究所内 (56)参考文献 特開 昭56−13773（ＪＰ，Ａ) 特開 昭61−42154（ＪＰ，Ａ) 特開 平２−96350（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/76
Claims (2)
- 【請求項１】少なくとも一方の面が鏡面研磨された第１
半導体基板の鏡面に凹部を形成し、この凹部の側縁に沿
って凹部より深い酸化性ガス導入用の溝部を形成する工
程と、 第１半導体基板の上記鏡面と、少なくとも一方の面が鏡
面研磨された第２半導体基板の鏡面とを直接接合する工
程と、 得られた接合基板を真空引きすることにより第１半導体
基板の上記凹部と第２半導体基板とで形成される空洞部
内を排気した後、該空洞部内に上記溝部を介して高純度
の酸化性ガスを充填する工程と、 この、空洞部内が酸化性ガスによって置換された接合基
板を酸化性ガス雰囲気中で熱処理することによって上記
空洞部内に酸化膜を埋設する工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項２】少なくとも一方の面が鏡面研磨された第１
半導体基板の鏡面に凹部を形成し、この凹部の側縁に沿
って凹部より深い酸化性ガス導入用の溝部を形成する工
程と、 第１半導体基板と、少なくとも一方の面が鏡面研磨され
た第２半導体基板とを高純度の酸化性ガス雰囲気中に配
置し、鏡面どうしを密着させて直接接合すると同時に、
第１半導体基板の上記凹部と第２半導体基板とで形成さ
れる空洞部内に高純度の酸化性ガスを充填する工程と、 得られた接合基板を酸化性ガス雰囲気中で熱処理するこ
とによって上記空洞部内に酸化膜を埋設する工程とを有
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21225790A JP2841780B2 (ja) | 1990-08-09 | 1990-08-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21225790A JP2841780B2 (ja) | 1990-08-09 | 1990-08-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0494150A JPH0494150A (ja) | 1992-03-26 |
| JP2841780B2 true JP2841780B2 (ja) | 1998-12-24 |
Family
ID=16619580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21225790A Expired - Lifetime JP2841780B2 (ja) | 1990-08-09 | 1990-08-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2841780B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5022839B2 (ja) * | 2007-09-12 | 2012-09-12 | 株式会社ミマキエンジニアリング | インクジェットプリンタ |
-
1990
- 1990-08-09 JP JP21225790A patent/JP2841780B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0494150A (ja) | 1992-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593211B2 (en) | Semiconductor substrate and method for producing the same | |
| US4044452A (en) | Process for making field effect and bipolar transistors on the same semiconductor chip | |
| JPS6245712B2 (ja) | ||
| EP0015694A2 (en) | Method for forming an insulating film on a semiconductor substrate surface | |
| US5086011A (en) | Process for producing thin single crystal silicon islands on insulator | |
| US20070173033A1 (en) | Method of fabricating a composite substrate with improved electrical properties | |
| TW200845229A (en) | Integrated hydrogen anneal and gate oxidation for improved gate oxide integrity | |
| US20020052102A1 (en) | Method for manufacturing silicon carbide device and oxidation furnace | |
| US5882990A (en) | Manufacturing method for wafer slice starting material to optimize extrinsic gettering during semiconductor fabrication | |
| JP3733792B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| JP3956487B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| JP2017199810A (ja) | 炭化珪素エピタキシャルウエハの製造方法、炭化珪素半導体装置の製造方法及び炭化珪素エピタキシャルウエハの製造装置 | |
| JP2841780B2 (ja) | 半導体装置の製造方法 | |
| US20020098664A1 (en) | Method of producing SOI materials | |
| JPS6155250B2 (ja) | ||
| JP2000228405A (ja) | 半導体材料の２つの領域間に界面領域を形成する方法および半導体装置 | |
| JPH05121535A (ja) | 不純物拡散方法およびウエハの誘電体分離方法 | |
| KR100379136B1 (ko) | 반도체 소자 형성 방법과 반도체 소자 | |
| JPH0689904A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPH0266938A (ja) | 半導体装置の製造方法 | |
| GB2056765A (en) | Fabrication of a semiconductor device in a simulated epitaxial layer | |
| CN118448268A (zh) | 一种降低碳化硅栅极界面固定电荷的工艺方法 | |
| JPH01239867A (ja) | 絶縁膜上半導体の形成方法 | |
| EP0916156B1 (en) | Method of manufacturing a semiconductor device having "shallow trench isolation" | |
| JP2973011B2 (ja) | 半導体素子分離領域の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |