JP2648785B2 - 絶縁ゲート型電界効果半導体装置の作製方法 - Google Patents

絶縁ゲート型電界効果半導体装置の作製方法

Info

Publication number
JP2648785B2
JP2648785B2 JP4333726A JP33372692A JP2648785B2 JP 2648785 B2 JP2648785 B2 JP 2648785B2 JP 4333726 A JP4333726 A JP 4333726A JP 33372692 A JP33372692 A JP 33372692A JP 2648785 B2 JP2648785 B2 JP 2648785B2
Authority
JP
Japan
Prior art keywords
region
forming
semiconductor layer
film
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4333726A
Other languages
English (en)
Other versions
JPH05259184A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP4333726A priority Critical patent/JP2648785B2/ja
Publication of JPH05259184A publication Critical patent/JPH05259184A/ja
Application granted granted Critical
Publication of JP2648785B2 publication Critical patent/JP2648785B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示パネルに用
いられる絶縁ゲート型電界効果半導体装置の作製方法に
関するものである。
【0002】
【従来の技術】単結晶珪素を用いた絶縁ゲート型電界効
果半導体装置は、広く半導体分野に用いられている。そ
の代表例には、本出願人の発明にかかる特公昭50─1986
号公報に示されている「半導体装置およびその作製方
法」がある。しかし、水素が添加されていないチャネル
形成領域に単結晶半導体を用いるのではなく、水素また
はハロゲン元素が1原子%以上の濃度に添加された非単
結晶半導体により設けられた絶縁ゲート型電界効果半導
体装置は、本出願人のその後の出願にかかる特願昭53−
124021号公報に示されている「半導体装置およびその作
製方法」( 昭和53年10月7日出願)がその代表例であ
る。かかる水素またはハロゲン元素が添加された非単結
晶半導体、特に珪素半導体がチャネル形成領域に用いら
れた絶縁ゲート型電界効果半導体装置は、オフ電流が従
来より公知の単結晶半導体を用いた場合に比べて103
105 分の1も小さい。そのため、絶縁ゲート型電界効果
半導体装置は、液晶表示パネル制御用として用いること
が有効であるとされている。
【0003】この絶縁ゲート型電界効果半導体装置は、
前記特願昭53−124021号公報に示されているごとく、ゲ
ート電極がチャネル形成領域の半導体に対し、その上側
に設けられた横チャネル型絶縁ゲート型電界効果半導体
装置、また、本出願人の出願にかかる特願昭56─001767
号公報「絶縁ゲイト型半導体装置およびその作製方法」
( 昭和56年1月9日)に示された縦チャネル型絶縁ゲー
ト型電界効果半導体装置、およびゲート電極がチャネル
形成領域を構成する半導体の下側に設けられたいわゆる
一般的に公知の薄膜絶縁ゲート型電界効果半導体装置が
知られている。
【0004】しかし、そのうち後二者に比べ前者の前記
した構造は、従来より公知の単結晶珪素を用いた絶縁ゲ
ート型電界効果半導体装置と構造が同じであるため、す
でに出来上がった技術を応用できるというきわめて優れ
た特長を有するものであった。また、従来例として、特
開昭58−2073号公報に記載された電界効果型トラ
ンジスタは、ソース領域およびドレイン領域を選択的に
アニールすることにより多結晶領域とし、チャネル形成
領域を非晶質領域としている。すなわち、同公報に示さ
れている電界効果型トランジスタは、非晶質領域の一部
を選択的にアニール処理を行なうことによって多結晶領
域としている。
【0005】
【発明が解決しようとする課題】他方、かかる絶縁ゲー
ト型電界効果半導体装置においては、ソース領域および
ドレイン領域の作製をCVD法(プラズマCVD法を含
む)により薄膜のディポジッションを行なうのではなく
イオン注入等により添加し、かつその添加物を400℃
以下の水素またはハロゲン元素が脱気しない温度範囲で
のアニールにより活性のドナーまたはアクセプタとしな
ければならない。また、液晶表示パネルのように複数の
絶縁ゲート型電界効果半導体装置を一つの絶縁基板上に
作製する場合、非単結晶半導体の所望領域に、不純物を
選択的に添加しているため、不純物領域の周囲に不純物
が添加されない非単結晶半導体領域が残る。この不純物
が添加されずに結晶化されていない領域は、高い抵抗の
ため電流がダラダラ流れ、高い周波数のスイッチングに
応答できない。以上のような問題を解決するために、本
発明は、オフ電流が少なく、かつオン、オフを高速応答
で行なうことができる液晶表示パネル用絶縁ゲート型電
界効果半導体装置の作製方法を提供することを目的とす
る。
【0006】
【課題を解決するための手段】以上のような問題を解決
するために、本発明の絶縁ゲート型電界効果半導体装置
の作製方法は、絶縁表面を有する基板(1)上に水素ま
たはハロゲン元素が添加された非単結晶薄膜半導体層
(2)を形成する工程と、上記非単結晶薄膜半導体層
(2)上にゲート絶縁膜(3)を形成する工程と、当該
ゲート絶縁膜(3)上の所定位置に選択的にゲート電極
(4)を形成する工程と、上記ゲート電極(4)をマス
クとすると共に、上記ゲート絶縁膜(3)を通して
非単結晶薄膜半導体層(2)におけるソース領域およ
びドレイン領域となる領域、および上記非単結晶薄膜半
導体層(2)の存在しない領域に不純物を添加する工程
と、上記ゲート絶縁膜(3)が形成された上記非単結晶
薄膜半導体層(2)、および上記絶縁表面を有する基板
(1)に対して線状の強紫外光を一端から他端に向けて
走査することによって照射し、上記非単結晶薄膜半導体
層(2)の温度を400℃以下の温度にして、不純物が
添加された領域の結晶化を助長してソース領域およびド
レイン領域を形成する工程と、からなり上記ソース領域
およびドレイン領域の間にチャネル形成領域が形成され
ていることを特徴とする。また、本発明の絶縁ゲート型
電界効果半導体装置の作製方法は、絶縁表面を有する基
板(1)上に水素またはハロゲン元素が添加された複数
の非単結晶薄膜半導体層(2)を島状に形成する工程
と、上記複数の非単結晶薄膜半導体層(2)上にゲート
絶縁膜(3)を形成する工程と、当該ゲート絶縁膜
(3)上の所定位置に選択的にゲート電極(4)を形成
する工程と、上記ゲート電極(4)をマスクとすると共
に、上記ゲート絶縁膜(3)を通して上記非単結晶
半導体層(2)におけるソース領域およびドレイン領
域となる領域、および上記非単結晶薄膜半導体層の存在
しない領域に不純物を添加する工程と、上記ゲート絶縁
膜(3)が形成された上記島状の非単結晶薄膜半導体層
(2)、および上記絶縁表面を有する基板(1)に対し
て線状の強紫外光を一端から他端に向けて走査すること
によって照射し、上記非単結晶薄膜半導体層(2)の温
度を400℃以下の温度にして、不純物が添加された領
域の結晶化を助長してソース領域およびドレイン領域を
形成する工程と、からなり上記ソース領域およびドレイ
ン領域の間にチャネル形成領域が形成されていることを
特徴とする。
【0007】本発明の課題を解決するための手段を具体
的に例示すると次のようになる。不純物の添加のないま
たは少ない非単結晶半導体(以下、水素またはハロゲン
元素が添加された非単結晶半導体を単に半導体または非
単結晶半導体と略記する)上にゲート絶縁物およびその
上にゲート電極が選択的に設けられた。さらに、このゲ
ート電極をマスクとしてイオン注入法等によりソ−ス、
ドレイン用の不純物を添加した、たとえばNチャネル型
絶縁ゲート型電界効果半導体装置では、リンまたは砒
素、Pチャネル型絶縁ゲート型電界効果半導体装置で
は、ホウ素を非単結晶半導体のソース、ドレイン領域の
内部にゲート絶縁膜を貫通してそれぞれ添加した。
【0008】この後、この不活性の不純物が添加された
領域を含み、基板全ての領域に対して、400 ℃以下の温
度で強光照射をし、強紫外光アニ−ル(以下単に光アニ
−ルという)を行う。かくして、ゲート部により遮光さ
れたチャネル形成領域を除き、全ての非単結晶半導体領
域に対し、光照射を行なう。すると、ソースおよびドレ
イン用の不純物領域を構成する非単結晶半導体は、全て
光照射され、それらの領域の結晶化度がチャネル形成領
域よりも助長された半導体、特に著しくは多結晶または
単結晶構造の半導体に変成せしめた。すなわち、本発明
は、従来より公知の水素またはハロゲン元素が添加され
ていない単結晶の半導体に対し、イオンを注入し、それ
に強光アニ−ルを行う。この光アニールを基板全面にわ
たって行なうため、光を基板表面のー端より他端に走査
することにより結晶成長をプロセス上含ませ、結晶化度
を助長し不純物領域としたものである。
【0009】
【作用】絶縁表面を有する基板上には、水素またはハロ
ゲン元素が添加された一つまたは複数の非単結晶薄膜
導体層が島状に形成される。非単結晶薄膜半導体層を形
成した同一反応炉内で、前記非単結晶薄膜半導体層上に
は、大気に触れることなく、ゲート絶縁膜が形成され
る。その後、ゲート絶縁膜上には、所定の位置に選択的
に一つまたは複数のゲート電極が形成される。そして、
選択的に形成された上記ゲート電極をマスクとすると共
に、ゲート絶縁膜が形成された非単結晶薄膜半導体層
および絶縁表面を有する基板に対して、不純物が上記ゲ
ート絶縁膜を通して添加され、ソース領域およびドレイ
ン領域が形成されている。また、上記ゲート電極をマス
クとして、上記ゲート絶縁膜が形成された上記島状の非
単結晶薄膜半導体層、および上記絶縁表面を有する基板
に対して、線状の強紫外光を一端から他端に向けて走査
することによって照射し、上記ゲート絶縁膜を通して
単結晶薄膜半導体層の温度を400゜C以下の温度にし
て、不純物が添加された領域の結晶化を助長し、上記ソ
ース領域およびドレイン領域に光アニール処理を施す。
ソース領域およびドレイン領域からなる不純物領域は、
光アニール処理を施す際に、ゲート絶縁膜で覆われてい
ること、線状の強紫外光を一方から他方に走査するこ
と、および非単結晶薄膜半導体層の温度を400°C以
下にすることによって、非単結晶薄膜半導体層の表面か
ら水素またはハロゲン元素脱気し難くなるまた、非
単結晶薄膜半導体層上に形成されたゲート絶縁膜は、光
アニールの際の熱から、ソース領域およびドレイン領域
の表面を保護する。したがって、絶縁ゲート型電界効果
半導体装置は、「ON」、「OFF」に対し、オン電流
の立ち上がり時に流れ難かったり、また他方、電流の立
ち下がり時にダラダラ流れてしまったりすることがなく
なった。すなわち、本発明の絶縁ゲート型電界効果半導
体装置は、オフ電流が少なく、かつオン、オフを高速応
答で行なうことができた。以下に実施例により本発明を
説明する。
【0010】
【実 施 例】図1は本発明の一実施例である絶縁ゲー
ト型電界効果電界効果半導体装置の製造工程を説明する
ための縦断面図である。基板(1) は、たとえば石英ガラ
スからなり、図1(A) に示すごとく、その厚さを1.1 m
m とし、大きさを10cm×10cmとした。この基板
(1) の上面には、ジシラン(Si2H6) の水銀励起法を用い
ない光プラズマCVD(2537Åの波長を含む低圧水銀灯、基
板温度210 度C) により、水素が1原子%以上の濃度に
添加されたアモルファス構造を含む非単結晶半導体(2)
が、たとえば0.2 μmの厚さに形成された。
【0011】さらに、この非単結晶半導体(2) の上面に
は、光CVD 法により、たとえば窒化珪素膜からなるゲー
ト絶縁膜(3) が同一反応炉で半導体表面を大気に触れる
ことなく積層された。すなわち、ゲート絶縁膜(3) は、
ジシラン(Si2H6 )とアンモニア(NH3 )、またはヒ
ドラジン(N2 4 )との反応( 2537Åの波長を含む低
圧水銀灯、基板温度250 ℃) により、Si3N4 を水銀増感
法を用いることなしに1000Åの厚さに作製された。この
後、絶縁ゲート型電界効果半導体装置を形成する領域
(5) を除いた部分は、プラズマエッチング法により除去
された。プラズマエッチング反応は、CF4 +O2(5%)
の反応性気体を導入すると共に、図示されていない平行
平板電極に周波数13.56MHzを印加して、室温で行われ
た。ゲート絶縁膜(3) は、上記基板(1)の全面にわたっ
て形成してもよい。
【0012】ゲート絶縁膜(3) 上には、N + の導電型の
微結晶または多結晶半導体が0.3 μmの厚さに積層され
た。このN+の半導体膜は、レジスト膜(6) を用いてフォ
トエッチング法で非所望な部分を除去した後、ゲート電
極(4) が形成された。その後、このレジスト膜(6) と、
N+半導体のゲート電極(4) と、ゲート絶縁膜(3)とから
なるゲート部をマスクとして、ソ−ス、ドレインとなる
領域には、イオン注入法により、1×1020cm-3の濃度
に図1(B) に示すごとく、一導電型の不純物、たとえば
リンが添加され、一対の不純物領域(7) 、(8) となっ
た。
【0013】さらに、基板(1) は、その全体に対し、ゲ
ート電極(4) のレジスト膜(6) が除去された後、強紫外
光(10)の光アニ−ル処理が行われた。すなわち、超高圧
水銀灯(出力5KW 、波長250 〜600 nm、光径15mm、
長さ180 mm) に対し裏面側は、放物面の反射鏡を用い
前方に石英のシリンドリカルレンズ(焦点距離150 c
m、集光部幅2 mm、長さ180 mm) により、線状に照
射部を構成した。そして、基板(1) の照射面は、線状照
射部に対して直交する方向に、5 〜50cm/ 分の速度で
走査( スキャン) され、基板10cm×10cmの全面に強
光(10)が照射されるようにした。
【0014】かくすると、ゲート電極(4)は、ゲート
電極(4)側にリンが多量に添加されているため、十分
光を吸収し多結晶化した。また、不純物領域(7)、
(8)は、一度溶融し再結晶化することにより走査する
方向、すなわち、X方向に溶融、再結晶をシフト(移
動)させた。その結果、単に全面を均一に加熱するのみ
に比べ、X方向への走査による溶融、再結晶工程からな
成長機構が加わるため結晶粒径をより大きくすること
ができた。絶縁基板上に選択的に非単結晶半導体が形成
され、この非単結晶半導体のゲート部で覆われたチャネ
ル形成領域を除き、他部の非単結晶半導体は、ソース領
域晶化せしめることができる。この強光アニールにより
多結晶化した領域は、不純物領域(7)、(8)の下側
の全領域にまで及ぶ必要がない。図1において、破線
(11)、(11’)で示したごとく、その上層部のみ
が少なくとも結晶化し、不純物領域(7)、(8)を活
性にすることが重要である。
【0015】さらに、そのソース領域およびドレイン領
域の端部(15)、(15') は、ゲート電極の端部(16)、(1
6') に対し、チャネル領域側に入り込むように設けられ
ている。そして、N型不純物領域 (7)、(8) 、I型非単
結晶半導体領域(2) 、接合界面(17)、(17') からなるチ
ャネル形成領域は、I型半導体領域における非単結晶半
導体、および不純物領域から入り込んだ結晶化半導体か
ら構成されるハイブリッド構造となっている。このI型
半導体領域内の結晶化半導体の程度は、光アニ−ルの走
査スピ−ド、強度(照度)によって決められる。
【0016】図1(B)の工程の後、ポリイミド樹脂
は、全面に2μmの厚さにコートされる。そして、ポリ
イミド樹脂には、電極穴(13)、(13’)が形成さ
れた後、アルミニュームのオームコンタクトおよびその
リード(14)、(14’)が形成される。この2層目
のリード(14)、(14’)は、形成する際に、ゲー
ト電極(4)と連結してもよい。この光アニールの結果
は、シート抵抗が光照射前の4×10−3(オームc
m)−1から1×10+2(オームcm)−1になり、
光アニール前と比べ電気伝導度特性が向上した。チャネ
ル形成領域の長さが3μm、および10μmの場合、チ
ャネル幅1mmの条件下において、それぞれ図2におけ
る符号(21)、(22)によって示されるごとく、V
th=+2V、VDD=10Vにて1×10−5A、2
×10−5Aの電流を得ることができた。なお、オフ電
流は、(VGG=0V)10−10〜10−11(A)
であり、単結晶半導体の10−6(A)に比べ10
の1も小さかった。
【0017】本実施例は、線状に集光された光を基板全
面にわたって走査するように照射したため、大面積大規
模集積化を行うことが可能になった。そのため、大面積
例えば30cm×30cmのパネル内に500 個×500 個の絶
縁ゲート型電界効果半導体装置の作製すらも可能とする
ことができ、液晶表示素子の制御用絶縁ゲート型電界効
果半導体装置として応用することができた。光アニ−ル
プロセスによる400 ℃以下の低温処理であるため、多結
晶化または単結晶化した半導体がその内部の水素または
ハロゲン元素を含んで形成することができた。また、光
アニ−ルは、基板全面に対して同時に行うのではなく、
一端より他端に走査させた。このため、筒状の超高圧水
銀灯から照射された光は、放物ミラ−および石英レンズ
により集光されて線状にした。そして、この線状に集光
された光は、これと直交した方向に基板を走査すること
により非単結晶半導体表面を光アニ−ルすることができ
た。
【0018】この光アニ−ルは、紫外線で行うため、非
単結晶半導体の表面より内部方向への結晶化を助長させ
た。このため、十分に多結晶化または単結晶化された表
面近傍の不純物領域は、チャネル形成領域におけるゲー
ト絶縁膜のごく近傍に流れる電流制御を支障なく行うこ
とが可能となった。光照射アニ−ル工程に際し、チャネ
ル形成領域に添加された水素またはハロゲン元素は、ま
ったく影響を受けず、非単結晶半導体の状態を保持でき
るため、オフ電流を単結晶半導体の1/103 〜1/105 にす
ることができる。ソ−ス領域およびドレイン領域は、ゲ
ート電極およびゲート絶縁膜を作った後、光アニ−ルで
作製するため、ゲート絶縁物界面に汚物が付着せずに、
特性を安定させる。さらに、従来より公知の方法に比
べ、基板材料として石英ガラスのみならず任意の基板で
あるソ−ダガラス、耐熱性有機フィルムをも用いること
ができる。
【0019】異種材料界面であるチャネル形成領域を構
成する非単結晶半導体─ゲート絶縁膜─ゲート電極の形
成は、同一反応炉内でのプロセスにより、大気に触れさ
せることなく作り得るため、界面凖位の発生が少ないと
いう特長を有する。なお、本実施例において、チャネル
形成領域の非単結晶半導体の酸素、炭素および窒素のい
ずれもが5×1018cm-3以下の不純物濃度であることが
重要である。すなわち、これらが従来公知の絶縁ゲート
型電界効果半導体装置においては、チャネル層に1〜3
×1020cm-3の濃度に混合してしまった。アモルファス
珪素半導体を用いる場合においては、キャリア特にPチ
ャネル型絶縁ゲート型電界効果半導体装置で重要なホ−
ルのもつライフタイムが短くなり、特性が本実施例にお
ける絶縁ゲート型電界効果半導体装置が有する特性の1
/3以下の電流しか流れない。加えてヒステリシス特性
をIDD─VGG特性にドレイン電界を2×106V/cm以上
加える場合に観察されてしまった。また、他方酸素を5
×1018cm-3以下とすると、3×106V/ cmの電圧にお
いてもヒステリシスの存在が観察されなかった
【0020】
【発明の効果】本発明によれば、不純物の添加、および
不純物領域の光アニールをゲート絶縁膜が形成されてい
る非単結晶薄膜半導体層、および絶縁表面を有する基板
に対して処理したため、位置合わせの必要がなく、信頼
性の高い絶縁ゲート型電界効果半導体装置を得ることが
できた。本発明によれば、ゲート電極でマスクすると共
に、ゲート絶縁膜を貫通させて非単結晶薄膜半導体層に
不純物が添加された後、この部分を400゜C以下の温
度となるように、線状の強紫外光を一方から他方に走査
する光アニール処理を行うため、水素またはハロゲン元
脱気し難くなる。非単結晶薄膜半導体領域の表面か
ら水素脱気し難くなる。非単結晶薄膜半導体領域の表
面から水素が脱気し難くなることによって、絶縁ゲート
型電界効果半導体装置のゲート電圧−ドレイン電流特性
にヒステリシスのない、高い周波数における良好なスイ
ッチング特性を得た。本発明によれば、チャネル形成領
域は、水素またはハロゲン元素の添加により活性化され
ているため、絶縁ゲート型電界効果半導体装置における
高い周波数のスイッチング特性を向上させた。本発明に
よれば、不純物の添加、または光アニール処理を選択的
に行なわないため、一つの絶縁基板に多数、たとえば、
500個×500個の絶縁ゲート型電界効果半導体装置
を設けることができる。本発明によれば、非単結晶薄膜
半導体層上に形成されたゲート絶縁膜は、アニールの
際の熱から、ソース領域およびドレイン領域の表面を保
護する。
【図面の簡単な説明】
【図1】本発明の一実施例である絶縁ゲート型電界効果
電界効果半導体装置の製造工程を説明するための縦断面
図である。
【図2】ドレイン電流─ゲート電圧の特性を示す図であ
る。
【符号の説明】
1・・・基板 2・・・非単結晶半導体 3・・・ゲート絶縁膜 4・・・ゲート電極 5・・・絶縁ゲート型電界効果半導体装置を形成する領
域 6・・・レジスト膜 7、8・・・不純物領域 10・・・強光 11・・・破線 13、13′・・・電極穴 14、14′・・・リード 15、15′・・・ソース領域およびドレイン領域の端
部 16、16′・・・ゲート電極の端部 17、17′・・・接合界面

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁表面を有する基板上に水素またはハ
    ロゲン元素が添加された非単結晶薄膜半導体層を形成す
    る工程と、 上記非単結晶薄膜半導体層上にゲート絶縁膜を形成する
    工程と、 当該ゲート絶縁膜上の所定位置に選択的にゲート電極を
    形成する工程と、上記 ゲート電極をマスクとすると共に、上記ゲート絶縁
    を通して上記非単結晶薄膜半導体層におけるソース
    領域およびドレイン領域となる領域、および上記非単結
    晶薄膜半導体層の存在しない領域に不純物を添加する工
    程と、上記ゲート絶縁膜が形成された上記非単結晶薄膜半導体
    層、および上記絶縁表面を有する基板 に対して線状の
    紫外光を一端から他端に向けて走査することによって照
    射し、上記非単結晶薄膜半導体層の温度を400℃以下
    の温度にして、不純物が添加された領域の結晶化を助長
    してソース領域およびドレイン領域を形成する工程と、 からなり上記ソース領域およびドレイン領域の間にチャ
    ネル形成領域が形成されていることを特徴とする絶縁ゲ
    ート型電界効果半導体装置の作製方法。
  2. 【請求項2】 絶縁表面を有する基板上に水素またはハ
    ロゲン元素が添加された複数の非単結晶薄膜半導体層を
    島状に形成する工程と、 上記複数の非単結晶薄膜半導体層上にゲート絶縁膜を形
    成する工程と、 当該ゲート絶縁膜上の所定位置に選択的に ゲート電極を
    形成する工程と、上記 ゲート電極をマスクとすると共に、上記ゲート絶縁
    を通して上記非単結晶薄膜半導体層におけるソース
    領域およびドレイン領域となる領域、および上記非単結
    晶薄膜半導体層の存在しない領域に不純物を添加する工
    程と、上記ゲート絶縁膜が形成された上記 島状の非単結晶薄膜
    半導体層、および上記絶縁表面を有する基板に対して線
    状の強紫外光を一端から他端に向けて走査することによ
    って照射し、上記非単結晶薄膜半導体層の温度を400
    ℃以下の温度にして、不純物が添加された領域の結晶化
    を助長してソース領域およびドレイン領域を形成する工
    程と、 からなり上記ソース領域およびドレイン領域 の間にチャ
    ネル形成領域が形成されていることを特徴とする絶縁ゲ
    ート型電界効果半導体装置の作製方法。
JP4333726A 1992-11-20 1992-11-20 絶縁ゲート型電界効果半導体装置の作製方法 Expired - Lifetime JP2648785B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4333726A JP2648785B2 (ja) 1992-11-20 1992-11-20 絶縁ゲート型電界効果半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4333726A JP2648785B2 (ja) 1992-11-20 1992-11-20 絶縁ゲート型電界効果半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10025284A Division JPS60245174A (ja) 1984-05-18 1984-05-18 絶縁ゲイト型電界効果半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6151782A Division JP2789168B2 (ja) 1994-06-10 1994-06-10 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH05259184A JPH05259184A (ja) 1993-10-08
JP2648785B2 true JP2648785B2 (ja) 1997-09-03

Family

ID=18269276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4333726A Expired - Lifetime JP2648785B2 (ja) 1992-11-20 1992-11-20 絶縁ゲート型電界効果半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP2648785B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550663A (en) * 1978-10-07 1980-04-12 Shunpei Yamazaki Semiconductor device and method of fabricating the same
JPS582073A (ja) * 1981-06-29 1983-01-07 Sony Corp 電界効果型トランジスタ
JPS58127382A (ja) * 1982-01-26 1983-07-29 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
JPH05259184A (ja) 1993-10-08

Similar Documents

Publication Publication Date Title
JPS60245174A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JPS60245173A (ja) 絶縁ゲイト型半導体装置
JPS60245172A (ja) 絶縁ゲイト型半導体装置
JP2648785B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2789168B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法
JP2648783B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置
JP3125982B2 (ja) 絶縁ゲート型電界効果半導体装置
JP3125989B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2648788B2 (ja) 絶縁ゲート型電界効果半導体装置
JP2789170B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2789171B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP3125983B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2996854B2 (ja) 絶縁ゲート型電界効果半導体装置作製方法
JP2648784B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置
JP3125981B2 (ja) 絶縁ゲート型電界効果半導体装置
JP3127441B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2996887B2 (ja) 絶縁ゲート型電界効果半導体装置
JP2996888B2 (ja) 絶縁ゲート型電界効果半導体装置
JP2996902B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置およびその作製方法
JP3383262B2 (ja) 絶縁ゲート型電界効果半導体装置の駆動方法
JP3393535B2 (ja) 液晶表示パネル
JP2000106443A (ja) 絶縁ゲ―ト型電界効果半導体装置の作製方法
JP3401533B2 (ja) 液晶表示パネル
JP2000340802A (ja) 絶縁ゲート型電界効果半導体装置
JP2001015766A (ja) 絶縁ゲート型電界効果半導体装置の作製方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term