JP2648783B2 - 液晶表示パネル用絶縁ゲート型電界効果半導体装置 - Google Patents
液晶表示パネル用絶縁ゲート型電界効果半導体装置Info
- Publication number
- JP2648783B2 JP2648783B2 JP4333724A JP33372492A JP2648783B2 JP 2648783 B2 JP2648783 B2 JP 2648783B2 JP 4333724 A JP4333724 A JP 4333724A JP 33372492 A JP33372492 A JP 33372492A JP 2648783 B2 JP2648783 B2 JP 2648783B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- field effect
- semiconductor device
- gate
- crystal semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【0001】
【産業上の利用分野】本発明は、液晶表示パネル用絶縁
ゲート型電界効果半導体装置に関するものである。
ゲート型電界効果半導体装置に関するものである。
【0002】
【従来の技術】単結晶珪素を用いた絶縁ゲート型電界効
果半導体装置は、広く半導体分野に用いられている。そ
の代表例には、本出願人の発明にかかる特公昭50−1986
号公報に示されている「半導体装置およびその作製方
法」がある。しかし、チャネル形成領域を単結晶半導体
を用いるのではなく、水素またはハロゲン元素が1原子
%以上の濃度に添加された非単結晶半導体により設けら
れた絶縁ゲート型電界効果半導体装置は、本出願人のそ
の後の出願にかかる特願昭53−124021号公報に示されて
いる「半導体装置およびその作製方法」( 昭和53年10月
7日出願)がその代表例である。かかる水素またはハロ
ゲン元素が添加された非単結晶半導体、特に珪素半導体
がチャネル形成領域に用いられた絶縁ゲート型電界効果
半導体装置は、オフ電流が従来より公知の単結晶半導体
を用いた場合に比べて103 〜105 分の1も小さい。その
ため、絶縁ゲート型電界効果半導体装置は、液晶表示パ
ネル制御用として用いることが有効であるとされてい
る。
果半導体装置は、広く半導体分野に用いられている。そ
の代表例には、本出願人の発明にかかる特公昭50−1986
号公報に示されている「半導体装置およびその作製方
法」がある。しかし、チャネル形成領域を単結晶半導体
を用いるのではなく、水素またはハロゲン元素が1原子
%以上の濃度に添加された非単結晶半導体により設けら
れた絶縁ゲート型電界効果半導体装置は、本出願人のそ
の後の出願にかかる特願昭53−124021号公報に示されて
いる「半導体装置およびその作製方法」( 昭和53年10月
7日出願)がその代表例である。かかる水素またはハロ
ゲン元素が添加された非単結晶半導体、特に珪素半導体
がチャネル形成領域に用いられた絶縁ゲート型電界効果
半導体装置は、オフ電流が従来より公知の単結晶半導体
を用いた場合に比べて103 〜105 分の1も小さい。その
ため、絶縁ゲート型電界効果半導体装置は、液晶表示パ
ネル制御用として用いることが有効であるとされてい
る。
【0003】この絶縁ゲート型電界効果半導体装置は、
前記特願昭53−124021号公報に示されているごとく、ゲ
ート電極がチャネル形成領域の半導体に対し、その上側
に設けられた横チャネル型絶縁ゲート型電界効果半導体
装置、また、本出願人の出願にかかる特願昭56─001767
号公報「絶縁ゲート型電界効果半導体装置およびその作
製方法」( 昭和56年1月9日)に示された縦チャネル型
絶縁ゲート型電界効果半導体装置、およびゲート電極が
チャネル形成領域を構成する半導体の下側に設けられた
いわゆる一般的に公知の薄膜絶縁ゲート型電界効果半導
体装置が知られている。
前記特願昭53−124021号公報に示されているごとく、ゲ
ート電極がチャネル形成領域の半導体に対し、その上側
に設けられた横チャネル型絶縁ゲート型電界効果半導体
装置、また、本出願人の出願にかかる特願昭56─001767
号公報「絶縁ゲート型電界効果半導体装置およびその作
製方法」( 昭和56年1月9日)に示された縦チャネル型
絶縁ゲート型電界効果半導体装置、およびゲート電極が
チャネル形成領域を構成する半導体の下側に設けられた
いわゆる一般的に公知の薄膜絶縁ゲート型電界効果半導
体装置が知られている。
【0004】しかし、そのうち後二者に比べ前者の前記
した構造は、従来より公知の単結晶珪素を用いた絶縁ゲ
ート型電界効果半導体装置と構造が同じであるため、す
でに出来上がった技術を応用できるというきわめて優れ
た特長を有するものであった。また、従来例として、特
開昭58−2073号公報に示された電界効果型トラン
ジスタは、多結晶領域からなるソースおよびドレイン
と、非晶質領域からなるチャネル形成領域と、当該チャ
ネル形成領域上に絶縁的に形成されたゲート電極とから
構成され、活性層の非晶質半導体を変質させることなく
低温プロセスで製造される。
した構造は、従来より公知の単結晶珪素を用いた絶縁ゲ
ート型電界効果半導体装置と構造が同じであるため、す
でに出来上がった技術を応用できるというきわめて優れ
た特長を有するものであった。また、従来例として、特
開昭58−2073号公報に示された電界効果型トラン
ジスタは、多結晶領域からなるソースおよびドレイン
と、非晶質領域からなるチャネル形成領域と、当該チャ
ネル形成領域上に絶縁的に形成されたゲート電極とから
構成され、活性層の非晶質半導体を変質させることなく
低温プロセスで製造される。
【0005】
【発明が解決しようとする課題】しかし、他方、かかる
絶縁ゲート型電界効果半導体装置においては、ソース領
域およびドレイン領域の作製をCVD法(プラズマCV
D法を含む)により薄膜のディポジッションを行なうの
ではなくイオン注入等により添加し、かつその添加物を
400℃以下の水素またはハロゲン元素が脱気しない温
度範囲でのアニールにより活性のドナーまたはアクセプ
タとしなければならない。以上のような問題を解決する
ために、本発明は、オフ電流が少なく、かつオン、オフ
を高速応答で行なうことができる液晶表示パネル用絶縁
ゲート型電界効果半導体装置を提供することを目的とす
る。
絶縁ゲート型電界効果半導体装置においては、ソース領
域およびドレイン領域の作製をCVD法(プラズマCV
D法を含む)により薄膜のディポジッションを行なうの
ではなくイオン注入等により添加し、かつその添加物を
400℃以下の水素またはハロゲン元素が脱気しない温
度範囲でのアニールにより活性のドナーまたはアクセプ
タとしなければならない。以上のような問題を解決する
ために、本発明は、オフ電流が少なく、かつオン、オフ
を高速応答で行なうことができる液晶表示パネル用絶縁
ゲート型電界効果半導体装置を提供することを目的とす
る。
【0006】
【課題を解決するための手段】前記目的を達成するため
に、本発明の液晶表示パネル用絶縁ゲート型電界効果半
導体装置は、絶縁表面を有する基板(1)上に形成され
ている少なくとも一つの非単結晶半導体層(2)と、前
記非単結晶半導体層(2)上に形成されているゲート絶
縁膜(3)と、ゲート絶縁膜(3)上で、所定の位置に
選択的に形成されているゲート電極(4)と、前記ゲー
ト絶縁膜(3)が形成されている非単結晶半導体層
(2)に不純物が添加されて結晶化が助長されているソ
ース領域(7)およびドレイン領域(8)と、上記ソー
ス領域(7)とドレイン領域(8)との間で、かつゲー
ト絶縁膜(3)の下に活性化されていない不純物を含む
領域、および水素またはハロゲン元素が添加されている
非単結晶半導体層(2)に形成されているチャネル形成
領域とを備えていることを特徴とする。
に、本発明の液晶表示パネル用絶縁ゲート型電界効果半
導体装置は、絶縁表面を有する基板(1)上に形成され
ている少なくとも一つの非単結晶半導体層(2)と、前
記非単結晶半導体層(2)上に形成されているゲート絶
縁膜(3)と、ゲート絶縁膜(3)上で、所定の位置に
選択的に形成されているゲート電極(4)と、前記ゲー
ト絶縁膜(3)が形成されている非単結晶半導体層
(2)に不純物が添加されて結晶化が助長されているソ
ース領域(7)およびドレイン領域(8)と、上記ソー
ス領域(7)とドレイン領域(8)との間で、かつゲー
ト絶縁膜(3)の下に活性化されていない不純物を含む
領域、および水素またはハロゲン元素が添加されている
非単結晶半導体層(2)に形成されているチャネル形成
領域とを備えていることを特徴とする。
【0007】本発明の課題を解決するための手段を具体
的に例示すると次のようになる。チャネル形成領域を構
成する非単結晶半導体は、酸素、炭素、および窒素のい
ずれかが5×1018cm-3以下であり、不純物の添加の
ない、またはきわめて少ないI型非単結晶半導体(以下
水素またはハロゲン元素が添加された非単結晶半導体を
単に半導体または非単結晶半導体と略記する)上にゲー
ト絶縁物およびその上にゲート電極が選択的に設けられ
た。さらに、このゲート電極をマスクとしてイオン注入
等によりソ−ス、ドレイン用の不純物を添加した、たと
えばNチャネル型絶縁ゲート型電界効果半導体装置で
は、リンまたは砒素、Pチャネル型絶縁ゲート型電界効
果半導体装置では、ホウ素を非単結晶半導体のソース、
ドレイン領域の内部にそれぞれ添加した。
的に例示すると次のようになる。チャネル形成領域を構
成する非単結晶半導体は、酸素、炭素、および窒素のい
ずれかが5×1018cm-3以下であり、不純物の添加の
ない、またはきわめて少ないI型非単結晶半導体(以下
水素またはハロゲン元素が添加された非単結晶半導体を
単に半導体または非単結晶半導体と略記する)上にゲー
ト絶縁物およびその上にゲート電極が選択的に設けられ
た。さらに、このゲート電極をマスクとしてイオン注入
等によりソ−ス、ドレイン用の不純物を添加した、たと
えばNチャネル型絶縁ゲート型電界効果半導体装置で
は、リンまたは砒素、Pチャネル型絶縁ゲート型電界効
果半導体装置では、ホウ素を非単結晶半導体のソース、
ドレイン領域の内部にそれぞれ添加した。
【0008】この後、この不活性の不純物が添加された
領域に対し、400 ℃以下の温度で強光照射をし、強紫外
光アニ−ル(以下単に光アニ−ルという)を行い、水素
またはハロゲン元素が添加残存し、かつ結晶化度がチャ
ネル形成領域よりも助長された半導体、特に著しくは多
結晶または単結晶構造の半導体に変成せしめた。すなわ
ち、本発明は、従来より公知の水素またはハロゲン元素
が添加されていない単結晶半導体に対し、イオン注入後
レ−ザアニ−ルを行うのではなく、水素またはハロゲン
元素が添加されている非単結晶半導体に対しイオン注入
をし、それに強光アニ−ルを行い、かつ、好ましくはこ
の光を基板表面をー端より他端に走査することにより結
晶成長をプロセス上含ませ結晶化度を助長とし不純物領
域としたものである。
領域に対し、400 ℃以下の温度で強光照射をし、強紫外
光アニ−ル(以下単に光アニ−ルという)を行い、水素
またはハロゲン元素が添加残存し、かつ結晶化度がチャ
ネル形成領域よりも助長された半導体、特に著しくは多
結晶または単結晶構造の半導体に変成せしめた。すなわ
ち、本発明は、従来より公知の水素またはハロゲン元素
が添加されていない単結晶半導体に対し、イオン注入後
レ−ザアニ−ルを行うのではなく、水素またはハロゲン
元素が添加されている非単結晶半導体に対しイオン注入
をし、それに強光アニ−ルを行い、かつ、好ましくはこ
の光を基板表面をー端より他端に走査することにより結
晶成長をプロセス上含ませ結晶化度を助長とし不純物領
域としたものである。
【0009】
【作用】本発明の液晶表示パネル用絶縁ゲート型電界効
果半導体装置は、非単結晶半導体層上にゲート絶縁膜が
形成されている。そして、前記ゲート絶縁膜が形成され
ている非単結晶半導体層に不純物が添加されている。そ
して、この不純物が添加された領域のみの結晶化を助長
してソース領域およびドレイン領域が形成されている。
また、ゲート絶縁膜の下に形成されたチャネル形成領域
には、水素またはハロゲン元素および活性化されない不
純物が添加されている。 非単結晶半導体層の上には、ゲ
ート絶縁膜が形成されているため、水素またはハロゲン
元素が脱気し難い。また、上記ゲート絶縁膜は、光アニ
ールの際の熱からソース領域およびドレイン領域の表面
を保護する。 このような構成とした液晶表示パネル用絶
縁ゲート型電界効果半導体装置は、従来例における非単
結晶半導体が1KHzの周波数に追従できる程度のスイ
ッチング特性であったのに対して、1MHzの周波数に
おいても良好なスイッチング特性を得た。 また、本発明
の液晶表示パネル用絶縁ゲート型電界効果半導体装置
は、チャネル形成領域を除く非単結晶半導体層がゲート
絶縁膜を通して、光照射によって結晶化を助長したソー
ス領域およびドレイン領域から形成されているため、さ
らに高い周波数におけるスイッチング特性を良好にし
た。 特に、本発明の液晶表示パネル用絶縁ゲート型電界
効果半導体装置は、ソース領域およびドレイン領域を選
択的にアニールしていないため、チャネル形成領域以外
における非単結晶半導体層に結晶化を助長させることが
できる。 すなわち、本発明における液晶表示パネル用絶
縁ゲート型電界効果半導体装置は、非単結晶半導体層に
おけるチャネル形成領域以外の全ての領域がソース領域
およびドレイン領域となっている。 したがって、本発明
の液晶表示パネル用絶縁ゲート型電界効果半導体装置
は、電流の流れるライフタイムが短く、ヒステリシス特
性が出ない。 すなわち、本発明の液晶表示パネル用絶縁
ゲート型電界効果半導体装置は、オフ電流が少なく、か
つ「ON」、「OFF」を高速応答で行なうことができ
た。
果半導体装置は、非単結晶半導体層上にゲート絶縁膜が
形成されている。そして、前記ゲート絶縁膜が形成され
ている非単結晶半導体層に不純物が添加されている。そ
して、この不純物が添加された領域のみの結晶化を助長
してソース領域およびドレイン領域が形成されている。
また、ゲート絶縁膜の下に形成されたチャネル形成領域
には、水素またはハロゲン元素および活性化されない不
純物が添加されている。 非単結晶半導体層の上には、ゲ
ート絶縁膜が形成されているため、水素またはハロゲン
元素が脱気し難い。また、上記ゲート絶縁膜は、光アニ
ールの際の熱からソース領域およびドレイン領域の表面
を保護する。 このような構成とした液晶表示パネル用絶
縁ゲート型電界効果半導体装置は、従来例における非単
結晶半導体が1KHzの周波数に追従できる程度のスイ
ッチング特性であったのに対して、1MHzの周波数に
おいても良好なスイッチング特性を得た。 また、本発明
の液晶表示パネル用絶縁ゲート型電界効果半導体装置
は、チャネル形成領域を除く非単結晶半導体層がゲート
絶縁膜を通して、光照射によって結晶化を助長したソー
ス領域およびドレイン領域から形成されているため、さ
らに高い周波数におけるスイッチング特性を良好にし
た。 特に、本発明の液晶表示パネル用絶縁ゲート型電界
効果半導体装置は、ソース領域およびドレイン領域を選
択的にアニールしていないため、チャネル形成領域以外
における非単結晶半導体層に結晶化を助長させることが
できる。 すなわち、本発明における液晶表示パネル用絶
縁ゲート型電界効果半導体装置は、非単結晶半導体層に
おけるチャネル形成領域以外の全ての領域がソース領域
およびドレイン領域となっている。 したがって、本発明
の液晶表示パネル用絶縁ゲート型電界効果半導体装置
は、電流の流れるライフタイムが短く、ヒステリシス特
性が出ない。 すなわち、本発明の液晶表示パネル用絶縁
ゲート型電界効果半導体装置は、オフ電流が少なく、か
つ「ON」、「OFF」を高速応答で行なうことができ
た。
【0010】
【実 施 例】基板(1) は、たとえば石英ガラスからな
り、図1(A) に示すごとく、その厚さを1.1 mm と
し、大きさを10cm×10cmとした。この基板(1) の上
面には、シラン(SiH4)のプラズマCVD(高周波数13.56MH
z、基板温度210 ℃) により、水素が1原子%以上の濃
度に添加されたアモルファス構造を含む非単結晶半導体
(2)が0.2 μmの厚さに形成された。さらに、この非単
結晶半導体(2) の上面には、光CVD 法により、たとえば
窒化珪素膜からなるゲート絶縁膜(3) が積層された。す
なわち、ゲート絶縁膜(3) は、ジシラン(Si2H6 )とア
ンモニア(NH3 )、またはヒドラジン(N2 H4 )と
の反応( 2537Åの波長を含む低圧水銀灯、基板温度250
℃) により、Si3N4 を水銀増感法を用いることなしに10
00Åの厚さに作製された。この後、絶縁ゲート型電界効
果半導体装置を形成する領域(5) を除いた部分は、プラ
ズマエッチング法により除去された。プラズマエッチン
グ反応は、CF4 +O2(5%)の反応性気体を導入すると
共に、図示されていない平行平板電極に周波数13.56MHz
を印加して、室温で行われた。
り、図1(A) に示すごとく、その厚さを1.1 mm と
し、大きさを10cm×10cmとした。この基板(1) の上
面には、シラン(SiH4)のプラズマCVD(高周波数13.56MH
z、基板温度210 ℃) により、水素が1原子%以上の濃
度に添加されたアモルファス構造を含む非単結晶半導体
(2)が0.2 μmの厚さに形成された。さらに、この非単
結晶半導体(2) の上面には、光CVD 法により、たとえば
窒化珪素膜からなるゲート絶縁膜(3) が積層された。す
なわち、ゲート絶縁膜(3) は、ジシラン(Si2H6 )とア
ンモニア(NH3 )、またはヒドラジン(N2 H4 )と
の反応( 2537Åの波長を含む低圧水銀灯、基板温度250
℃) により、Si3N4 を水銀増感法を用いることなしに10
00Åの厚さに作製された。この後、絶縁ゲート型電界効
果半導体装置を形成する領域(5) を除いた部分は、プラ
ズマエッチング法により除去された。プラズマエッチン
グ反応は、CF4 +O2(5%)の反応性気体を導入すると
共に、図示されていない平行平板電極に周波数13.56MHz
を印加して、室温で行われた。
【0011】ゲート絶縁膜(3) 上には、N + の導電型の
微結晶または多結晶半導体が0.3 μmの厚さに積層され
た。このN+の半導体膜は、レジスト膜(6) を用いてフォ
トエッチング法で非所望な部分が除去された。その後、
このレジスト膜(6) とN+半導体のゲート電極(4) とから
なるゲート部をマスクとして、ソ−ス、ドレインとなる
領域には、イオン注入法により、1×1020cm-3の濃度
に図1(B) に示すごとくリンが添加され、一対の不純物
領域(7) 、(8) となった。さらに、基板(1) は、その全
体に対し、ゲート電極(4) のレジスト膜(6) が除去され
た後、強光(10)の光アニ−ルが行われた。すなわち、超
高圧水銀灯(出力5KW 、波長250 〜600 nm、光径15m
m、長さ180 mm) に対し裏面側は、放物面の反射鏡を
用い前方に石英のシリンドリカルレンズ(焦点距離150
cm、集光部幅2 mm、長さ180 mm) により、線状に
照射部を構成した。この照射部に対し基板(1) の照射面
は、5 〜50cm/ 分の速度で走査( スキャン) され、基
板10cm×10cmの全面に強光(10)が照射されるように
した。
微結晶または多結晶半導体が0.3 μmの厚さに積層され
た。このN+の半導体膜は、レジスト膜(6) を用いてフォ
トエッチング法で非所望な部分が除去された。その後、
このレジスト膜(6) とN+半導体のゲート電極(4) とから
なるゲート部をマスクとして、ソ−ス、ドレインとなる
領域には、イオン注入法により、1×1020cm-3の濃度
に図1(B) に示すごとくリンが添加され、一対の不純物
領域(7) 、(8) となった。さらに、基板(1) は、その全
体に対し、ゲート電極(4) のレジスト膜(6) が除去され
た後、強光(10)の光アニ−ルが行われた。すなわち、超
高圧水銀灯(出力5KW 、波長250 〜600 nm、光径15m
m、長さ180 mm) に対し裏面側は、放物面の反射鏡を
用い前方に石英のシリンドリカルレンズ(焦点距離150
cm、集光部幅2 mm、長さ180 mm) により、線状に
照射部を構成した。この照射部に対し基板(1) の照射面
は、5 〜50cm/ 分の速度で走査( スキャン) され、基
板10cm×10cmの全面に強光(10)が照射されるように
した。
【0012】かくすると、ゲート電極(4) は、ゲート電
極(4) 側にリンが多量に添加されているため、十分光を
吸収し多結晶化した。また、不純物領域(7) 、(8) は、
一度溶融し再結晶化することにより走査する方向、すな
わち、X方向に溶融、再結晶をシフト(移動)させた。
その結果、単に全面を均一に加熱または光照射するのみ
に比べ、成長機構が加わるため結晶粒径を大きくするこ
とができた。この強光アニ−ルにより多結晶化した領域
は、不純物領域(7) 、(8) の下側の全領域にまで及ぶ必
要がない。図1において、破線(11)、(11') で示したご
とく、その上層部のみが少なくとも結晶化し、不純物領
域(7) 、(8) を活性にすることが重要である。
極(4) 側にリンが多量に添加されているため、十分光を
吸収し多結晶化した。また、不純物領域(7) 、(8) は、
一度溶融し再結晶化することにより走査する方向、すな
わち、X方向に溶融、再結晶をシフト(移動)させた。
その結果、単に全面を均一に加熱または光照射するのみ
に比べ、成長機構が加わるため結晶粒径を大きくするこ
とができた。この強光アニ−ルにより多結晶化した領域
は、不純物領域(7) 、(8) の下側の全領域にまで及ぶ必
要がない。図1において、破線(11)、(11') で示したご
とく、その上層部のみが少なくとも結晶化し、不純物領
域(7) 、(8) を活性にすることが重要である。
【0013】さらに、そのソース領域およびドレイン領
域の端部(15)、(15') は、ゲート電極の端部(16)、(1
6') に対し、チャネル領域側に入り込むように設けられ
ている。そして、N型不純物領域 (7)、(8) 、I型非単
結晶半導体領域(2) 、接合界面(17)、(17') からなるチ
ャネル形成領域は、I型半導体領域における非単結晶半
導体、および不純物領域から入り込んだ結晶化半導体か
ら構成されるハイブリッド構造となっている。このI型
半導体領域内の結晶化半導体の程度は、光アニ−ルの走
査スピ−ド、強度(照度)によって決められる。
域の端部(15)、(15') は、ゲート電極の端部(16)、(1
6') に対し、チャネル領域側に入り込むように設けられ
ている。そして、N型不純物領域 (7)、(8) 、I型非単
結晶半導体領域(2) 、接合界面(17)、(17') からなるチ
ャネル形成領域は、I型半導体領域における非単結晶半
導体、および不純物領域から入り込んだ結晶化半導体か
ら構成されるハイブリッド構造となっている。このI型
半導体領域内の結晶化半導体の程度は、光アニ−ルの走
査スピ−ド、強度(照度)によって決められる。
【0014】図1(B)の工程の後、ポリイミド樹脂
は、全面に2μmの厚さにコートされる。そして、ポリ
イミド樹脂には、電極穴(13)、(13’)が形成さ
れた後、アルミニュームのオームコンタクトおよびその
リード(14)、(14’)が形成される。この2層目
のリード(14)、(14’)は、形成する際に、ゲー
ト電極(4)と連結してもよい。この光アニールの結果
は、シート抵抗が光照射前の4×10−3(オームc
m)−1から1×10+2(オームcm)−1になり、
光アニール前と比べ電気伝導度特性が向上した。チャネ
ル形成領域の長さが3μm、および10μmの場合、チ
ャネル幅1mmの条件下において、それぞれ図2におけ
る符号(21)、(22)によって示されるごとく、V
th=+2V、VDD=10Vにて1×10−5A、2
×10−5Aの電流を得ることができた。なお、オフ電
流は、(VGG=0V)10−10〜10−11(A)
であり、単結晶半導体の10−6(A)に比べ10 4 分
の1も小さかった。
は、全面に2μmの厚さにコートされる。そして、ポリ
イミド樹脂には、電極穴(13)、(13’)が形成さ
れた後、アルミニュームのオームコンタクトおよびその
リード(14)、(14’)が形成される。この2層目
のリード(14)、(14’)は、形成する際に、ゲー
ト電極(4)と連結してもよい。この光アニールの結果
は、シート抵抗が光照射前の4×10−3(オームc
m)−1から1×10+2(オームcm)−1になり、
光アニール前と比べ電気伝導度特性が向上した。チャネ
ル形成領域の長さが3μm、および10μmの場合、チ
ャネル幅1mmの条件下において、それぞれ図2におけ
る符号(21)、(22)によって示されるごとく、V
th=+2V、VDD=10Vにて1×10−5A、2
×10−5Aの電流を得ることができた。なお、オフ電
流は、(VGG=0V)10−10〜10−11(A)
であり、単結晶半導体の10−6(A)に比べ10 4 分
の1も小さかった。
【0015】本実施例は、下側から漸次被膜を形成し加
工するという製造工程を採用したため、大面積大規模集
積化を行うことが可能になった。そのため、大面積例え
ば30cm×30cmのパネル内に500 個×500 個の絶縁ゲ
ート型電界効果半導体装置の作製すらも可能とすること
ができ、液晶表示素子の制御用絶縁ゲート型電界効果半
導体装置として応用することができた。光アニ−ルプロ
セスによる400 ℃以下の低温処理であるため、多結晶化
または単結晶化した半導体がその内部の水素またはハロ
ゲン元素を放出させることを防ぐことができた。また、
光アニ−ルは、基板全面に対して同時に行うのではな
く、一端より他端に走査させた。このため、筒状の超高
圧水銀灯から照射された光は、放物ミラ−および石英レ
ンズにより集光されて線状にした。そして、この線状に
集光された光は、これと直交した方向に基板を走査する
ことにより非単結晶半導体表面を光アニ−ルすることが
できた。
工するという製造工程を採用したため、大面積大規模集
積化を行うことが可能になった。そのため、大面積例え
ば30cm×30cmのパネル内に500 個×500 個の絶縁ゲ
ート型電界効果半導体装置の作製すらも可能とすること
ができ、液晶表示素子の制御用絶縁ゲート型電界効果半
導体装置として応用することができた。光アニ−ルプロ
セスによる400 ℃以下の低温処理であるため、多結晶化
または単結晶化した半導体がその内部の水素またはハロ
ゲン元素を放出させることを防ぐことができた。また、
光アニ−ルは、基板全面に対して同時に行うのではな
く、一端より他端に走査させた。このため、筒状の超高
圧水銀灯から照射された光は、放物ミラ−および石英レ
ンズにより集光されて線状にした。そして、この線状に
集光された光は、これと直交した方向に基板を走査する
ことにより非単結晶半導体表面を光アニ−ルすることが
できた。
【0016】この光アニ−ルは、紫外線で行うため、非
単結晶半導体の表面より内部方向への結晶化を助長させ
た。このため、十分に多結晶化または単結晶化された表
面近傍の不純物領域は、チャネル形成領域におけるゲー
ト絶縁膜のごく近傍に流れる電流制御を支障なく行うこ
とが可能となった。光照射アニ−ル工程に際し、チャネ
ル形成領域に添加された水素またはハロゲン元素は、ま
ったく影響を受けず、非単結晶半導体の状態を保持でき
るため、オフ電流を単結晶半導体の1/103 〜1/105 にす
ることができる。ソ−ス領域およびドレイン領域は、ゲ
ート電極を作った後、光アニ−ルで作製するため、ゲー
ト絶縁物界面に汚物が付着せずに、特性を安定させる。
さらに、従来より公知の方法に比べ、基板材料として石
英ガラスのみならず任意の基板であるソ−ダガラス、耐
熱性有機フィルムをも用いることができる。
単結晶半導体の表面より内部方向への結晶化を助長させ
た。このため、十分に多結晶化または単結晶化された表
面近傍の不純物領域は、チャネル形成領域におけるゲー
ト絶縁膜のごく近傍に流れる電流制御を支障なく行うこ
とが可能となった。光照射アニ−ル工程に際し、チャネ
ル形成領域に添加された水素またはハロゲン元素は、ま
ったく影響を受けず、非単結晶半導体の状態を保持でき
るため、オフ電流を単結晶半導体の1/103 〜1/105 にす
ることができる。ソ−ス領域およびドレイン領域は、ゲ
ート電極を作った後、光アニ−ルで作製するため、ゲー
ト絶縁物界面に汚物が付着せずに、特性を安定させる。
さらに、従来より公知の方法に比べ、基板材料として石
英ガラスのみならず任意の基板であるソ−ダガラス、耐
熱性有機フィルムをも用いることができる。
【0017】異種材料界面であるチャネル形成領域を構
成する非単結晶半導体─ゲート絶縁膜─ゲート電極の形
成は、同一反応炉内でのプロセスにより、大気に触れさ
せることなく作り得るため、界面凖位の発生が少ないと
いう特長を有する。なお、本実施例において、チャネル
形成領域の非単結晶半導体の酸素、炭素および窒素のい
ずれもが5×1018cm-3以下の不純物濃度であることが
重要である。すなわち、これらが従来公知の絶縁ゲート
型電界効果半導体装置においては、チャネル層に1〜3
×1020cm-3の濃度に混合してしまった。アモルファス
珪素半導体を用いる場合においては、キャリア特にPチ
ャネル型絶縁ゲート型電界効果半導体装置で重要なホ−
ルのもつライフタイムが短くなり、特性が本実施例にお
ける絶縁ゲート型電界効果トランジスタ装置が有する特
性の1/3以下の電流しか流れない。加えてヒステリシ
ス特性をIDD─VGG特性にドレイン電界を2×106V/ c
m以上加える場合に観察されてしまった。また、他方酸
素を5×1018cm-3以下とすると、3×106V/ cmの電
圧においてもヒステリシスの存在が観察されなかった
成する非単結晶半導体─ゲート絶縁膜─ゲート電極の形
成は、同一反応炉内でのプロセスにより、大気に触れさ
せることなく作り得るため、界面凖位の発生が少ないと
いう特長を有する。なお、本実施例において、チャネル
形成領域の非単結晶半導体の酸素、炭素および窒素のい
ずれもが5×1018cm-3以下の不純物濃度であることが
重要である。すなわち、これらが従来公知の絶縁ゲート
型電界効果半導体装置においては、チャネル層に1〜3
×1020cm-3の濃度に混合してしまった。アモルファス
珪素半導体を用いる場合においては、キャリア特にPチ
ャネル型絶縁ゲート型電界効果半導体装置で重要なホ−
ルのもつライフタイムが短くなり、特性が本実施例にお
ける絶縁ゲート型電界効果トランジスタ装置が有する特
性の1/3以下の電流しか流れない。加えてヒステリシ
ス特性をIDD─VGG特性にドレイン電界を2×106V/ c
m以上加える場合に観察されてしまった。また、他方酸
素を5×1018cm-3以下とすると、3×106V/ cmの電
圧においてもヒステリシスの存在が観察されなかった
【0018】
【発明の効果】本発明によれば、ゲート絶縁膜が形成さ
れた非単結晶半導体層を設けているため、また、非単結
晶半導体層のソース領域およびドレイン領域における不
純物の結晶化を助長しているため、ゲート電圧−ドレイ
ン電流特性にヒステリシスがなく、高い周波数における
良好なスイッチング特性を得た。 本発明によれば、さら
にチャネル形成領域以外の非単結晶半導体層の結晶化を
助長させるため、液晶表示パネル用絶縁ゲート型電界効
果半導体装置のスイッチング特性は、高い周波数におい
てもさらに良くなった。 本発明によれば、ソース領域お
よびドレイン領域上にゲート絶縁膜が存在するため、水
素またはハロゲン元素が脱気し難い。 本発明によれば、
チャネル形成領域に水素またはハロゲン元素、および不
純物が添加されているため、導電度の高いチャネル形成
領域を得ることができた。 本発明によれば、ゲート絶縁
膜が光アニールの際の熱からソース領域およびドレイン
領域の表面を保護している。
れた非単結晶半導体層を設けているため、また、非単結
晶半導体層のソース領域およびドレイン領域における不
純物の結晶化を助長しているため、ゲート電圧−ドレイ
ン電流特性にヒステリシスがなく、高い周波数における
良好なスイッチング特性を得た。 本発明によれば、さら
にチャネル形成領域以外の非単結晶半導体層の結晶化を
助長させるため、液晶表示パネル用絶縁ゲート型電界効
果半導体装置のスイッチング特性は、高い周波数におい
てもさらに良くなった。 本発明によれば、ソース領域お
よびドレイン領域上にゲート絶縁膜が存在するため、水
素またはハロゲン元素が脱気し難い。 本発明によれば、
チャネル形成領域に水素またはハロゲン元素、および不
純物が添加されているため、導電度の高いチャネル形成
領域を得ることができた。 本発明によれば、ゲート絶縁
膜が光アニールの際の熱からソース領域およびドレイン
領域の表面を保護している。
【図1】本発明の絶縁ゲート型電界効果半導体装置の製
造工程の縦断面図を示す図である。
造工程の縦断面図を示す図である。
【図2】ドレイン電流─ゲート電圧の特性を示す図であ
る。
る。
1・・・基板 2・・・非単結晶半導体 3・・・ゲート絶縁膜 4・・・ゲート電極 5・・・絶縁ゲート型電界効果半導体装置を形成する領
域 6・・・レジスト膜 7、8・・・不純物領域 10・・・強光 11・・・破線 13、13′・・・電極穴 14、14′・・・リード 15、15′・・・ソース領域およびドレイン領域の端
部 16、16′・・・ゲート電極の端部 17、17′・・・接合界面
域 6・・・レジスト膜 7、8・・・不純物領域 10・・・強光 11・・・破線 13、13′・・・電極穴 14、14′・・・リード 15、15′・・・ソース領域およびドレイン領域の端
部 16、16′・・・ゲート電極の端部 17、17′・・・接合界面
Claims (1)
- 【請求項1】 絶縁表面を有する基板上に形成されてい
る少なくとも一つの非単結晶半導体層と、前記非単結晶半導体層上に形成されているゲート絶縁膜
と、 ゲート絶縁膜上で、所定の位置に選択的に形成されてい
るゲート電極と、 前記ゲート絶縁膜が形成されている非単結晶半導体層に
不純物が添加されて結晶化が助長されているソース領域
およびドレイン領域と、 前記ソース領域とドレイン領域との間で、かつゲート絶
縁膜の下に活性化されていない不純物を含む領域、およ
び水素またはハロゲン元素が添加された非単結晶半導体
層に形成されているチャネル形成領域と、を備えている ことを特徴とする液晶表示パネル用絶縁ゲ
ート型電界効果半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4333724A JP2648783B2 (ja) | 1992-11-20 | 1992-11-20 | 液晶表示パネル用絶縁ゲート型電界効果半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4333724A JP2648783B2 (ja) | 1992-11-20 | 1992-11-20 | 液晶表示パネル用絶縁ゲート型電界効果半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10025084A Division JPS60245172A (ja) | 1984-05-18 | 1984-05-18 | 絶縁ゲイト型半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15178194A Division JP2648788B2 (ja) | 1994-06-10 | 1994-06-10 | 絶縁ゲート型電界効果半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05243578A JPH05243578A (ja) | 1993-09-21 |
JP2648783B2 true JP2648783B2 (ja) | 1997-09-03 |
Family
ID=18269253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4333724A Expired - Lifetime JP2648783B2 (ja) | 1992-11-20 | 1992-11-20 | 液晶表示パネル用絶縁ゲート型電界効果半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2648783B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5550663A (en) * | 1978-10-07 | 1980-04-12 | Shunpei Yamazaki | Semiconductor device and method of fabricating the same |
JPS582073A (ja) * | 1981-06-29 | 1983-01-07 | Sony Corp | 電界効果型トランジスタ |
JPS58127382A (ja) * | 1982-01-26 | 1983-07-29 | Seiko Epson Corp | 半導体装置 |
-
1992
- 1992-11-20 JP JP4333724A patent/JP2648783B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05243578A (ja) | 1993-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20030061423A (ko) | 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자 | |
JPS60245173A (ja) | 絶縁ゲイト型半導体装置 | |
JPS60245172A (ja) | 絶縁ゲイト型半導体装置 | |
JP2648783B2 (ja) | 液晶表示パネル用絶縁ゲート型電界効果半導体装置 | |
JP2789168B2 (ja) | 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法 | |
JP3125982B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
JP2648785B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
JP3125989B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
JP2648788B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
JP2789171B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
JP2996854B2 (ja) | 絶縁ゲート型電界効果半導体装置作製方法 | |
JP2996887B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
JP3127441B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
JP3125983B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
JP3125981B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
JP3383262B2 (ja) | 絶縁ゲート型電界効果半導体装置の駆動方法 | |
JP2789170B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
JP2996888B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
JP3401533B2 (ja) | 液晶表示パネル | |
JP2648784B2 (ja) | 液晶表示パネル用絶縁ゲート型電界効果半導体装置 | |
JP2996902B2 (ja) | 液晶表示パネル用絶縁ゲート型電界効果半導体装置およびその作製方法 | |
JP3393535B2 (ja) | 液晶表示パネル | |
JP3401532B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
JP3401531B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
JP2000340803A (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |