JP3401531B2 - 絶縁ゲート型電界効果半導体装置の作製方法 - Google Patents

絶縁ゲート型電界効果半導体装置の作製方法

Info

Publication number
JP3401531B2
JP3401531B2 JP16756099A JP16756099A JP3401531B2 JP 3401531 B2 JP3401531 B2 JP 3401531B2 JP 16756099 A JP16756099 A JP 16756099A JP 16756099 A JP16756099 A JP 16756099A JP 3401531 B2 JP3401531 B2 JP 3401531B2
Authority
JP
Japan
Prior art keywords
film
gate
forming
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16756099A
Other languages
English (en)
Other versions
JP2000138376A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP16756099A priority Critical patent/JP3401531B2/ja
Publication of JP2000138376A publication Critical patent/JP2000138376A/ja
Application granted granted Critical
Publication of JP3401531B2 publication Critical patent/JP3401531B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、半導体集積回路、
絶縁ゲート型電界効果半導体装置の作製方法に関するも
のである。 【0002】 【従来の技術】特開昭58−2073号公報に記載され
た電界効果型トランジスタは、ソース領域およびドレイ
ン領域を選択的にアニールすることにより多結晶領域と
し、チャネル形成領域を非晶質領域としている。すなわ
ち、同公報に示されている電界効果型トランジスタは、
非晶質領域の一部を選択的にアニール処理を行なうこと
によって多結晶領域としている。 【0003】 【発明が解決しようとする課題】上記のように、従来の
絶縁ゲート型電界効果半導体装置の作製方法は、不純物
を選択的に添加することによってソース領域およびドレ
イン領域が形成されていた。また、上記ソース領域およ
びドレイン領域は、結晶化を助長するために、選択的に
光を照射してアニール処理を行なっていた。すなわち、
前記従来例においては、基板上に形成された絶縁ゲート
型電界効果半導体装置の一つ一つに対し選択的に不純物
を添加したり、あるいは結晶化を助長していた。 【0004】また、従来の絶縁ゲート型電界効果半導体
装置は、ソース領域およびドレイン領域を選択的にアニ
ールしているため、非単結晶半導体層に結晶化されてい
ない部分が必ず残る。上記のように絶縁ゲート型電界効
果半導体装置に結晶化されていない領域が残っている場
合、絶縁ゲート型電界効果半導体装置として動作する際
に、この非晶質部分にも電流が一部流れる。 【0005】非晶質部分は、結晶化された部分と比較し
て高い抵抗を示すため、電流が流れ難く、一旦流入する
と蓄えられて流れ出るのが遅い。すなわち、従来例にお
ける絶縁ゲート型電界効果半導体装置は、電流の流れる
ライフタイムが長く、ヒステリシス特性がでる。 【0006】以上のような問題を解決するために、本発
明は、多数の絶縁ゲート型電界効果半導体装置における
ソース領域およびドレイン領域の結晶化を助長せしめる
際に、絶縁基板の全域を同時に光アニールできると共
に、スイッチング特性が良く、高い周波数に使用できる
絶縁ゲート型電界効果半導体装置の作製方法を提供する
ことを目的とする。また、従来の絶縁ゲート型電界効果
半導体装置におけるチャネル形成領域は、酸素および炭
素の濃度が1ないし3×1020cm-3程度含む非単結晶
半導体層からなっていた。酸素がこのような高い濃度で
含まれている場合、たとえば、「ON」状態で、多くの
電流を流すことができなかった。本発明は、このような
課題を解決することを目的としている。 【0007】 【課題を解決するための手段】前記目的を達成するため
に、本発明の絶縁ゲート型電界効果半導体装置の作製方
法は、基板(1) 上の絶縁表面に、チャネル形成領域、ソ
ース領域、ドレイン領域、前記チャネル形成領域に接す
るゲート絶縁膜(3) 、および前記ゲート絶縁膜(3) に接
するゲート電極(4) を有しており、酸素および炭素の濃
が5×1018cm-3以下であり、水素またはハロゲンを
含む非単結晶半導体膜(2) と前記ゲート絶縁膜(3) を同
じ反応炉で形成し、前記非単結晶半導体膜(2) をパター
ニングし、前記パターニングされた非単結晶半導体膜に
前記チャネル形成領域を形成することを特徴とする。絶
縁ゲート型電界効果半導体装置の作製方法は、基板(1)
上の絶縁表面に、チャネル形成領域、ソース領域、ドレ
イン領域、前記チャネル形成領域に接する窒化珪素膜を
含むゲート絶縁膜(3) 、および前記ゲート絶縁膜(3) に
接するゲート電極(4) を有しており、酸素および炭素の
濃度が5×1018cm-3以下であり、水素またはハロゲン
を含む非単結晶半導体膜(2) と前記ゲート絶縁膜(3) を
同じ反応炉で形成し、前記非単結晶半導体膜(2) をパタ
ーニングし、前記パターニングされた非単結晶半導体膜
(2) に前記チャネル形成領域を形成することを特徴とす
る。絶縁ゲート型電界効果半導体装置の作製方法は、基
板(1)上の絶縁表面に、チャネル形成領域、ソース領
域、ドレイン領域、前記チャネル形成領域に接するゲー
ト絶縁膜(3) 、および前記ゲート絶縁膜(3) に接するゲ
ート電極(4) を有しており、酸素および炭素の濃度が5
×1018cm-3以下であり、水素またはハロゲンを含むア
モルファスシリコン膜と前記ゲート絶縁膜(3) を同じ反
応炉で形成し、前記アモルファスシリコン膜をパターニ
ングし、前記パターニングされたアモルファスシリコン
膜に前記チャネル形成領域を形成することを特徴とす
る。絶縁ゲート型電界効果半導体装置の作製方法は、基
板(1) 上の絶縁表面に、チャネル形成領域、ソース領
域、ドレイン領域、前記チャネル形成領域に接する窒化
珪素膜を含むゲート絶縁膜(3) 、および前記ゲート絶縁
膜(3) に接するゲート電極(4) を有しており、酸素およ
び炭素の濃度が5×1018cm-3以下であり、水素または
ハロゲンを含むアモルファスシリコン膜と前記ゲート絶
縁膜(3) を同じ反応炉で形成し、前記アモルファスシリ
コン膜をパターニングし、前記パターニングされたアモ
ルファスシリコン膜に前記チャネル形成領域を形成する
ことを特徴とする。 【0008】本発明の絶縁ゲート型電界効果半導体装置
の作製方法において、基板は、石英、ガラス、または有
機フィルムでなることを特徴とする。本発明の絶縁ゲー
ト型電界効果半導体装置の作製方法は、非単結晶半導体
膜をCVD法で形成することを特徴とする。本発明の絶
縁ゲート型電界効果半導体装置の作製方法は、非単結晶
半導体膜および窒化珪素膜をCVD法で形成することを
特徴とする。本発明の絶縁ゲート型電界効果半導体装置
の作製方法は、アモルファスシリコン膜をCVD法で形
成することを特徴とする。本発明の絶縁ゲート型電界効
果半導体装置の作製方法は、アモルファスシリコン膜お
よび窒化珪素膜をCVD法で形成することを特徴とす
る。 【0009】本発明の絶縁ゲート型電界効果半導体装置
の作製方法は、非単結晶半導体膜を炭素または窒素が5
×10 18 cm -3 以下に形成することを特徴とする。本発明
の絶縁ゲート型電界効果半導体装置の作製方法は、アモ
ルファスシリコン膜を炭素または窒素が5×10 18 cm -3
以下に形成することを特徴とする。本発明の絶縁ゲート
型電界効果半導体装置の作製方法は、液晶表示パネルに
用いられることを特徴とする。 【0010】本発明は、不純物の添加のないまたはきわ
めて少ない非単結晶半導体(以下、水素またはハロゲン
元素が添加された非単結晶半導体を単に半導体または非
単結晶半導体と略記する)上にゲート絶縁物およびその
上にゲート電極を選択的に設けた。さらに、このゲート
電極をマスクとしてイオン注入法等によりソース領域お
よびドレイン領域用の不純物、たとえば、Nチャネル型
ではリンまたは砒素、Pチャネル型ではホウ素を非単結
晶半導体内部に添加した。 【0011】この後、この不活性の不純物が添加された
領域に対し、400°C以下の温度で強光照射をし、強
光アニール(以下、単に光アニールという)を行い、水
素またはハロゲン元素が添加残存し、かつ結晶化度がチ
ャネル形成領域よりも助長された半導体、特に、著しく
は多結晶または単結晶構造の半導体に変成せしめたこと
を特徴とするものである。 【0012】すなわち、本発明は、従来より公知の水素
またはハロゲン元素が添加されていない単結晶半導体に
対し、イオン注入後、レーザアニールを行うのではな
く、水素またはハロゲン元素が1原子%以上、一般には
5原子%ないし20原子%の濃度に添加されている非単
結晶半導体に対し、イオン注入をし、それに強光アニー
ルを行い、かつ、好ましくはこの光を基板表面を一端よ
り他端に走査することにより結晶成長をプロセス上含ま
せ、結晶化度を助長とし不純物領域としたものである。 【0013】 【発明の実施の形態】本発明の絶縁ゲート型電界効果半
導体装置の作製方法は、基板上の絶縁表面に、非単結晶
半導体層と、前記非単結晶半導体層上にゲート絶縁膜
と、前記ゲート絶縁膜上にゲート電極となる材料の層と
を大気に触れないようにして形成される。そして、前記
非単結晶半導体層には、不純物が添加される。前記非単
結晶半導体層およびゲート絶縁膜の形成方法は、たとえ
ば、CVD法によって行われる。 【0014】絶縁基板上に複数個のトランジスタを形成
する際に、密接してゲート絶縁膜が形成された非単結晶
薄膜半導体層を有する領域と、非単結晶半導体層の存在
しない領域とからなる基板の全領域に対して、P型また
はN型用の不純物を添加する。その後、不純物の添加さ
れた非単結晶半導体層は、線状に集光された強紫外光が
基板全体に対して照射されると共に、基板全体を400
°C以下の温度になるように、一端から他端に向けて走
査され、前記不純物の添加された領域が結晶化される。 【0015】すなわち、上記線状に集光された強紫外光
は、基板全域に照射されることにより、不純物の添加さ
れたソース領域およびドレイン領域の結晶化度をチャネ
ル形成領域より高くすることができる。そして、ソース
領域およびドレイン領域の結晶化度は、チャネル形成領
域より高くしたため、シート抵抗が明らかに低くなり、
一枚の基板上に大面積大規模集積化を行うことが可能に
なった。 【0016】また、ソース領域およびドレイン領域は、
チャネル形成領域より高くしたため、従来、1KHzの
周波数に追従できる程度のスイッチング特性であったの
に対して、本発明の絶縁ゲート型電界効果半導体装置
は、1MHzの周波数においても良好なスイッチング特
性を得た。 【0017】本出願人は、アニール処理の温度を上記の
ようにすると、ゲート絶縁膜が非単結晶半導体層に形成
されているため、水素またはハロゲン元素のアニール処
理中および経年変化によっても脱気し難くなることを発
見した。また、前記基板上に非単結晶半導体層と非単結
晶半導体層の存在しない領域とを選択的に設けること
で、不純物の添加および光アニールが絶縁基板全面に非
選択的に行なうことができる。 【0018】すなわち、本発明における絶縁ゲート型電
界効果半導体装置は、非単結晶半導体層におけるチャネ
ル形成領域以外の全ての領域がソース領域およびドレイ
ン領域となっているため、非晶質部分に抵抗の高い領域
が残されていない。 【0019】また、本発明は、非単結晶半導体層におけ
る酸素、炭素、または窒素を5×1018cm-3以下と、
極めて少なくし、チャネル形成領域を除く全ての非単結
晶半導体層が10cm以上の長さの線状紫外光を照射
し、線状の長手方向に対して略直角方向で一端から他端
に向けて5cm/分ないし50cm/分の走査速度で走
査することによって結晶化を助長したソース領域および
ドレイン領域から形成されているため、高い周波数にお
けるスイッチング特性を良好にした。 【0020】本発明の絶縁ゲート型電界効果半導体装置
は、ゲート電極が基板上のチャネル形成領域を構成する
非単結晶半導体層の上方に設けられている。非単結晶半
導体層の光学的エネルギーギャップ(珪素半導体の場
合)は、1.7eVないし1.8eVであるのに対し
て、ソース領域およびドレイン領域の光学的エネルギー
ギャップが1.6eVないし1.8eVと殆ど同じ光学
的エネルギーギャップを有している。また、ソース領域
およびドレイン領域は、非単結晶半導体層のエネルギー
ギャップと同じであると共に、活性な不純物領域を得る
ことができた。 【0021】ソース領域およびドレイン領域は、チャネ
ル形成領域と同じまたは略同じエネルギーギャップであ
るため、絶縁ゲート型電界効果半導体装置の「ON」、
「OFF」に対し、オン電流が立上り時に流れなかった
り、また他方、電流が立ち下がり時にダラダラ流れな
い。したがって、本発明の絶縁ゲート型電界効果半導体
装置は、ヒステリシス特性がなく、オフ電流が少なく、
かつ「ON」、「OFF」を高速応答で行なうことがで
きた。 【0022】ゲート絶縁膜は、非単結晶半導体層に接し
て窒化珪素膜が形成されているため、非単結晶半導体中
の水素またはハロゲン元素が脱気し難いと共に、水分が
非単結晶半導体中に侵入し難い。 【0023】 【実 施 例】図1(A)ないし(C)は本発明の一実
施例である絶縁ゲート型電界効果半導体装置の縦断面図
を示す。図1において、基板(1) は、たとえば石英ガラ
スからなり、図1(A) に示すごとく、その厚さを1.1 m
mとし、大きさを10cm×10cmとした。この基板(1)
の上面には、ジシラン(Si2H6)の水銀励起法を用いない
光プラズマCVD(2537Åの波長を含む低圧水銀灯、基板温
度210 °C) により、水素が1原子%以上の濃度に添加
されたアモルファス構造を含む非単結晶半導体(2) が、
たとえば0.2 μmの厚さに形成された。 【0024】さらに、この非単結晶半導体(2) の上面に
は、光CVD 法により、たとえば窒化珪素膜からなるゲー
ト絶縁膜(3) が同一反応炉で半導体表面を大気に触れる
ことなく積層された。すなわち、ゲート絶縁膜(3) は、
ジシラン(Si2H6 )とアンモニア(NH3 )、またはヒ
ドラジン(N2 4 )との反応( 2537Åの波長を含む低
圧水銀灯、基板温度250 ℃) により、Si3N4 を水銀増感
法を用いることなしに1000Åの厚さに作製された。 【0025】この後、絶縁ゲート型電界効果半導体装置
を形成する領域(5) を除いた部分は、プラズマエッチン
グ法により除去された。ゲート絶縁膜(3) は、この基板
(1)全面にわたって形成することもできる。プラズマエ
ッチング反応は、CF4 +O2(5%) の反応性気体を導入す
ると共に、図示されていない平行平板電極に周波数13.5
6MHzを印加して、室温で行なわれた。 【0026】ゲート絶縁膜(3) 上には、N + の導電型の
微結晶または多結晶半導体が0.3 μmの厚さに積層され
た。このN + の半導体は、レジスト膜(6) を用いてフォ
トエッチング法で非所望な部分を除去した後、ゲート電
極(4) が形成された。 【0027】その後、このレジスト膜(6) とN+半導体の
ゲート電極(4) とからなるゲート部をマスクとして、ソ
−ス、ドレインとなる領域には、イオン注入法により、
1×1020cm-3の濃度に図1(B) に示すごとく一導電型
の不純物、たとえばリンが添加され、一対の不純物領域
(7) 、(8) となった。 【0028】さらに、基板(1) は、その全体に対し、ゲ
ート電極(4) のレジスト膜(6) が除去された後、強紫外
光(10)の光アニ−ル処理が行なわれた。すなわち、超高
圧水銀灯(出力5KW 、波長250 nmないし600 nm、光
径15mm、長さ180 mm) に対し裏面側は、放物面の反
射鏡を用い前方に石英のシリンドリカルレンズ(焦点距
離150 cm、集光部幅2 mm、長さ180 mm) により、
線状に照射部を構成した。基板(1) は、この線状の照射
部に対し直交する方向に走査される。そして、基板(1)
の照射面は、5 cm/ 分ないし50cm/ 分の速度で走査
( スキャン) され、基板10cm×10cmの全面に強紫外
光(10)が照射されるようにした。 【0029】かくすると、ゲート電極(4) は、ゲート電
極(4) 側にリンが多量に添加されているため、十分光を
吸収し多結晶化した。また、不純物領域(7) 、(8) は、
一度溶融し再結晶化することにより走査する方向、すな
わち、X方向に溶融、再結晶をシフト(移動)させた。
その結果、単に全面を均一に加熱または光照射するのみ
に比べ、成長機構が加わるため結晶粒径を大きくするこ
とができた。 【0030】絶縁ゲート型電界効果半導体装置を作製す
るために、絶縁基板上には、選択的に形成された非単結
晶半導体層が形成されている。そして、各非単結晶半導
体層における前記ゲート部で覆われたチャネル形成領域
を除いた他部の非単結晶半導体層は、線状の強光照射に
よって、ソース領域およびドレイン領域の全ての結晶化
を助長せしめることができる。この強光アニ−ルにより
多結晶化した領域は、不純物領域(7) 、(8) の下側の全
領域にまで及ぶ必要がない。 【0031】図1において、破線(11)、(11') で示した
ごとく、その上層部のみが少なくとも結晶化し、不純物
領域(7) 、(8) を活性にすることが重要である。さら
に、そのソース領域およびドレイン領域の端部(15)、(1
5') は、ゲート電極の端部(16)、(16') に対し、チャネ
ル領域側に入り込むように設けられている。そして、N
型不純物領域 (7)、(8)、I型非単結晶半導体領域(2)
、接合界面(17)、(17')からなるチャネル形成領域は、
I型半導体領域における非単結晶半導体、および不純物
領域から入り込んだ結晶化半導体から構成されるハイブ
リッド構造となっている。このI型半導体領域内の結晶
化半導体の程度は、光アニ−ルの走査スピ−ド、強度
(照度)によって決められる。 【0032】図1(B)の工程の後、ポリイミド樹脂
は、全面に2μmの厚さにコ−トされる。そして、ポリ
イミド樹脂には、電極穴(13)、(13') が形成された後、
アルミニュ−ムのオ−ムコンタクトおよびそのリ−ド(1
4)、(14') が形成される。この2層目のリード(14)、(1
4') は、形成する際に、ゲート電極(4) と連結してもよ
い。この光アニ−ルの結果は、シ−ト抵抗が光照射前の
4×10-3( オームcm) -1から1×10+2( オームcm)
-1になり、光アニール前と比べ電気伝導度特性が向上し
た。 【0033】図2は本発明の実施例によるドレイン電流
─ゲート電圧の特性を示す図である。チャネル形成領域
の長さが3μm、および10μmの場合、チャネル幅が1
mmの条件下において、それぞれ図2における符号(2
1)、(22)によって示されるごとく、Vth=+2V 、V DD
10V にて1×10-5A 、2×10-5A の電流を得た。なお、
オフ電流は、(VGG=0V) 10-10 ないし10-11 (A) であ
り、単結晶半導体の10-6(A) に比べ10-4分の1も小さか
った。 【0034】本実施例は、線状に集光された光を基板全
面にわたって走査するように照射したため、大面積大規
模集積化を行なうことが可能になった。そのため、大面
積例えば30cm×30cmのパネル内に500個×500
個の絶縁ゲート型電界効果半導体装置の作製すらも可能
とすることができ、液晶表示素子の制御用絶縁ゲート型
電界効果半導体装置として応用することができた。 【0035】光アニ−ルプロセスによる400 ℃以下の低
温処理であるため、多結晶化または単結晶化した半導体
は、その内部に水素またはハロゲン元素を含んで形成さ
れる。また、光アニ−ルは、基板全面に対して同時に行
なうのではなく、一端より他端に走査させた。このた
め、筒状の超高圧水銀灯から照射された光は、放物ミラ
−および石英レンズにより線状に集光された。そして、
この線状に集光された光は、これと直交した方向に基板
を走査することにより非単結晶半導体表面を光アニ−ル
することができた。 【0036】この光アニ−ルは、紫外線で行なうため、
非単結晶半導体の表面より内部方向への結晶化を助長さ
せた。このため、十分に多結晶化または単結晶化された
表面近傍の不純物領域は、チャネル形成領域におけるゲ
ート絶縁膜のごく近傍に流れる電流制御を支障なく行な
うことが可能となった。 【0037】光照射アニ−ル工程に際し、チャネル形成
領域に添加された水素またはハロゲン元素は、まったく
影響を受けず、非単結晶半導体の状態を保持できるた
め、オフ電流を単結晶半導体の1/103 ないし1/105 にす
ることができる。ソ−ス領域およびドレイン領域は、ゲ
ート電極を作った後、光アニ−ルで作製するため、ゲー
ト絶縁物界面に汚物が付着せずに、特性を安定させる。 【0038】さらに、従来より公知の方法に比べ、基板
材料として石英ガラスのみならず任意の基板であるソ−
ダガラス、耐熱性有機フィルムをも用いることができ
る。異種材料界面であるチャネル形成領域を構成する非
単結晶半導体─ゲート絶縁物─ゲート電極の形成は、同
一反応炉内でのプロセスにより、大気に触れさせること
なく作り得るため、界面凖位の発生が少ないという特長
を有する。 【0039】なお、本実施例において、チャネル形成領
域の非単結晶半導体の酸素、炭素および窒素のいずれも
が5×1018cm-3以下の不純物濃度であることが重要で
ある。すなわち、これらが従来公知の絶縁ゲート型電界
効果半導体装置においては、チャネル層に1ないし3 ×
1020cm-3の濃度に混合している。この従来例における
非単結晶半導体を用いるPチャネル型絶縁ゲート型電界
効果半導体装置は、本実施例における絶縁ゲート型電界
効果半導体装置の有する特性の1/3以下の電流しか流
れない。 【0040】そして、上記従来例における非単結晶半導
体を用いた絶縁ゲート型電界効果半導体装置のヒステリ
シス特性は、IDD─VGG特性にドレイン電界を2×106V
/ cm以上加える場合に観察されてしまった。また、本
実施例のように、非単結晶半導体中の酸素を5×1018
-3以下とすると、3×106V/ cmの電圧においてもヒ
ステリシスの存在が観察されなかった。 【0041】本実施例によれば、不純物の添加、および
結晶化を助長せしめるための光アニール処理が選択的に
行なわれないため、位置合わせの必要がなく、非単結晶
半導体層および非単結晶半導体層の存在しない領域を含
めた全体に対して処理を行うことができる。すなわち、
絶縁ゲート型電界効果半導体装置を1個1個選択しなが
ら作製せずに、多数のトランジスタを絶縁基板上に得る
ことができる。また、線状に集光された強紫外光は、基
板の全領域を400°C以下の温度になるような速度で
走査され、前記全領域にわたって照射することにより、
不純物の添加された領域の結晶化が助長される。 【0042】本実施例によれば、ゲート絶縁膜が密接す
るように形成された非単結晶半導体、および線状に集光
された強紫外光が基板の全領域で、400°C以下の温
度になるような速度で走査されると、非単結晶半導体領
域における水素またはハロゲン元素がアニール処理の際
および経年変化によっても、脱気し難くすることができ
た。 【0043】本実施例によれば、ゲート部をマスクとし
て、非単結晶半導体領域全面の結晶化を促進するため、
抵抗の高い非単結晶半導体領域が存在せずに、絶縁ゲー
ト型電界効果半導体装置のゲート電圧−ドレイン電流特
性にヒステリシスがなく、高い周波数における良好なス
イッチング特性を得た。 【0044】本実施例によれば、不純物の添加およびア
ニールを非単結晶半導体層および非単結晶半導体層の存
在しない領域の全体を選択することなく処理することが
できるため、生産性が優れている。 【0045】本実施例によれば、絶縁基板表面上に酸
素、炭素、または窒素が5×1018cm-3以下という極
めて少ない不純物の非単結晶半導体層を設けていると共
に、10cm以上の長さの線状紫外光を照射し、線状の
長手方向に対して略直角方向で一端から他端に向けて5
cm/分ないし50cm/分の走査速度で走査するた
め、ゲート電圧−ドレイン電流特性にヒステリシスがな
く、高い周波数における良好なスイッチング特性を得
た。 【0046】本実施例によれば、ソース領域およびドレ
イン領域の結晶化度は、チャネル形成領域より高くした
ため、シート抵抗が明らかに低くなり、一枚の基板上に
大面積大規模集積化を行うことが可能になった。 【0047】本実施例によれば、非単結晶半導体層に接
して窒化珪素膜が形成されているゲート絶縁膜は、非単
結晶半導体膜中の水素またはハロゲン元素が脱気し難
く、且つ水分が侵入し難い。【発明の効果】 本発明によれば、非単結晶半導体膜、ま
たはアモルファスシリコン膜における酸素濃度を5×1
18 cm -3 以下とすることによって、ドレイン電流−ゲ
ート電圧特性のヒステリシスを無くすことが可能にな
る。本発明によれば、異種材料界面である非単結晶半導
体層とゲート絶縁膜との形成は、同一反応炉内でのプロ
セスにより、界面準位の発生が少ないという特徴を有す
る。
【図面の簡単な説明】 【図1】(A)ないし(C)は本発明の一実施例である
絶縁ゲート型電界効果半導体装置の縦断面図を示す。 【図2】本発明の実施例によるドレイン電流─ゲート電
圧の特性を示す図である。 【符号の説明】 1・・・基板 2・・・非単結晶半導体層 3・・・ゲート絶縁膜 4・・・ゲート電極 5・・・絶縁ゲート型電界効果半導体装置を形成する領
域 6・・・レジスト膜 7、8・・・不純物領域 10・・・強紫外光 11、11′・・・破線 13、13′・・・電極穴 14、14′・・・リード 15、15′・・・ソース領域およびドレイン領域の端
部 16、16′・・・ゲート電極の端部 17、17′・・・接合界面
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−50663(JP,A) 特開 昭56−80138(JP,A) 特開 昭56−108231(JP,A) 特開 昭57−91517(JP,A) 特開 昭58−2073(JP,A) 特開 昭58−27364(JP,A) 特開 昭58−28867(JP,A) 特開 昭58−93277(JP,A) 特開 昭58−127382(JP,A) 特開 昭58−192379(JP,A) 特開 昭58−197775(JP,A) 特開 昭58−206121(JP,A) 特開 昭59−35423(JP,A) 特開 昭59−75670(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/336 H01L 21/20 H01L 20/205 H01L 21/265 - 21/268 G02F 1/1368

Claims (1)

  1. (57)【特許請求の範囲】 1.基板上の絶縁表面に酸素濃度、窒素濃度および炭素
    濃度がそれぞれ5×10 18 cm -3 以下である非単結晶半導
    体薄膜を形成し、 前記非単結晶半導体薄膜に密接するゲート絶縁膜を形成
    し、 前記ゲート絶縁膜に密接するチャネル形成領域と整合す
    る位置にゲート電極を形成し、前記チャネル形成領域を除いて前記非単結晶半導体薄膜
    に不純物を添加し、 線状の強紫外光を前記基板の一端から他端へ走査しなが
    ら照射し、前記不純物が添加された前記非単結晶半導体
    薄膜の結晶化を助長する絶縁ゲート型電界効果半導体装
    置の作製方法であって、 前記非単結晶半導体薄膜と前記ゲート絶縁膜とを同じ反
    応炉で形成することを特徴とする絶縁ゲート型電界効果
    半導体装置の作製方法。 2.基板上の絶縁表面に酸素濃度、窒素濃度および炭素
    濃度がそれぞれ5×10 18 cm -3 以下である非単結晶半導
    体薄膜を形成し、 前記非単結晶半導体薄膜に密接する、窒化珪素を含むゲ
    ート絶縁膜を形成し、 前記ゲート絶縁膜に密接するチャネル形成領域と整合す
    る位置にゲート電極を形成し、前記チャネル形成領域を除いて前記非単結晶半導体薄膜
    に不純物を添加し、 線状の強紫外光を前記基板の一端から他端へ走査しなが
    ら照射し、前記不純物が添加された前記非単結晶半導体
    薄膜の結晶化を助長する絶縁ゲート型電界効果半導体装
    置の作製方法であって、 前記非単結晶半導体薄膜と前記ゲート絶縁膜とを同じ反
    応炉で形成することを特徴とする絶縁ゲート型電界効果
    半導体装置の作製方法。 3.基板上の絶縁表面に酸素濃度、窒素濃度および炭素
    濃度がそれぞれ5×10 18 cm -3 以下であるアモルファス
    シリコン膜を形成し、 前記アモルファスシリコン膜に密接するゲート絶縁膜を
    形成し、 前記ゲート絶縁膜に密接するチャネル形成領域と整合す
    る位置にゲート電極を形成し、前記チャネル形成領域を除いて前記アモルファスシリコ
    ン膜に不純物を添加し、線状の強紫外光を前記基板の一
    端から他端へ走査しながら照射し、前記不純物が添加さ
    れた前記アモルファスシリコン膜の結晶化を助長する絶
    縁ゲート型電界効果半導体装置の作製方法であって、 前記アモルファスシリコン膜と前記ゲート絶縁膜とを同
    じ反応炉で形成することを特徴とする絶縁ゲート型電界
    効果半導体装置の作製方法。 4.基板上の絶縁表面に酸素濃度、窒素濃度および炭素
    濃度がそれぞれ5×10 18 cm -3 以下であるアモルファス
    シリコン膜を形成し、 前記アモルファスシリコン膜に密接する、窒化珪素を含
    むゲート絶縁膜を形成し、 前記ゲート絶縁膜に密接するチャネル形成領域と整合す
    る位置にゲート電極を形成し、前記チャネル形成領域を除いて前記アモルファスシリコ
    ン膜に不純物を添加し、線状の強紫外光を前記基板の一
    端から他端へ走査しながら照射し、前記不純物が添加さ
    れた前記アモルファスシリコン膜の結晶化を助長する絶
    縁ゲート型電界効果半導体装置の作製方法であって、 前記アモルファスシリコン膜と前記ゲート絶縁膜とを同
    じ反応炉で形成することを特徴とする絶縁ゲート型電界
    効果半導体装置の作製方法。
JP16756099A 1999-06-14 1999-06-14 絶縁ゲート型電界効果半導体装置の作製方法 Expired - Lifetime JP3401531B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16756099A JP3401531B2 (ja) 1999-06-14 1999-06-14 絶縁ゲート型電界効果半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16756099A JP3401531B2 (ja) 1999-06-14 1999-06-14 絶縁ゲート型電界効果半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP09225605A Division JP3125989B2 (ja) 1997-08-08 1997-08-08 絶縁ゲート型電界効果半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2000138376A JP2000138376A (ja) 2000-05-16
JP3401531B2 true JP3401531B2 (ja) 2003-04-28

Family

ID=15852001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16756099A Expired - Lifetime JP3401531B2 (ja) 1999-06-14 1999-06-14 絶縁ゲート型電界効果半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP3401531B2 (ja)

Also Published As

Publication number Publication date
JP2000138376A (ja) 2000-05-16

Similar Documents

Publication Publication Date Title
JPS60245173A (ja) 絶縁ゲイト型半導体装置
JPH09260680A (ja) 半導体装置およびその作製方法
JP3401531B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP3401532B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2004055838A (ja) 薄膜トランジスタの製造方法
JP3125989B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP3393535B2 (ja) 液晶表示パネル
JP3125982B2 (ja) 絶縁ゲート型電界効果半導体装置
JP3383262B2 (ja) 絶縁ゲート型電界効果半導体装置の駆動方法
JP2789170B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2996887B2 (ja) 絶縁ゲート型電界効果半導体装置
JP2996888B2 (ja) 絶縁ゲート型電界効果半導体装置
JP3401533B2 (ja) 液晶表示パネル
JP2789171B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP3127441B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP3125983B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2789168B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法
JP2996902B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置およびその作製方法
JP2996854B2 (ja) 絶縁ゲート型電界効果半導体装置作製方法
JP3125981B2 (ja) 絶縁ゲート型電界効果半導体装置
JP2648783B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置
JP2648785B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2000340802A (ja) 絶縁ゲート型電界効果半導体装置
JP2648788B2 (ja) 絶縁ゲート型電界効果半導体装置
JP2000340803A (ja) 絶縁ゲート型電界効果半導体装置の作製方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term