JP2996854B2 - 絶縁ゲート型電界効果半導体装置作製方法 - Google Patents
絶縁ゲート型電界効果半導体装置作製方法Info
- Publication number
- JP2996854B2 JP2996854B2 JP6023527A JP2352794A JP2996854B2 JP 2996854 B2 JP2996854 B2 JP 2996854B2 JP 6023527 A JP6023527 A JP 6023527A JP 2352794 A JP2352794 A JP 2352794A JP 2996854 B2 JP2996854 B2 JP 2996854B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal semiconductor
- region
- semiconductor device
- semiconductor layer
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路、液晶
表示パネル等に用いられる絶縁ゲート型電界効果半導体
装置作製方法に関するものである。 【０００２】 【従来の技術】特開昭５８−２０７３号公報に記載され
た電界効果型トランジスタは、絶縁基板上に非晶質半導
体層を形成し、当該非晶質半導体層のソース領域および
ドレイン領域に対して選択的に光を照射して、アニール
することにより多結晶領域としている。その結果、チャ
ネル形成領域は、非晶質領域となっている。すなわち、
同公報に示されている電界効果型トランジスタは、非晶
質半導体領域の一部を選択的にアニールして、ソース領
域およびドレイン領域を得ている。 【０００３】 【発明が解決しようとする課題】従来の絶縁ゲート型電
界効果半導体装置は、ソース領域およびドレイン領域を
選択的にアニールしているため、非単結晶半導体層に結
晶化されていない部分が必ず残る。上記のように絶縁ゲ
ート型電界効果半導体装置に結晶化されていない領域が
残っている場合、絶縁ゲート型電界効果半導体装置とし
て動作する際に、この非晶質部分にも電流の一部が流れ
る。非晶質部分は、結晶化された部分と比較して高い抵
抗を示すため、電流が流れ難く、一旦流入すると蓄えら
れて流れ出るのが遅い。すなわち、従来例における絶縁
ゲート型電界効果半導体装置は、電流の流れるライフタ
イムが長く、ヒステリシス特性を有した。 【０００４】また、従来の絶縁ゲート型電界効果半導体
装置におけるチャネル形成領域は、酸素、炭素、および
窒素のいずれもが１ないし３×１０20ｃｍ-3程度含む非
単結晶半導体層からなっていた。酸素、炭素、および窒
素のいずれもがこのような高い濃度で含まれている場
合、絶縁ゲート型電界効果半導体装置は、スイッチング
する際の「ＯＮ」、「ＯＦＦ」特性が悪かった。たとえ
ば、上記のように酸素、炭素、および窒素のいずれもが
このような高い濃度で含まれている非単結晶半導体を用
いた絶縁ゲート型電界効果半導体装置において、良好な
「ＯＮ」、「ＯＦＦ」特性を示す周波数特性は、１ＫＨ
ｚ程度であった。以上のような問題を解決するために、
本発明は、スイッチング特性が良く、高い周波数に使用
できる絶縁ゲート型電界効果半導体装置作製方法を提供
することを目的とする。 【０００５】 【課題を解決するための手段】前記目的を達成するため
に、本発明の絶縁ゲート型電界効果半導体装置は、絶縁
表面を有する基板（１）上に選択的に絶縁ゲート型電界
効果半導体装置を形成するための非単結晶半導体層
（２）と、前記非単結晶半導体層（２）に形成された酸
素、炭素、または窒素が５×１０１８ｃｍ−３以下のチ
ャネル形成領域と、前記チャネル形成領域に整合した位
置に形成されたゲート電極（４）と、前記非単結晶半導
体層（２）に不純物を添加して形成されているソース領
域（７）およびドレイン領域（８）と、前記非単結晶半
導体層（２）と前記ゲート電極（４）との間に形成さ
れ、非単結晶半導体層（２）に接して窒化珪素膜が形成
されているゲート絶縁膜（３）とを備えていることを特
徴とする。 【０００６】 【０００７】 【作 用】絶縁表面を有する基板上には、複数の島状、
または一つの非単結晶半導体が形成されている。そし
て、この非単結晶半導体には、酸素、炭素、または窒素
が５×１０ １８ ｃｍ −３ 以下のチャネル形成領域が形成
されている。また、ゲート電極は、上記チャネル形成領
域に整合した位置に形成されている。ゲート絶縁膜は、
前記非単結晶半導体層と上記ゲート電極との間に形成さ
れ、非単結晶半導体層に接して窒化珪素膜が形成されて
いる。 さらに、ソース領域およびドレイン領域は、上記
非単結晶半導体層に不純物を添加することによって形成
される。 【０００８】以上のように本発明は、チャネル形成領域
における酸素、炭素、または窒素が５×１０ １８ ｃｍ
−３ 以下であるため、キャリアのライフタイムが長くな
り、接合部におけるリーク電流の発生防止、あるいはゲ
ート電圧−ドレイン電流特性にヒステリシスのない、高
速なスイッチング特性を得ることができる。本発明の絶
縁ゲート型電界効果半導体装置は、オフ電流が少なく、
かつ「ＯＮ」、「ＯＦＦ」を高速応答で行なうことがで
きた。ゲート絶縁膜は、非単結晶半導体層に接して窒化
珪素膜が形成されているため、非単結晶半導体中の水素
またはハロゲン元素が脱気し難いと共に、水分が非単結
晶半導体中に侵入し難い。 【０００９】本発明の絶縁ゲート型電界効果半導体装置
は、たとえば、酸素、炭素、および窒素のいずれもが５
×１０１８ｃｍ−３以下、すなわち上記元素をできる限
り少なくしたＩ型非単結晶半導体層にＰ型またはＮ型不
純物を添加すると共に、この不純物を添加した領域のみ
の結晶化を助長してソース領域およびドレイン領域を形
成した点、およびチャネル形成領域に、水素またはハロ
ゲン元素を添加している点に特徴がある。このような構
成とした絶縁ゲート型電界効果半導体装置は、従来例に
おける非単結晶半導体、たとえば酸素、炭素、および窒
素のいずれもが１ないし３×１０２０ｃｍ−３であるＩ
型非単結晶半導体が１ＫＨｚの周波数に追従できる程度
のスイッチング特性であったのに対して、１ＭＨｚの周
波数においても良好なスイッチング特性を得た。また、
絶縁ゲート型電界効果半導体装置は、たとえば、Ｉ型非
単結晶半導体層における酸素、炭素、および窒素のいず
れもが５×１０１８ｃｍ−３以下と、極めて少なくし、
チャネル形成領域を除く全ての非単結晶半導体層が光照
射によって結晶化を助長したソース領域およびドレイン
領域から形成されているため、さらに高い周波数におけ
るスイッチング特性を良好にした。 【００１０】 【実 施 例】図１（Ａ）ないし（Ｃ）は本発明の一実
施例である絶縁ゲート型電界効果半導体装置の縦断面図
を示す。図１において、基板(1) は、たとえば石英ガラ
スからなり、図１(A) に示すごとく、その厚さを1.1 ｍ
ｍ とし、大きさを10ｃｍ×10ｃｍとした。この基板
(1) の上面には、シラン(SiH4)のプラズマCVD(高周波数
13.56MHz、基板温度210 ℃) により、水素が１原子％以
上の濃度に添加されたアモルファス構造を含む非単結晶
半導体(2) が0.2 μｍの厚さに形成された。さらに、こ
の非単結晶半導体(2) の上面には、光CVD 法により、た
とえば窒化珪素膜からなるゲート絶縁膜(3) が積層され
た。すなわち、ゲート絶縁膜(3) は、ジシラン（Si
2H6 ）とアンモニア（ＮＨ3 ）、またはヒドラジン（Ｎ
2 Ｈ4 ）との反応( 2537Åの波長を含む低圧水銀灯、基
板温度250 ℃) により、Si3N4 を水銀増感法を用いるこ
となしに1000Åの厚さに作製された。 【００１１】この後、絶縁ゲート型電界効果半導体装置
を形成する領域(5) を除いた部分は、プラズマエッチン
グ法により除去された。プラズマエッチング反応は、CF
4 ＋O2(5%)の反応性気体を導入すると共に、図示されて
いない平行平板電極に周波数13.56MHzを印加して、室温
で行なわれた。ゲート絶縁膜(3) 上には、N + の導電型
の微結晶または多結晶半導体が0.3 μｍの厚さに積層さ
れた。このN + の半導体膜は、レジスト膜(6) を用いて
フォトエッチング法で非所望な部分が除去された。その
後、このレジスト膜(6) とN+半導体のゲート電極(4) と
からなるゲート部をマスクとして、ソ−ス、ドレインと
なる領域には、イオン注入法により、１×1020ｃｍ-3の
濃度に図１(B) に示すごとくリンが添加され、一対の不
純物領域(7) 、(8) となった。 【００１２】さらに、基板(1) は、その全体に対し、ゲ
ート電極(4) のレジスト膜(6) が除去された後、強光(1
0)の光アニ−ルが行われた。すなわち、超高圧水銀灯
（出力5KW 、波長250 ｎｍないし600 ｎｍ、光径15ｍ
ｍ、長さ180 ｍｍ) に対し裏面側は、放物面の反射鏡を
用い前方に石英のシリンドリカルレンズ（焦点距離150
ｃｍ、集光部幅2 ｍｍ、長さ180 ｍｍ) により、線状に
照射部を構成した。この照射部に対し基板(1) の照射面
は、5 ｃｍ/ 分ないし50ｃｍ/ 分の速度で走査( スキャ
ン) され、基板10ｃｍ×10ｃｍの全面に強光(10)が照射
されるようにした。かくすると、ゲート電極(4) は、ゲ
ート電極(4) 側にリンが多量に添加されているため、十
分光を吸収し多結晶化した。また、不純物領域(7) 、
(8) は、一度溶融し再結晶化することにより走査する方
向、すなわち、Ｘ方向に溶融、再結晶をシフト（移動）
させた。その結果、単に全面を均一に加熱または光照射
するのみに比べ、成長機構が加わるため結晶粒径を大き
くすることができた。 【００１３】この強光アニ−ルにより多結晶化した領域
は、不純物領域(7) 、(8) の下側の全領域にまで及ぶ必
要がない。図１において、破線(11)、(11')で示したご
とく、その上層部のみが少なくとも結晶化し、不純物領
域(7) 、(8) を活性にすることが重要である。さらに、
そのソース領域およびドレイン領域の端部(15)、(15')
は、ゲート電極の端部(16)、(16') に対し、チャネル領
域側に入り込むように設けられている。そして、Ｎ型不
純物領域 (7)、(8)、Ｉ型非単結晶半導体領域(2) 、接
合界面(17)、(17') からなるチャネル形成領域は、Ｉ型
半導体領域における非単結晶半導体、および不純物領域
から入り込んだ結晶化半導体から構成されるハイブリッ
ド構造となっている。このＩ型半導体領域内の結晶化半
導体の程度は、光アニ−ルの走査スピ−ド、強度（照
度）によって決められる。 【００１４】図１（Ｂ）の工程の後、ポリイミド樹脂
は、全面に２μｍの厚さにコ−トされる。そして、ポリ
イミド樹脂には、電極穴(13)、(13') が形成された後、
アルミニュ−ムのオ−ムコンタクトおよびそのリ−ド(1
4)、(14') が形成される。この２層目のリード(14)、(1
4') は、形成する際に、ゲート電極(4) と連結してもよ
い。この光アニ−ルの結果は、シ−ト抵抗が光照射前の
４×10-3( オームｃｍ) -1から１×10+2( オームｃｍ)
-1になり、光アニール前と比べ電気伝導度特性が向上し
た。 【００１５】図２は本発明の実施例によるドレイン電流
─ゲート電圧の特性を示す。チャネル形成領域の長さが
３μｍ、および10μｍの場合、チャネル幅が１ｍｍの条
件下において、それぞれ図２における符号(21)、(22)に
よって示されるごとく、Ｖth＝+2V 、V DD＝10V にて１
×10-5A 、２×10-5A の電流を得た。なお、オフ電流
は、(VGG＝0V) 10-10 ないし10-11 (A) であり、単結晶
半導体の10-6(A) に比べ10-4分の１も小さかった。本実
施例は、下側から漸次被膜を形成し加工するという製造
工程を採用したため、大面積大規模集積化を行うことが
可能になった。そのため、大面積たとえば30ｃｍ×30ｃ
ｍのパネル内に５００個×５００個の絶縁ゲート型電界
効果半導体装置の作製すらも可能とすることができ、液
晶表示素子の制御用絶縁ゲート型電界効果半導体装置と
して応用することができた。 【００１６】光アニ−ルプロセスによる400 ℃以下の低
温処理であるため、多結晶化または単結晶化した半導体
がその内部の水素またはハロゲン元素を放出させること
を防ぐことができた。また、光アニ−ルは、基板全面に
対して同時に行なうのではなく、一端より他端に走査さ
せた。このため、筒状の超高圧水銀灯から照射された光
は、放物ミラ−および石英レンズにより集光されて線状
にした。そして、この線状に集光された光は、これと直
交した方向に基板を走査することにより非単結晶半導体
表面を光アニ−ルすることができた。この光アニ−ル
は、紫外線で行うため、非単結晶半導体の表面より内部
方向への結晶化を助長させた。このため、十分に多結晶
化または単結晶化された表面近傍の不純物領域は、チャ
ネル形成領域におけるゲート絶縁膜のごく近傍に流れる
電流制御を支障なく行うことが可能となった。 【００１７】光照射アニ−ル工程に際し、チャネル形成
領域に添加された水素またはハロゲン元素は、まったく
影響を受けず、非単結晶半導体の状態を保持できるた
め、オフ電流を単結晶半導体の1/103 ないし1/105 にす
ることができる。ソ−ス領域およびドレイン領域は、ゲ
ート電極を作った後、光アニ−ルで作製するため、ゲー
ト絶縁物界面に汚物が付着せずに、特性を安定させる。
さらに、従来より公知の方法に比べ、基板材料として石
英ガラスのみならず任意の基板であるソ−ダガラス、耐
熱性有機フィルムをも用いることができる。異種材料界
面であるチャネル形成領域を構成する非単結晶半導体─
ゲート絶縁物─ゲート電極の形成は、同一反応炉内での
プロセスにより、大気に触れさせることなく作り得るた
め、界面凖位の発生が少ないという特徴を有する。 【００１８】なお、本実施例において、チャネル形成領
域の非単結晶半導体の酸素、炭素および窒素のいずれも
が５×1018ｃｍ-3以下の不純物濃度であることが重要で
ある。すなわち、これらが従来公知の絶縁ゲート型電界
効果半導体装置においては、チャネル層に１ないし3 ×
1020ｃｍ-3の濃度に混合している。この従来例における
非単結晶半導体を用いるＰチャネル型絶縁ゲート型電界
効果半導体装置は、本実施例における絶縁ゲート型電界
効果トランジスタ装置の有する特性の１／３以下の電流
しか流れない。そして、上記従来例における非単結晶半
導体を用いた絶縁ゲート型電界効果半導体装置のヒステ
リシス特性は、ＩDD─ＶGG特性にドレイン電界を２×10
6V/ ｃｍ以上加える場合に観察されてしまった。また、
本実施例のように、非単結晶半導体中の酸素を５×1018
ｃｍ-3以下とすると、３×106V/ ｃｍの電圧においても
ヒステリシスの存在が観察されなかった 【００１９】 【発明の効果】本発明によれば、絶縁基板表面上に酸
素、炭素、または窒素が５×１０ １８ ｃｍ −３ 以下とい
う極めて少ない非単結晶半導体層におけるチャネル形成
領域を設けているため、また、ソース領域およびドレイ
ン領域の全域にＰ型またはＮ型の不純物を添加して、チ
ャネル形成領域より結晶化度を高くしているため、ゲー
ト電圧−ドレイン電流特性にヒステリシスがなく、高い
周波数における良好なスイッチング特性を得た。 【００２０】本発明によれば、非単結晶半導体層に接し
て窒化珪素膜が形成されているゲート絶縁膜は、非単結
晶半導体中の水素またはハロゲン元素が脱気し難く、且
つ水分が侵入し難い。
表示パネル等に用いられる絶縁ゲート型電界効果半導体
装置作製方法に関するものである。 【０００２】 【従来の技術】特開昭５８−２０７３号公報に記載され
た電界効果型トランジスタは、絶縁基板上に非晶質半導
体層を形成し、当該非晶質半導体層のソース領域および
ドレイン領域に対して選択的に光を照射して、アニール
することにより多結晶領域としている。その結果、チャ
ネル形成領域は、非晶質領域となっている。すなわち、
同公報に示されている電界効果型トランジスタは、非晶
質半導体領域の一部を選択的にアニールして、ソース領
域およびドレイン領域を得ている。 【０００３】 【発明が解決しようとする課題】従来の絶縁ゲート型電
界効果半導体装置は、ソース領域およびドレイン領域を
選択的にアニールしているため、非単結晶半導体層に結
晶化されていない部分が必ず残る。上記のように絶縁ゲ
ート型電界効果半導体装置に結晶化されていない領域が
残っている場合、絶縁ゲート型電界効果半導体装置とし
て動作する際に、この非晶質部分にも電流の一部が流れ
る。非晶質部分は、結晶化された部分と比較して高い抵
抗を示すため、電流が流れ難く、一旦流入すると蓄えら
れて流れ出るのが遅い。すなわち、従来例における絶縁
ゲート型電界効果半導体装置は、電流の流れるライフタ
イムが長く、ヒステリシス特性を有した。 【０００４】また、従来の絶縁ゲート型電界効果半導体
装置におけるチャネル形成領域は、酸素、炭素、および
窒素のいずれもが１ないし３×１０20ｃｍ-3程度含む非
単結晶半導体層からなっていた。酸素、炭素、および窒
素のいずれもがこのような高い濃度で含まれている場
合、絶縁ゲート型電界効果半導体装置は、スイッチング
する際の「ＯＮ」、「ＯＦＦ」特性が悪かった。たとえ
ば、上記のように酸素、炭素、および窒素のいずれもが
このような高い濃度で含まれている非単結晶半導体を用
いた絶縁ゲート型電界効果半導体装置において、良好な
「ＯＮ」、「ＯＦＦ」特性を示す周波数特性は、１ＫＨ
ｚ程度であった。以上のような問題を解決するために、
本発明は、スイッチング特性が良く、高い周波数に使用
できる絶縁ゲート型電界効果半導体装置作製方法を提供
することを目的とする。 【０００５】 【課題を解決するための手段】前記目的を達成するため
に、本発明の絶縁ゲート型電界効果半導体装置は、絶縁
表面を有する基板（１）上に選択的に絶縁ゲート型電界
効果半導体装置を形成するための非単結晶半導体層
（２）と、前記非単結晶半導体層（２）に形成された酸
素、炭素、または窒素が５×１０１８ｃｍ−３以下のチ
ャネル形成領域と、前記チャネル形成領域に整合した位
置に形成されたゲート電極（４）と、前記非単結晶半導
体層（２）に不純物を添加して形成されているソース領
域（７）およびドレイン領域（８）と、前記非単結晶半
導体層（２）と前記ゲート電極（４）との間に形成さ
れ、非単結晶半導体層（２）に接して窒化珪素膜が形成
されているゲート絶縁膜（３）とを備えていることを特
徴とする。 【０００６】 【０００７】 【作 用】絶縁表面を有する基板上には、複数の島状、
または一つの非単結晶半導体が形成されている。そし
て、この非単結晶半導体には、酸素、炭素、または窒素
が５×１０ １８ ｃｍ −３ 以下のチャネル形成領域が形成
されている。また、ゲート電極は、上記チャネル形成領
域に整合した位置に形成されている。ゲート絶縁膜は、
前記非単結晶半導体層と上記ゲート電極との間に形成さ
れ、非単結晶半導体層に接して窒化珪素膜が形成されて
いる。 さらに、ソース領域およびドレイン領域は、上記
非単結晶半導体層に不純物を添加することによって形成
される。 【０００８】以上のように本発明は、チャネル形成領域
における酸素、炭素、または窒素が５×１０ １８ ｃｍ
−３ 以下であるため、キャリアのライフタイムが長くな
り、接合部におけるリーク電流の発生防止、あるいはゲ
ート電圧−ドレイン電流特性にヒステリシスのない、高
速なスイッチング特性を得ることができる。本発明の絶
縁ゲート型電界効果半導体装置は、オフ電流が少なく、
かつ「ＯＮ」、「ＯＦＦ」を高速応答で行なうことがで
きた。ゲート絶縁膜は、非単結晶半導体層に接して窒化
珪素膜が形成されているため、非単結晶半導体中の水素
またはハロゲン元素が脱気し難いと共に、水分が非単結
晶半導体中に侵入し難い。 【０００９】本発明の絶縁ゲート型電界効果半導体装置
は、たとえば、酸素、炭素、および窒素のいずれもが５
×１０１８ｃｍ−３以下、すなわち上記元素をできる限
り少なくしたＩ型非単結晶半導体層にＰ型またはＮ型不
純物を添加すると共に、この不純物を添加した領域のみ
の結晶化を助長してソース領域およびドレイン領域を形
成した点、およびチャネル形成領域に、水素またはハロ
ゲン元素を添加している点に特徴がある。このような構
成とした絶縁ゲート型電界効果半導体装置は、従来例に
おける非単結晶半導体、たとえば酸素、炭素、および窒
素のいずれもが１ないし３×１０２０ｃｍ−３であるＩ
型非単結晶半導体が１ＫＨｚの周波数に追従できる程度
のスイッチング特性であったのに対して、１ＭＨｚの周
波数においても良好なスイッチング特性を得た。また、
絶縁ゲート型電界効果半導体装置は、たとえば、Ｉ型非
単結晶半導体層における酸素、炭素、および窒素のいず
れもが５×１０１８ｃｍ−３以下と、極めて少なくし、
チャネル形成領域を除く全ての非単結晶半導体層が光照
射によって結晶化を助長したソース領域およびドレイン
領域から形成されているため、さらに高い周波数におけ
るスイッチング特性を良好にした。 【００１０】 【実 施 例】図１（Ａ）ないし（Ｃ）は本発明の一実
施例である絶縁ゲート型電界効果半導体装置の縦断面図
を示す。図１において、基板(1) は、たとえば石英ガラ
スからなり、図１(A) に示すごとく、その厚さを1.1 ｍ
ｍ とし、大きさを10ｃｍ×10ｃｍとした。この基板
(1) の上面には、シラン(SiH4)のプラズマCVD(高周波数
13.56MHz、基板温度210 ℃) により、水素が１原子％以
上の濃度に添加されたアモルファス構造を含む非単結晶
半導体(2) が0.2 μｍの厚さに形成された。さらに、こ
の非単結晶半導体(2) の上面には、光CVD 法により、た
とえば窒化珪素膜からなるゲート絶縁膜(3) が積層され
た。すなわち、ゲート絶縁膜(3) は、ジシラン（Si
2H6 ）とアンモニア（ＮＨ3 ）、またはヒドラジン（Ｎ
2 Ｈ4 ）との反応( 2537Åの波長を含む低圧水銀灯、基
板温度250 ℃) により、Si3N4 を水銀増感法を用いるこ
となしに1000Åの厚さに作製された。 【００１１】この後、絶縁ゲート型電界効果半導体装置
を形成する領域(5) を除いた部分は、プラズマエッチン
グ法により除去された。プラズマエッチング反応は、CF
4 ＋O2(5%)の反応性気体を導入すると共に、図示されて
いない平行平板電極に周波数13.56MHzを印加して、室温
で行なわれた。ゲート絶縁膜(3) 上には、N + の導電型
の微結晶または多結晶半導体が0.3 μｍの厚さに積層さ
れた。このN + の半導体膜は、レジスト膜(6) を用いて
フォトエッチング法で非所望な部分が除去された。その
後、このレジスト膜(6) とN+半導体のゲート電極(4) と
からなるゲート部をマスクとして、ソ−ス、ドレインと
なる領域には、イオン注入法により、１×1020ｃｍ-3の
濃度に図１(B) に示すごとくリンが添加され、一対の不
純物領域(7) 、(8) となった。 【００１２】さらに、基板(1) は、その全体に対し、ゲ
ート電極(4) のレジスト膜(6) が除去された後、強光(1
0)の光アニ−ルが行われた。すなわち、超高圧水銀灯
（出力5KW 、波長250 ｎｍないし600 ｎｍ、光径15ｍ
ｍ、長さ180 ｍｍ) に対し裏面側は、放物面の反射鏡を
用い前方に石英のシリンドリカルレンズ（焦点距離150
ｃｍ、集光部幅2 ｍｍ、長さ180 ｍｍ) により、線状に
照射部を構成した。この照射部に対し基板(1) の照射面
は、5 ｃｍ/ 分ないし50ｃｍ/ 分の速度で走査( スキャ
ン) され、基板10ｃｍ×10ｃｍの全面に強光(10)が照射
されるようにした。かくすると、ゲート電極(4) は、ゲ
ート電極(4) 側にリンが多量に添加されているため、十
分光を吸収し多結晶化した。また、不純物領域(7) 、
(8) は、一度溶融し再結晶化することにより走査する方
向、すなわち、Ｘ方向に溶融、再結晶をシフト（移動）
させた。その結果、単に全面を均一に加熱または光照射
するのみに比べ、成長機構が加わるため結晶粒径を大き
くすることができた。 【００１３】この強光アニ−ルにより多結晶化した領域
は、不純物領域(7) 、(8) の下側の全領域にまで及ぶ必
要がない。図１において、破線(11)、(11')で示したご
とく、その上層部のみが少なくとも結晶化し、不純物領
域(7) 、(8) を活性にすることが重要である。さらに、
そのソース領域およびドレイン領域の端部(15)、(15')
は、ゲート電極の端部(16)、(16') に対し、チャネル領
域側に入り込むように設けられている。そして、Ｎ型不
純物領域 (7)、(8)、Ｉ型非単結晶半導体領域(2) 、接
合界面(17)、(17') からなるチャネル形成領域は、Ｉ型
半導体領域における非単結晶半導体、および不純物領域
から入り込んだ結晶化半導体から構成されるハイブリッ
ド構造となっている。このＩ型半導体領域内の結晶化半
導体の程度は、光アニ−ルの走査スピ−ド、強度（照
度）によって決められる。 【００１４】図１（Ｂ）の工程の後、ポリイミド樹脂
は、全面に２μｍの厚さにコ−トされる。そして、ポリ
イミド樹脂には、電極穴(13)、(13') が形成された後、
アルミニュ−ムのオ−ムコンタクトおよびそのリ−ド(1
4)、(14') が形成される。この２層目のリード(14)、(1
4') は、形成する際に、ゲート電極(4) と連結してもよ
い。この光アニ−ルの結果は、シ−ト抵抗が光照射前の
４×10-3( オームｃｍ) -1から１×10+2( オームｃｍ)
-1になり、光アニール前と比べ電気伝導度特性が向上し
た。 【００１５】図２は本発明の実施例によるドレイン電流
─ゲート電圧の特性を示す。チャネル形成領域の長さが
３μｍ、および10μｍの場合、チャネル幅が１ｍｍの条
件下において、それぞれ図２における符号(21)、(22)に
よって示されるごとく、Ｖth＝+2V 、V DD＝10V にて１
×10-5A 、２×10-5A の電流を得た。なお、オフ電流
は、(VGG＝0V) 10-10 ないし10-11 (A) であり、単結晶
半導体の10-6(A) に比べ10-4分の１も小さかった。本実
施例は、下側から漸次被膜を形成し加工するという製造
工程を採用したため、大面積大規模集積化を行うことが
可能になった。そのため、大面積たとえば30ｃｍ×30ｃ
ｍのパネル内に５００個×５００個の絶縁ゲート型電界
効果半導体装置の作製すらも可能とすることができ、液
晶表示素子の制御用絶縁ゲート型電界効果半導体装置と
して応用することができた。 【００１６】光アニ−ルプロセスによる400 ℃以下の低
温処理であるため、多結晶化または単結晶化した半導体
がその内部の水素またはハロゲン元素を放出させること
を防ぐことができた。また、光アニ−ルは、基板全面に
対して同時に行なうのではなく、一端より他端に走査さ
せた。このため、筒状の超高圧水銀灯から照射された光
は、放物ミラ−および石英レンズにより集光されて線状
にした。そして、この線状に集光された光は、これと直
交した方向に基板を走査することにより非単結晶半導体
表面を光アニ−ルすることができた。この光アニ−ル
は、紫外線で行うため、非単結晶半導体の表面より内部
方向への結晶化を助長させた。このため、十分に多結晶
化または単結晶化された表面近傍の不純物領域は、チャ
ネル形成領域におけるゲート絶縁膜のごく近傍に流れる
電流制御を支障なく行うことが可能となった。 【００１７】光照射アニ−ル工程に際し、チャネル形成
領域に添加された水素またはハロゲン元素は、まったく
影響を受けず、非単結晶半導体の状態を保持できるた
め、オフ電流を単結晶半導体の1/103 ないし1/105 にす
ることができる。ソ−ス領域およびドレイン領域は、ゲ
ート電極を作った後、光アニ−ルで作製するため、ゲー
ト絶縁物界面に汚物が付着せずに、特性を安定させる。
さらに、従来より公知の方法に比べ、基板材料として石
英ガラスのみならず任意の基板であるソ−ダガラス、耐
熱性有機フィルムをも用いることができる。異種材料界
面であるチャネル形成領域を構成する非単結晶半導体─
ゲート絶縁物─ゲート電極の形成は、同一反応炉内での
プロセスにより、大気に触れさせることなく作り得るた
め、界面凖位の発生が少ないという特徴を有する。 【００１８】なお、本実施例において、チャネル形成領
域の非単結晶半導体の酸素、炭素および窒素のいずれも
が５×1018ｃｍ-3以下の不純物濃度であることが重要で
ある。すなわち、これらが従来公知の絶縁ゲート型電界
効果半導体装置においては、チャネル層に１ないし3 ×
1020ｃｍ-3の濃度に混合している。この従来例における
非単結晶半導体を用いるＰチャネル型絶縁ゲート型電界
効果半導体装置は、本実施例における絶縁ゲート型電界
効果トランジスタ装置の有する特性の１／３以下の電流
しか流れない。そして、上記従来例における非単結晶半
導体を用いた絶縁ゲート型電界効果半導体装置のヒステ
リシス特性は、ＩDD─ＶGG特性にドレイン電界を２×10
6V/ ｃｍ以上加える場合に観察されてしまった。また、
本実施例のように、非単結晶半導体中の酸素を５×1018
ｃｍ-3以下とすると、３×106V/ ｃｍの電圧においても
ヒステリシスの存在が観察されなかった 【００１９】 【発明の効果】本発明によれば、絶縁基板表面上に酸
素、炭素、または窒素が５×１０ １８ ｃｍ −３ 以下とい
う極めて少ない非単結晶半導体層におけるチャネル形成
領域を設けているため、また、ソース領域およびドレイ
ン領域の全域にＰ型またはＮ型の不純物を添加して、チ
ャネル形成領域より結晶化度を高くしているため、ゲー
ト電圧−ドレイン電流特性にヒステリシスがなく、高い
周波数における良好なスイッチング特性を得た。 【００２０】本発明によれば、非単結晶半導体層に接し
て窒化珪素膜が形成されているゲート絶縁膜は、非単結
晶半導体中の水素またはハロゲン元素が脱気し難く、且
つ水分が侵入し難い。
【図面の簡単な説明】
【図１】（Ａ）ないし（Ｃ）は本発明の一実施例である
絶縁ゲート型電界効果半導体装置の縦断面図を示す。 【図２】本発明の実施例によるドレイン電流─ゲート電
圧の特性を示す。 【符号の説明】 １・・・基板 ２・・・非単結晶半導体 ３・・・ゲート絶縁膜 ４・・・ゲート電極 ５・・・絶縁ゲート型電界効果半導体装置を形成する領
域 ６・・・レジスト膜 ７、８・・・不純物領域 １０・・・強光 １１、１１′・・・破線 １３、１３′・・・穴 １４、１４′・・・リード １５、１５′・・・ソース領域およびドレイン領域の端
部 １６、１６′・・・ゲート電極の端部 １７、１７′・・・接合界面
絶縁ゲート型電界効果半導体装置の縦断面図を示す。 【図２】本発明の実施例によるドレイン電流─ゲート電
圧の特性を示す。 【符号の説明】 １・・・基板 ２・・・非単結晶半導体 ３・・・ゲート絶縁膜 ４・・・ゲート電極 ５・・・絶縁ゲート型電界効果半導体装置を形成する領
域 ６・・・レジスト膜 ７、８・・・不純物領域 １０・・・強光 １１、１１′・・・破線 １３、１３′・・・穴 １４、１４′・・・リード １５、１５′・・・ソース領域およびドレイン領域の端
部 １６、１６′・・・ゲート電極の端部 １７、１７′・・・接合界面
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭59−75670（ＪＰ，Ａ)
特開 昭56−108231（ＪＰ，Ａ)
特開 昭55−50663（ＪＰ，Ａ)
特開 昭58−2073（ＪＰ，Ａ)
特開 昭59−35423（ＪＰ，Ａ)
特開 昭56−91276（ＪＰ，Ａ)
特開 昭57−91517（ＪＰ，Ａ)
特開 昭58−28867（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 (1) 絶縁表面を有する基板上に選択的に絶縁ゲート型電
界効果半導体装置を形成するための非単結晶半導体層
と、 前記非単結晶半導体層に形成された酸素、炭素、または
窒素が５×１０18ｃｍ-3以下のチャネル形成領域と、 前記チャネル形成領域に整合した位置に形成されたゲー
ト電極と、 前記非単結晶半導体層に不純物を添加し、線状の強紫外
光の走査によって溶融再結晶化されているソース領域お
よびドレイン領域と、 前記非単結晶半導体層と前記ゲート電極との間に形成さ
れ、非単結晶半導体層に接して窒化珪素膜が形成されて
いるゲート絶縁膜と、 を備えていることを特徴とする絶縁ゲート型電界効果半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6023527A JP2996854B2 (ja) | 1994-01-27 | 1994-01-27 | 絶縁ゲート型電界効果半導体装置作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6023527A JP2996854B2 (ja) | 1994-01-27 | 1994-01-27 | 絶縁ゲート型電界効果半導体装置作製方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10025084A Division JPS60245172A (ja) | 1984-05-18 | 1984-05-18 | 絶縁ゲイト型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06333950A JPH06333950A (ja) | 1994-12-02 |
| JP2996854B2 true JP2996854B2 (ja) | 2000-01-11 |
Family
ID=12112928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6023527A Expired - Lifetime JP2996854B2 (ja) | 1994-01-27 | 1994-01-27 | 絶縁ゲート型電界効果半導体装置作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2996854B2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5550663A (en) * | 1978-10-07 | 1980-04-12 | Shunpei Yamazaki | Semiconductor device and method of fabricating the same |
| JPS56108231A (en) * | 1980-02-01 | 1981-08-27 | Ushio Inc | Annealing method of semiconductor wafer |
| JPS5791517A (en) * | 1980-11-28 | 1982-06-07 | Toshiba Corp | Manufacture of semiconductor device |
| JPS582073A (ja) * | 1981-06-29 | 1983-01-07 | Sony Corp | 電界効果型トランジスタ |
| JPH0247865B2 (ja) * | 1981-08-13 | 1990-10-23 | Seiko Epson Corp | Hakumakutoranjisutanoseizohoho |
| JPS5935423A (ja) * | 1982-08-24 | 1984-02-27 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
| JPS5975670A (ja) * | 1982-10-25 | 1984-04-28 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
-
1994
- 1994-01-27 JP JP6023527A patent/JP2996854B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06333950A (ja) | 1994-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60245174A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPS60245173A (ja) | 絶縁ゲイト型半導体装置 | |
| JPS60245172A (ja) | 絶縁ゲイト型半導体装置 | |
| JP2996854B2 (ja) | 絶縁ゲート型電界効果半導体装置作製方法 | |
| JP2996887B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JP3125982B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JP3125989B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
| JP2789168B2 (ja) | 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法 | |
| JP3127441B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
| JP3125983B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
| JP2789171B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
| JP3125981B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JP2648783B2 (ja) | 液晶表示パネル用絶縁ゲート型電界効果半導体装置 | |
| JP2789170B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
| JP2648788B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JP2996888B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JP2996902B2 (ja) | 液晶表示パネル用絶縁ゲート型電界効果半導体装置およびその作製方法 | |
| JP2648785B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
| JP3383262B2 (ja) | 絶縁ゲート型電界効果半導体装置の駆動方法 | |
| JP3401533B2 (ja) | 液晶表示パネル | |
| JP3393535B2 (ja) | 液晶表示パネル | |
| JP2648784B2 (ja) | 液晶表示パネル用絶縁ゲート型電界効果半導体装置 | |
| JP3401532B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
| JP3401531B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
| JP2000315801A (ja) | 絶縁ゲート型電界効果半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |