JP2648788B2 - 絶縁ゲート型電界効果半導体装置 - Google Patents

絶縁ゲート型電界効果半導体装置

Info

Publication number
JP2648788B2
JP2648788B2 JP15178194A JP15178194A JP2648788B2 JP 2648788 B2 JP2648788 B2 JP 2648788B2 JP 15178194 A JP15178194 A JP 15178194A JP 15178194 A JP15178194 A JP 15178194A JP 2648788 B2 JP2648788 B2 JP 2648788B2
Authority
JP
Japan
Prior art keywords
region
semiconductor device
field effect
insulated gate
crystal semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15178194A
Other languages
English (en)
Other versions
JPH0799316A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP15178194A priority Critical patent/JP2648788B2/ja
Publication of JPH0799316A publication Critical patent/JPH0799316A/ja
Application granted granted Critical
Publication of JP2648788B2 publication Critical patent/JP2648788B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路、また
は液晶表示パネル等に用いられる絶縁ゲート型電界効果
半導体装置に関する。
【0002】
【従来の技術】単結晶珪素を用いた絶縁ゲート型電界効
果半導体装置は、広く半導体分野に用いられている。そ
の代表例には、本出願人の発明にかかる特公昭50−1986
号公報に示されている「半導体装置およびその作製方
法」がある。しかし、チャネル形成領域を単結晶半導体
を用いるのではなく、水素またはハロゲン元素が1原子
%以上の濃度に添加された非単結晶半導体により設けら
れた絶縁ゲート型電界効果半導体装置は、本出願人のそ
の後の出願にかかる特願昭53−124021号公報に示されて
いる「半導体装置およびその作製方法」( 昭和53年10月
7日出願)がその代表例である。かかる水素またはハロ
ゲン元素を添加した非単結晶半導体、特に珪素半導体を
チャネル形成領域に用いた絶縁ゲート型電界効果半導体
装置は、オフ電流が従来より公知の単結晶半導体を用い
た場合に比べて103 〜105 分の1も小さい。 そのた
め、絶縁ゲート型電界効果半導体装置は、液晶表示パネ
ル制御用として用いることが有効であるとされている。
【0003】この絶縁ゲート型電界効果半導体装置は、
前記特願昭53−124021号公報に示されているごとく、ゲ
ート電極がチャネル形成領域の半導体に対し、その上側
に設けられた横チャネル型絶縁ゲート型電界効果半導体
装置、また、本出願人の出願にかかる特願昭56−001767
号公報「絶縁ゲイト型電界効果半導体装置およびその作
製方法」( 昭和56年1月9日)に示された縦チャネル型
絶縁ゲート型電界効果半導体装置、およびゲート電極が
チャネル形成領域を構成する半導体の下側に設けられた
いわゆる一般的に公知の薄膜絶縁ゲート型電界効果半導
体装置が知られている。
【0004】しかし、そのうち、後二者に比べ前者の前
記した構造は、従来より公知の単結晶珪素を用いた絶縁
ゲート型電界効果半導体装置と構造が同じであるため、
すでに出来上がった技術を応用できるというきわめて優
れた特長を有するものであった。また、従来例として、
特開昭58−2073号公報に示された電界効果型トラ
ンジスタは、多結晶領域からなるソースおよびドレイン
と、非晶質領域からなるチャネル形成領域と、当該チャ
ネル形成領域上に絶縁的に形成されたゲート電極とから
構成され、活性層の非晶質半導体を変質させることなく
低温プロセスで製造される。
【0005】
【発明が解決しようとする課題】しかし、絶縁ゲート型
電界効果半導体装置においては、ソ−ス領域およびドレ
イン領域上にリードをオームコンタクトするため、リー
ド用の開口の大きさによって集積度が決まる。また、絶
縁ゲート型電界効果半導体装置を液晶表示パネル用に適
用した場合、画素電極と画素電極との間に絶縁ゲート型
電界効果半導体装置を設ける必要がある。近年、液晶表
示パネルの解像度を向上させるために画素数の増加が要
望されているが、画素電極と画素電極との合間に絶縁ゲ
ート型電界効果半導体装置を設ける必要上、絶縁ゲート
型電界効果半導体装置の大きさによって制限される。以
上のような問題を解決するために、本発明は、集積度を
高くすると共に、リードとソース領域およびドレイン領
域との良好なオームコンタクトを同時に達成できる絶縁
ゲート型電界効果半導体装置を提供することを目的とす
る。
【0006】
【課題を解決するための手段】前記目的を達成するため
に、本発明の絶縁ゲート型電界効果半導体装置は、絶縁
表面を有する基板(1)上に形成され、酸素、炭素、ま
たは窒素が5×1018cm−3以下の非単結晶半導体
層(2)と、当該非単結晶半導体層(2)上に形成され
たゲート絶縁膜(3)と、当該ゲート絶縁膜(3)が形
成されている非単結晶半導体層(2)に不純物が添加さ
れて結晶化助長されているソース領域およびドレイン
領域(7)、(8)と、前記ソース領域とドレイン領域
(7)、(8)との間で、かつゲート絶縁膜(3)の下
に活性化されていない不純物を含む領域、および水素ま
たはハロゲン元素が添加されている非単結晶半導体層
(2)に形成されたチャネル形成領域と、当該チャネル
形成領域に接して前記ゲート絶縁膜(3)を介して形成
されているゲート電極(4)とを備えていることを特徴
とする。また、前記ソース領域およびドレイン領域から
なる一対の不純物領域(7)、(8)は、水素またはハ
ロゲン元素が1原子%以上の濃度に添加された多結晶半
導体よりなることを特徴とする。
【0007】本発明の絶縁ゲート型電界効果半導体装置
は、絶縁表面を有する基板(1)上に選択的に絶縁ゲー
ト型電界効果半導体装置を形成するチャネル形成領域
と、ソース領域およびドレイン領域(7)、(8)を
非単結晶半導体層(2)と、当該非単結晶半導体層
(2)上に形成されているゲート絶縁膜(3)と、前記
絶縁表面を有する基板(1)上に形成され、酸素、炭
素、または窒素が5×1018cm−3以下のチャネル
形成領域と、前記非単結晶半導体層(2)に不純物を添
加して形成されているソース領域およびドレイン領域
(7)、(8)と、前記チャネル形成領域に接してゲー
ト絶縁膜(3)を介して形成されているゲート電極
(4)とを備えたことを特徴とする。
【0008】本発明の課題を解決するための手段を具体
的に例示すると次のようになる。チャネル形成領域を構
成する非単結晶半導体は、酸素、炭素、および窒素のい
ずれかが5×1018cm-3以下であり、不純物の添加の
ない、またはきわめて少ないI型非単結晶半導体(以
下、水素またはハロゲン元素が添加された非単結晶半導
体を単に半導体または非単結晶半導体と略記する)上に
ゲート絶縁物およびその上にゲート電極が選択的に設け
られた。さらに、このゲート電極をマスクとしてイオン
注入等によりソ−ス領域、ドレイン領域用の不純物を添
加した、たとえばNチャネル型絶縁ゲート型電界効果半
導体装置では、リンまたは砒素、Pチャネル型絶縁ゲー
ト型電界効果半導体装置では、ホウ素を非単結晶半導体
のソース領域、ドレイン領域の内部にそれぞれ添加し
た。
【0009】この後、この不活性の不純物を添加した領
域に対し、400 ℃以下の温度で強光照射をし、強紫外光
アニ−ル(以下単に光アニ−ルという)を行い、水素ま
たはハロゲン元素が添加残存し、かつ結晶化度がチャネ
ル形成領域よりも助長された半導体、特に著しくは多結
晶または単結晶構造の半導体に変成せしめた。すなわ
ち、本発明は、従来より公知の水素またはハロゲン元素
を添加していない単結晶半導体に対し、イオン注入後レ
−ザアニ−ルを行なうのではなく、水素またはハロゲン
元素を添加している非単結晶半導体に対しイオン注入を
し、それに強光アニ−ルを行い、かつ、好ましくはこの
光を基板表面をー端より他端に走査することにより結晶
成長をプロセス上含ませ、結晶化して不純物領域とした
ものである。
【0010】
【作用】本発明の絶縁ゲート型電界効果半導体装置は、
酸素、炭素、または窒素が5×10 18 cm −3 以下、
すなわち前記元素をできる限り少なくした非単結晶半導
体層に所望の不純物が添加されている。そして、この不
純物が添加された領域の結晶化を助長してソース領域お
よびドレイン領域が形成されている。また、チャネル形
成領域には、水素またはハロゲン元素が添加されている
点に特徴がある。 さらに、非単結晶半導体層上には、ゲ
ート絶縁膜が形成されているため、ゲート絶縁膜を通し
てアニール処理を行っても、非単結晶半導体層から水素
またはハロゲン元素が脱気し難い。 このような構成とし
た絶縁ゲート型電界効果半導体装置は、従来例における
非単結晶半導体、たとえば酸素、炭素、または窒素が1
ないし3×10 20 cm −3 である非単結晶半導体が1
KHzの周波数に追従できる程度のスイッチング特性で
あったのに対して、1MHzの周波数においても良好な
スイッチング特性を得た。 また、絶縁ゲート型電界効果
半導体装置は、非単結晶半導体層における酸素、炭素、
または窒素が5×10 18 cm −3 以下と、極めて少な
くし、結晶化を助長したソース領域およびドレイン領域
から形成されているため、さらに高い周波数におけるス
イッチング特性を良好にした。 すなわち、本発明におけ
る絶縁ゲート型電界効果半導体装置は、非単結晶半導体
層におけるチャネル形成領域以外の全ての領域がソース
領域およびドレイン領域となっている。 したがって、本
発明の絶縁ゲート型電界効果半導体装置は、電流の流れ
るライフタイムが短く、ヒステリシス特性が出ない。
なわち、本発明の絶縁ゲート型電界効果半導体装置は、
オフ電流が少なく、かつ「ON」、「OFF」を高速応
答で行なうことができた。
【0011】本出願人は、ソース領域およびドレイン領
域を作製する工程、あるいはこれらの領域を覆う絶縁膜
を形成する工程において、汚物が付き易く、絶縁膜、お
よびソース領域またはドレイン領域にリード用の開口を
設けるエッチングにおいて、汚物が付き難いことに着目
した。また、本出願人は、絶縁ゲート型電界効果半導体
装置を一つの基板に集積化する場合、リード用の開口の
大きさによって、集積度が決まるため、リード用開口を
ソース領域またはドレイン領域の少なくとも一方の表面
および側面、あるいは少なくとも一方の表面から側面に
沿って前記絶縁基板に達して、オームコンタクトとなる
ように接続すると、絶縁ゲート型電界効果半導体装置を
一つの基板に多数作製する際の集積度を上げることがで
きることを発見した。すなわち、リードは、ソース領域
またはドレイン領域の表面の一部にのみかかるようにす
るため、ソース領域およびドレイン領域を狭くすること
ができ、集積回路の集積度を高くすることができる。
【0012】また、液晶表示パネル用絶縁ゲート型電界
効果半導体装置は、液晶表示パネルの画素電極と画素電
極との合間に作られる。そして、画像の解像度を向上さ
せるためには、画素の数を増加する必要がある。この結
果、液晶表示パネル用絶縁ゲート型電界効果半導体装置
は、小型化が要望されるようになった。そこで、本出願
人は、ソース領域またはドレイン領域の幅を狭くし、リ
ードがソース領域またはドレイン領域の表面の一部のみ
にかかるようにすることで、絶縁ゲート型電界効果半導
体装置を画素電極と画素電極との狭い合間に形成するこ
とができることを発見した。
【0013】さらに、絶縁ゲート型電界効果半導体装置
におけるリードは、少なくとも一方のソース領域または
ドレイン領域の表面と側面、あるいは少なくとも一方の
ソース領域またはドレイン領域の表面から側面に沿って
絶縁基板に達して、オームコンタクトするように構成さ
れる。このような構成のリードは、ソース領域またはド
レイン領域の表面の接触面積を減少させることなく、ソ
ース領域またはドレイン領域の側面にも接触すること
で、高集積度と良好なオームコンタクトを同時に達成し
ている。
【0014】
【実 施 例】図1(A)ないし(C)は本発明の一実
施例である絶縁ゲート型電界効果半導体装置の製造工程
の縦断面図を示す図である。図1(A)において、基板
(1) は、たとえば石英ガラスからなり、その厚さを1.1
mmとし、大きさを10cm×10cmとした。この基板
(1) の上面には、シラン(SiH4)のプラズマCVD(高周波数
13.56MHz、基板温度210 ℃) により、水素が1原子%以
上の濃度に添加されたアモルファス構造を含む非単結晶
半導体(2) が0.2 μmの厚さに形成された。さらに、こ
の非単結晶半導体(2) の上面には、光CVD 法により、た
とえば窒化珪素膜からなるゲート絶縁膜(3) が積層され
た。すなわち、ゲート絶縁膜(3) は、ジシラン(Si
2H6 )とアンモニア(NH3 )、またはヒドラジン(N
2 4 )との反応( 2537Åの波長を含む低圧水銀灯、基
板温度250 ℃) により、Si3N4 を水銀増感法を用いるこ
となしに1000Åの厚さに作製された。この後、絶縁ゲー
ト型電界効果半導体装置を形成する領域(5) を除いた部
分は、プラズマエッチング法により除去された。プラズ
マエッチング反応は、CF4 +O2(5%)の反応性気体を
導入すると共に、図示されていない平行平板電極に周波
数13.56MHzを印加して、室温で行われた。
【0015】ゲート絶縁膜(3) 上には、N + の導電型の
微結晶または多結晶半導体が0.3 μmの厚さに積層され
た。このN+の半導体膜は、レジスト膜(6) を用いてフォ
トエッチング法で非所望な部分が除去された。その後、
このレジスト膜(6) とN+半導体のゲート電極(4) とから
なるゲート部をマスクとして、ソ−ス、ドレインとなる
領域には、イオン注入法により、1×1020cm-3の濃度
に図1(B)に示すごとくリンが添加され、一対の不純
物領域(7) 、(8) となった。さらに、基板(1) は、その
全体に対し、ゲート電極(4) のレジスト膜(6) が除去さ
れた後、強光(10)の光アニ−ルが行われた。すなわち、
超高圧水銀灯(出力5KW 、波長250 〜600 nm、光径15
mm、長さ180 mm) に対し裏面側は、放物面の反射鏡
を用い前方に石英のシリンドリカルレンズ(焦点距離15
0 cm、集光部幅2 mm、長さ180 mm) により、線状
に照射部を構成した。この照射部に対し基板(1) の照射
面は、5 〜50cm/ 分の速度で走査( スキャン) され、
基板10cm×10cmの全面に強光(10)が照射されるよう
にした。
【0016】かくすると、ゲート電極(4) は、ゲート電
極(4) 側にリンが多量に添加されているため、十分光を
吸収し多結晶化した。また、不純物領域(7) 、(8) は、
一度溶融し再結晶化することにより走査する方向、すな
わち、X方向に溶融、再結晶をシフト(移動)させた。
その結果、単に全面を均一に加熱または光照射するのみ
に比べ、成長機構が加わるため結晶粒径を大きくするこ
とができた。この強光アニ−ルにより多結晶化した領域
は、不純物領域(7) 、(8) の下側の全領域にまで及ぶ必
要がない。図1(B)において、破線(11)、(11') で示
したごとく、その上層部のみが少なくとも結晶化し、不
純物領域(7) 、(8) を活性にすることが重要である。
【0017】さらに、そのソース領域およびドレイン領
域の端部(15)、(15') は、ゲート電極の端部(16)、(1
6') に対し、チャネル領域側に入り込むように設けられ
ている。そして、N型不純物領域 (7)、(8) 、I型非単
結晶半導体領域(2) 、接合界面(17)、(17') からなるチ
ャネル形成領域は、I型半導体領域における非単結晶半
導体、および不純物領域から入り込んだ結晶化半導体か
ら構成されるハイブリッド構造となっている。このI型
半導体領域内の結晶化半導体の程度は、光アニ−ルの走
査スピ−ド、強度(照度)によって決められる。
【0018】図1(C)において、前記工程の後、ポリ
イミド樹脂は、全面に2μmの厚さにコ−トされる。そ
して、ポリイミド樹脂には、電極穴(13)、(13') が形成
された後、アルミニュ−ムのオ−ムコンタクトおよびそ
のリ−ド(14)、(14') が形成される。この2層目のリー
ド(14)、(14') は、形成する際に、ゲート電極(4) と連
結してもよい。また、リード(14)、(14') は、少なくと
も一方の一部がソース領域またはドレイン領域の表面と
オームコンタクトしている。すなわち、図1(C)に示
すようにリード(14') は、その一部がドレイン領域の表
面に接触すると共に、他部がドレイン領域の側面に沿っ
て絶縁基板(1) の表面に達している。リード(14') を図
1(C)に示すような構成とすると、ソース領域および
ドレイン領域を狭くすることが可能となると共に、リー
ド(14') のオームコンタクトは、ドレイン領域の表面お
よび側面にわたっているため、良好である。また、光ア
ニ−ルの結果は、シ−ト抵抗が光照射前の4×10-3( オ
ームcm)-1から1×10+2( オームcm) -1になり、光
アニール前と比べ電気伝導度特性が向上した。チャネル
形成領域の長さが3μm、および10μmの場合、チャネ
ル幅1mmの条件下において、それぞれ図2における符
号(21)、(22)によって示されるごとく、Vth=+2V 、V
DD=10V にて1×10-5A 、2×10-5A の電流を得ること
ができた。なお、オフ電流は、(VGG=0V) 10-10 〜10
-11 (A) であり、単結晶半導体の10-6(A) に比べ104
1も小さかった。
【0019】本実施例は、下側から漸次被膜を形成し加
工するという製造工程を採用したため、大面積大規模集
積化を行なうことが可能になった。そのため、大面積例
えば30cm×30cmのパネル内に500 個×500 個の絶縁
ゲート型電界効果半導体装置の作製すらも可能とするこ
とができ、液晶表示素子の制御用絶縁ゲート型電界効果
半導体装置として応用することができた。光アニ−ルプ
ロセスによる400 ℃以下の低温処理であるため、多結晶
化または単結晶化した半導体がその内部の水素またはハ
ロゲン元素を放出させることを防ぐことができた。ま
た、光アニ−ルは、基板全面に対して同時に行なうので
はなく、一端より他端に走査された。このため、筒状の
超高圧水銀灯から照射された光は、放物ミラ−および石
英レンズにより集光されて線状になった。そして、この
線状に集光された光は、これと直交した方向に基板を走
査することにより非単結晶半導体表面を光アニ−ルする
ことができた。
【0020】この光アニ−ルは、紫外線で行なうため、
非単結晶半導体の表面より内部方向への結晶化を助長さ
せた。このため、十分に多結晶化または単結晶化された
表面近傍の不純物領域は、チャネル形成領域におけるゲ
ート絶縁膜のごく近傍に流れる電流制御を支障なく行な
うことが可能となった。光照射アニ−ル工程に際し、チ
ャネル形成領域に添加された水素またはハロゲン元素
は、まったく影響を受けず、非単結晶半導体の状態を保
持できるため、オフ電流を単結晶半導体の1/103 〜1/10
5 にすることができる。ソ−ス領域およびドレイン領域
は、ゲート電極を作った後、光アニ−ルで作製するた
め、ゲート絶縁物界面に汚物が付着せずに、特性を安定
させる。さらに、従来より公知の方法に比べ、基板材料
として石英ガラスのみならず任意の基板であるソ−ダガ
ラス、耐熱性有機フィルムをも用いることができる。
【0021】異種材料界面であるチャネル形成領域を構
成する非単結晶半導体─ゲート絶縁膜─ゲート電極の形
成は、同一反応炉内でのプロセスにより、大気に触れさ
せることなく作り得るため、界面凖位の発生が少ないと
いう特長を有する。なお、本実施例において、チャネル
形成領域の非単結晶半導体の酸素、炭素および窒素のい
ずれもが5×1018cm-3以下の不純物濃度であることが
重要である。すなわち、これらが従来公知の絶縁ゲート
型電界効果半導体装置においては、チャネル層に1〜3
×1020cm-3の濃度に混合してしまった。アモルファス
珪素半導体を用いる場合、キャリア特にPチャネル型絶
縁ゲート型電界効果半導体装置で重要なホ−ルの持つラ
イフタイムが短くなり、特性が本実施例における絶縁ゲ
ート型電界効果半導体装置の有する特性の1/3以下の
電流しか流れない。加えて、ヒステリシス特性をIDD
GG特性に、ドレイン電界を2×106V/ cm以上加える
場合に観察されてしまった。また、他方酸素を5×1018
cm-3以下とすると、3×106V/ cmの電圧においても
ヒステリシスの存在が観察されなかった
【0022】
【発明の効果】本発明によれば、絶縁基板表面上に酸
素、炭素、または窒素が5×1018cm−3以下とい
う極めて少ない非単結晶半導体層を設けているため、ま
た、非単結晶半導体層に不純物を添加した領域の結晶化
を助長しているため、ゲート電圧−ドレイン電流特性に
ヒステリシスがなく、高い周波数における良好なスイッ
チング特性を得た。本発明によれば、ソース領域および
ドレイン領域上にゲート絶縁膜が存在するため、ゲート
絶縁膜を通してアニール処理を行っても、水素またはハ
ロゲン元素が脱気し難い。 本発明によれば、チャネル形
成領域に水素またはハロゲン元素が添加されているた
め、導電度の高いチャネル形成領域を得ることができ
た。
【図面の簡単な説明】
【図1】(A)ないし(C)は本発明の一実施例である
絶縁ゲート型電界効果半導体装置の製造工程の縦断面図
を示す図である。
【図2】ドレイン電流─ゲート電圧の特性を示す図であ
る。
【符号の説明】
1・・・基板 2・・・非単結晶半導体 3・・・ゲート絶縁膜 4・・・ゲート電極 5・・・絶縁ゲート型電界効果半導体装置を形成する領
域 6・・・レジスト膜 7、8・・・不純物領域 10・・・強光 11・・・破線 13、13′・・・電極穴 14、14′・・・リード 15、15′・・・ソース領域およびドレイン領域の端
部 16、16′・・・ゲート電極の端部 17、17′・・・接合界面

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁表面を有する基板上に形成され、酸
    素、炭素、または窒素が5×1018cm−3以下の非
    単結晶半導体層と、当該非単結晶半導体層上に形成されているゲート絶縁膜
    と、 当該ゲート絶縁膜が形成されている非単結晶半導体層に
    不純物が添加されて結晶化助長されているソース領域
    およびドレイン領域と、前記 ソース領域とドレイン領域との間で、かつゲート絶
    縁膜の下に活性化されていない不純物を含む領域、およ
    水素またはハロゲン元素が添加された非単結晶半導体
    に形成されているチャネル形成領域と、 当該チャネル形成領域に接して前記ゲート絶縁膜を介し
    て形成されているゲート電極と、 を備えていることを特徴とする絶縁ゲート型電界効果半
    導体装置。
  2. 【請求項2】 特許請求の範囲第1項において、ソース
    領域およびドレイン領域からなる一対の不純物領域は、
    水素またはハロゲン元素が1原子%以上の濃度に添加さ
    れた多結晶半導体よりなることを特徴とする絶縁ゲート
    型電界効果半導体装置。
  3. 【請求項3】 絶縁表面を有する基板上に選択的に絶縁
    ゲート型電界効果半導体装置を形成するチャネル形成領
    域と、ソース領域およびドレイン領域を含む非単結晶半
    導体層と、当該非単結晶半導体層上に形成されているゲート絶縁膜
    と、 前記 絶縁表面を有する基板上に形成され、酸素、炭素、
    または窒素が5×1018cm−3以下のチャネル形成
    領域と、 前記非単結晶半導体層に不純物を添加して形成されてい
    ソース領域およびドレイン領域と、前記 チャネル形成領域に接してゲート絶縁膜を介して形
    成されているゲート電極と、 を備えていることを特徴とする絶縁ゲート型電界効果半
    導体装置。
JP15178194A 1994-06-10 1994-06-10 絶縁ゲート型電界効果半導体装置 Expired - Lifetime JP2648788B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15178194A JP2648788B2 (ja) 1994-06-10 1994-06-10 絶縁ゲート型電界効果半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15178194A JP2648788B2 (ja) 1994-06-10 1994-06-10 絶縁ゲート型電界効果半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4333724A Division JP2648783B2 (ja) 1992-11-20 1992-11-20 液晶表示パネル用絶縁ゲート型電界効果半導体装置

Publications (2)

Publication Number Publication Date
JPH0799316A JPH0799316A (ja) 1995-04-11
JP2648788B2 true JP2648788B2 (ja) 1997-09-03

Family

ID=15526165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15178194A Expired - Lifetime JP2648788B2 (ja) 1994-06-10 1994-06-10 絶縁ゲート型電界効果半導体装置

Country Status (1)

Country Link
JP (1) JP2648788B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550663A (en) * 1978-10-07 1980-04-12 Shunpei Yamazaki Semiconductor device and method of fabricating the same
JPS5791517A (en) * 1980-11-28 1982-06-07 Toshiba Corp Manufacture of semiconductor device
JPS582073A (ja) * 1981-06-29 1983-01-07 Sony Corp 電界効果型トランジスタ
JPH0247865B2 (ja) * 1981-08-13 1990-10-23 Seiko Epson Corp Hakumakutoranjisutanoseizohoho

Also Published As

Publication number Publication date
JPH0799316A (ja) 1995-04-11

Similar Documents

Publication Publication Date Title
JPS60245173A (ja) 絶縁ゲイト型半導体装置
JPS60245172A (ja) 絶縁ゲイト型半導体装置
JPH10275913A (ja) 半導体装置、半導体装置の製造方法及び薄膜トランジスタの製造方法
JP2648788B2 (ja) 絶縁ゲート型電界効果半導体装置
JP3125982B2 (ja) 絶縁ゲート型電界効果半導体装置
JP2996887B2 (ja) 絶縁ゲート型電界効果半導体装置
JP3125989B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2789171B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2789168B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法
JP2648783B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置
JP2996854B2 (ja) 絶縁ゲート型電界効果半導体装置作製方法
JP3125983B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2648785B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2789170B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2996902B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置およびその作製方法
JP3127441B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP3125981B2 (ja) 絶縁ゲート型電界効果半導体装置
JP2648784B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置
JP2996888B2 (ja) 絶縁ゲート型電界効果半導体装置
JP3401533B2 (ja) 液晶表示パネル
JP3383262B2 (ja) 絶縁ゲート型電界効果半導体装置の駆動方法
JP2001094119A (ja) 絶縁ゲート型電界効果半導体装置
JP3401532B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP3401531B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2001015766A (ja) 絶縁ゲート型電界効果半導体装置の作製方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term