JPH09260680A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JPH09260680A JPH09260680A JP9200996A JP9200996A JPH09260680A JP H09260680 A JPH09260680 A JP H09260680A JP 9200996 A JP9200996 A JP 9200996A JP 9200996 A JP9200996 A JP 9200996A JP H09260680 A JPH09260680 A JP H09260680A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- thin film
- channel
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000010409 thin film Substances 0.000 claims abstract description 172
- 239000012535 impurity Substances 0.000 claims abstract description 129
- 239000011159 matrix material Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 91
- 239000010407 anodic oxide Substances 0.000 description 29
- 150000002500 ions Chemical class 0.000 description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 14
- 239000010410 layer Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 10
- 229910021419 crystalline silicon Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000008151 electrolyte solution Substances 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
Abstract
(57)【要約】
【目的】 低ＯＦＦ電流特性を有した薄膜トランジスタ
を提供する。また、Ｐチャネル型とＮチャネル型とで特
性の違いが是正されたＰおよびＮチャネル型の薄膜トラ
ンジスタを提供する。 【構成】 Ｐチャネル型の薄膜トランジスタにおいて
は、チャネル形成領域１３４とドレイン領域１４６との
間にドレイン領域１４６よりも強いＰ型を有する領域を
配置する。こうすることで低ＯＦＦ特性を有したＰチャ
ネル型の薄膜トランジスタを提供できる。また、Ｎチャ
ネル型の薄膜トランジスタにおいては、チャネル形成領
域１３７とドレイン領域１２７との間に低濃度不純物領
域１３８を配置する。こうすることで低ＯＦＦ特性を有
し、また劣化が抑制されたＮチャネル型の薄膜トランジ
スタを提供できる。
を提供する。また、Ｐチャネル型とＮチャネル型とで特
性の違いが是正されたＰおよびＮチャネル型の薄膜トラ
ンジスタを提供する。 【構成】 Ｐチャネル型の薄膜トランジスタにおいて
は、チャネル形成領域１３４とドレイン領域１４６との
間にドレイン領域１４６よりも強いＰ型を有する領域を
配置する。こうすることで低ＯＦＦ特性を有したＰチャ
ネル型の薄膜トランジスタを提供できる。また、Ｎチャ
ネル型の薄膜トランジスタにおいては、チャネル形成領
域１３７とドレイン領域１２７との間に低濃度不純物領
域１３８を配置する。こうすることで低ＯＦＦ特性を有
し、また劣化が抑制されたＮチャネル型の薄膜トランジ
スタを提供できる。
Description
【０００１】
【発明の属する技術分野】本明細書で開示する発明は、
薄膜トランジスタおよびその作製に関する。また、薄膜
トランジスタを利用したアクティブマトリクス型の表示
装置の作製方法およびその構成に関する。
薄膜トランジスタおよびその作製に関する。また、薄膜
トランジスタを利用したアクティブマトリクス型の表示
装置の作製方法およびその構成に関する。
【０００２】
【従来の技術】アクティブマトリクス型の液晶表示装置
を構成するデバイスとして、薄膜トランジスタが知られ
ている。特に結晶性を有する珪素薄膜を利用した薄膜ト
ランジスタを利用する技術が注目されている。
を構成するデバイスとして、薄膜トランジスタが知られ
ている。特に結晶性を有する珪素薄膜を利用した薄膜ト
ランジスタを利用する技術が注目されている。
【０００３】結晶性を有する珪素薄膜を利用した薄膜ト
ランジスタは、高速動作が可能で、またＣＭＯＳ回路を
構成できるという特徴を有している。
ランジスタは、高速動作が可能で、またＣＭＯＳ回路を
構成できるという特徴を有している。
【０００４】結晶性を有する珪素薄膜を利用した薄膜ト
ランジスタ用いた場合、このような特徴を生かし、アク
ティブマトリクス回路と、該回路を駆動する周辺駆動回
路とを１枚のガラス基板（または石英基板）上に集積化
することができる。
ランジスタ用いた場合、このような特徴を生かし、アク
ティブマトリクス回路と、該回路を駆動する周辺駆動回
路とを１枚のガラス基板（または石英基板）上に集積化
することができる。
【０００５】しかし、現状において得られる結晶性珪素
薄膜は、単結晶状態ではなく、多結晶または微結晶状態
のものである。こような膜（結晶性珪素膜という）にお
いては、膜中に比較的高いレベルで欠陥や不純物が含ま
れている。従って、異種導電型の接合部分の構造が電気
的に弱いという問題がある。このことは、薄膜トランジ
スタの動作において、ＯＦＦ電流や特性の経時変化（一
般に劣化に結びつく）が生じる要因となる。
薄膜は、単結晶状態ではなく、多結晶または微結晶状態
のものである。こような膜（結晶性珪素膜という）にお
いては、膜中に比較的高いレベルで欠陥や不純物が含ま
れている。従って、異種導電型の接合部分の構造が電気
的に弱いという問題がある。このことは、薄膜トランジ
スタの動作において、ＯＦＦ電流や特性の経時変化（一
般に劣化に結びつく）が生じる要因となる。
【０００６】例えば、ＯＦＦ電流（ＯＦＦ動作時にソー
ス／ドレイン間を流れてしまう電流）が比較的大きいと
いう問題は、ＰおよびＮチャネル型の薄膜トランジスタ
の共通の課題である。また、Ｐチャネル型には、移動度
がＮチャネル型に比較して小さいという問題がある。ま
た、Ｎチャネル型には、ホットキャリアによる劣化（特
に接合部分の劣化）が大きいという問題がある。
ス／ドレイン間を流れてしまう電流）が比較的大きいと
いう問題は、ＰおよびＮチャネル型の薄膜トランジスタ
の共通の課題である。また、Ｐチャネル型には、移動度
がＮチャネル型に比較して小さいという問題がある。ま
た、Ｎチャネル型には、ホットキャリアによる劣化（特
に接合部分の劣化）が大きいという問題がある。
【０００７】薄膜トランジスタを利用した集積回路を構
成しようとする場合、上記の問題を同時に解決すること
が望まれる。特に、Ｐチャネル型とＮチャネル型とを同
一基板上に同時に作製する（作り分ける）場合に、Ｐチ
ャネル型とＮチャネル型とで特性の違いが是正されるよ
うな構成が必要とされる。
成しようとする場合、上記の問題を同時に解決すること
が望まれる。特に、Ｐチャネル型とＮチャネル型とを同
一基板上に同時に作製する（作り分ける）場合に、Ｐチ
ャネル型とＮチャネル型とで特性の違いが是正されるよ
うな構成が必要とされる。
【０００８】これは、Ｎチャネルだけ、あるいはＰチャ
ネルだけが低いＯＦＦ電流特性を有していたり、高移動
度を有していたりするのでは、高い特性を有する回路
（一般にＣＭＯＳ回路が基本となって構成される）が得
られないからである。
ネルだけが低いＯＦＦ電流特性を有していたり、高移動
度を有していたりするのでは、高い特性を有する回路
（一般にＣＭＯＳ回路が基本となって構成される）が得
られないからである。
【０００９】
【発明が解決しようとする課題】本明細書で開示する発
明は、低いＯＦＦ電流値を有する薄膜トランジスタを提
供することを課題とする。また、特性の違いが是正され
たＰチャネル型とＮチャネル型の薄膜トランジスタを提
供することを課題とする。
明は、低いＯＦＦ電流値を有する薄膜トランジスタを提
供することを課題とする。また、特性の違いが是正され
たＰチャネル型とＮチャネル型の薄膜トランジスタを提
供することを課題とする。
【００１０】
【課題を解決するための手段】本明細書で開示する発明
の一つは、図４にその具体的な構成例を示すように、チ
ャネル形成領域１４０とドレイン領域１５０とを有した
Ｐチャネル型の薄膜トランジスタであって、チャネル形
成領域とドレイン領域との間にドレイン領域よりも強い
Ｐ型を有する不純物領域１４９が配置されていることを
特徴とする。
の一つは、図４にその具体的な構成例を示すように、チ
ャネル形成領域１４０とドレイン領域１５０とを有した
Ｐチャネル型の薄膜トランジスタであって、チャネル形
成領域とドレイン領域との間にドレイン領域よりも強い
Ｐ型を有する不純物領域１４９が配置されていることを
特徴とする。
【００１１】この強いＰ型を有する不純物領域１４９が
配置されることで、低ＯＦＦ電流特性を得ることができ
る。ここでいうドレイン領域１５０よりも強いＰ型を有
するというのは、ドレイン領域１５０よりもＰ型半導体
として性質を強く有しているという意味である。このＰ
型半導体としての性質の強さは、ホール密度（多数キャ
リアの密度）や導電率で比較することができる。即ち、
ホール密度が高く、また導電率の高いＰ型半導体がより
Ｐ型半導体としての性質が強いといえる。図中では、こ
のＰ型半導体としての性質の強さの相対的な度合いは、
Ｐ+ やＰ++として示されている。
配置されることで、低ＯＦＦ電流特性を得ることができ
る。ここでいうドレイン領域１５０よりも強いＰ型を有
するというのは、ドレイン領域１５０よりもＰ型半導体
として性質を強く有しているという意味である。このＰ
型半導体としての性質の強さは、ホール密度（多数キャ
リアの密度）や導電率で比較することができる。即ち、
ホール密度が高く、また導電率の高いＰ型半導体がより
Ｐ型半導体としての性質が強いといえる。図中では、こ
のＰ型半導体としての性質の強さの相対的な度合いは、
Ｐ+ やＰ++として示されている。
【００１２】上記構成において、強いＰ型を有する領域
１４９とドレイン領域１５０には、Ｎ型を付与する不純
物が含まれている。これは、図３（Ａ）および（Ｂ）に
示すＮチャネル型の薄膜トランジスタの形成時にＮ型を
付与する不純物が同時に注入されるからである。
１４９とドレイン領域１５０には、Ｎ型を付与する不純
物が含まれている。これは、図３（Ａ）および（Ｂ）に
示すＮチャネル型の薄膜トランジスタの形成時にＮ型を
付与する不純物が同時に注入されるからである。
【００１３】また図３を参照すれば明らかなように、強
いＰ型を有する領域１４９に含まれるＮ型を付与する不
純物の濃度は、ドレイン領域１５０に含まれるＮ型を付
与する不純物の濃度に比較して少ないものとなる。
いＰ型を有する領域１４９に含まれるＮ型を付与する不
純物の濃度は、ドレイン領域１５０に含まれるＮ型を付
与する不純物の濃度に比較して少ないものとなる。
【００１４】また、図４に示されるようにＰ型を付与す
る不純物イオンは、１４９の領域と１５０の領域とに同
時に注入されるので、強いＰ型を有する領域１４９とド
レイン領域１５０には、同程度の濃度でＰ型を付与する
不純物が含まれることになる。
る不純物イオンは、１４９の領域と１５０の領域とに同
時に注入されるので、強いＰ型を有する領域１４９とド
レイン領域１５０には、同程度の濃度でＰ型を付与する
不純物が含まれることになる。
【００１５】他の発明の構成は、図４にその具体的な構
成例を示すように、チャネル形成領域１４０とドレイン
領域１５０とを有したＰチャネル型の薄膜トランジスタ
であって、ドレイン領域はＮ型を付与する不純物を含有
しており、チャネル形成領域とドレイン領域との間にド
レイン領域よりも低い濃度でＮ型を付与する不純物が含
まれた領域１４９が配置されており、前記ドレイン領域
よりも低い濃度でＮ型を付与する不純物が含まれた領域
１４９は、ドレイン領域１５０よりも強いＰ型を有して
いることを特徴とする。
成例を示すように、チャネル形成領域１４０とドレイン
領域１５０とを有したＰチャネル型の薄膜トランジスタ
であって、ドレイン領域はＮ型を付与する不純物を含有
しており、チャネル形成領域とドレイン領域との間にド
レイン領域よりも低い濃度でＮ型を付与する不純物が含
まれた領域１４９が配置されており、前記ドレイン領域
よりも低い濃度でＮ型を付与する不純物が含まれた領域
１４９は、ドレイン領域１５０よりも強いＰ型を有して
いることを特徴とする。
【００１６】他の発明の構成は、図４にその具体的な構
成例を示すように、同一基体上にＰチャネル型とＮチャ
ネル型の薄膜トランジスタが形成されており、Ｐチャネ
ル型の薄膜トランジスタには、チャネル形成領域１３４
とドレイン領域１４６との間にドレイン領域よりも強い
Ｐ型を有する不純物領域１４５が配置されており、Ｎチ
ャネル型の薄膜トランジスタには、チャネル形成領域１
３７とドレイン領域１２７との間にドレイン領域よりも
低濃度にＮ型を付与する不純物を含有する低濃度不純物
領域１３６が配置されていることを特徴とする。
成例を示すように、同一基体上にＰチャネル型とＮチャ
ネル型の薄膜トランジスタが形成されており、Ｐチャネ
ル型の薄膜トランジスタには、チャネル形成領域１３４
とドレイン領域１４６との間にドレイン領域よりも強い
Ｐ型を有する不純物領域１４５が配置されており、Ｎチ
ャネル型の薄膜トランジスタには、チャネル形成領域１
３７とドレイン領域１２７との間にドレイン領域よりも
低濃度にＮ型を付与する不純物を含有する低濃度不純物
領域１３６が配置されていることを特徴とする。
【請求項５】図４には、ガラス基板を用いる例が示され
ているが、他の絶縁表面を有する基板や、多層構造を有
する集積回路にも上記構成は利用することができる。
ているが、他の絶縁表面を有する基板や、多層構造を有
する集積回路にも上記構成は利用することができる。
【００１７】上記構成において、強いＰ型を有する不純
物領域１４５には低濃度不純物領域１３６と同程度の濃
度でＮ型を付与する不純物が含まれており、Ｐチャネル
型の薄膜トランジスタのソースおよびドレイン領域１４
３、１４６には、Ｎチャネル型の薄膜トランジスタのソ
ースおよびドレイン領域１２９、１２７と同程度の濃度
でＮ型を付与する不純物が含まれており、強いＰ型を有
する不純物領域１４５とＰチャネル型の薄膜トランジス
タのソースおよびドレイン領域１４３、１４６には、同
程度の濃度でＰ型を付与する不純物が含まれていること
を特徴とする。
物領域１４５には低濃度不純物領域１３６と同程度の濃
度でＮ型を付与する不純物が含まれており、Ｐチャネル
型の薄膜トランジスタのソースおよびドレイン領域１４
３、１４６には、Ｎチャネル型の薄膜トランジスタのソ
ースおよびドレイン領域１２９、１２７と同程度の濃度
でＮ型を付与する不純物が含まれており、強いＰ型を有
する不純物領域１４５とＰチャネル型の薄膜トランジス
タのソースおよびドレイン領域１４３、１４６には、同
程度の濃度でＰ型を付与する不純物が含まれていること
を特徴とする。
【００１８】上記構成において、Ｎチャネル型の薄膜ト
ランジスタの１３６で示される低濃度不純物領域が、一
般にＬＤＤ（ライトドープドレイン）領域と称される領
域である。
ランジスタの１３６で示される低濃度不純物領域が、一
般にＬＤＤ（ライトドープドレイン）領域と称される領
域である。
【００１９】他の発明の構成は、図４にその具体的な構
成例を示すように、同一基体上にＰチャネル型の薄膜ト
ランジスタとＮチャネル型の薄膜トランジスタとが形成
されており、Ｐチャネル型の薄膜トランジスタにはチャ
ネル形成領域１３４とドレイン領域１４６との間にドレ
イン領域と同程度の濃度でＰ型を付与する不純物を含
み、かつドレイン領域よりも強いＰ型を有する領域１４
５が形成されており、Ｎチャネル型の薄膜トランジスタ
にはチャネル形成領域１３７とドレイン領域１２７との
間にドレイン領域よりも低濃度にＮ型を付与する不純物
を含んだ低濃度不純物領域１３６が配置されていること
を特徴とする。
成例を示すように、同一基体上にＰチャネル型の薄膜ト
ランジスタとＮチャネル型の薄膜トランジスタとが形成
されており、Ｐチャネル型の薄膜トランジスタにはチャ
ネル形成領域１３４とドレイン領域１４６との間にドレ
イン領域と同程度の濃度でＰ型を付与する不純物を含
み、かつドレイン領域よりも強いＰ型を有する領域１４
５が形成されており、Ｎチャネル型の薄膜トランジスタ
にはチャネル形成領域１３７とドレイン領域１２７との
間にドレイン領域よりも低濃度にＮ型を付与する不純物
を含んだ低濃度不純物領域１３６が配置されていること
を特徴とする。
【００２０】他の発明の構成は、図４にその具体的な構
成例を示すように、同一基板上にアクティブマトリクス
回路（右側のＰチャネル型の薄膜トランジスタが配置さ
れる）と該アクティブマトリクス回路を駆動する周辺駆
動回路（左側のＰおよびＮチャネル型の薄膜トランジス
タが配置される）とが集積化されて配置された構成を有
し、前記アクティブマトリクス回路にはＰチャネル型の
薄膜トランジスタが配置されており、前記周辺駆動回路
にはＰチャネル型とＮチャネル型の薄膜トランジスタが
配置されており、前記Ｐチャネル型の薄膜トランジスタ
には、チャネル形成領域とドレイン領域との間にドレイ
ン領域よりも強いＰ型を有する不純物領域が配置されて
おり、前記Ｎチャネル型の薄膜トランジスタには、チャ
ネル形成領域１３７とドレイン領域１２７との間にドレ
イン領域よりも低濃度にＮ型を付与する不純物を含有す
る低濃度不純物領域１３６が配置されていることを特徴
とする。
成例を示すように、同一基板上にアクティブマトリクス
回路（右側のＰチャネル型の薄膜トランジスタが配置さ
れる）と該アクティブマトリクス回路を駆動する周辺駆
動回路（左側のＰおよびＮチャネル型の薄膜トランジス
タが配置される）とが集積化されて配置された構成を有
し、前記アクティブマトリクス回路にはＰチャネル型の
薄膜トランジスタが配置されており、前記周辺駆動回路
にはＰチャネル型とＮチャネル型の薄膜トランジスタが
配置されており、前記Ｐチャネル型の薄膜トランジスタ
には、チャネル形成領域とドレイン領域との間にドレイ
ン領域よりも強いＰ型を有する不純物領域が配置されて
おり、前記Ｎチャネル型の薄膜トランジスタには、チャ
ネル形成領域１３７とドレイン領域１２７との間にドレ
イン領域よりも低濃度にＮ型を付与する不純物を含有す
る低濃度不純物領域１３６が配置されていることを特徴
とする。
【００２１】上記構成において、Ｐチャネル型の薄膜ト
ランジスタのチャネル形成領域は、１３４ろ１４０で示
される。またＰチャネル型の薄膜トランジスタのドレイ
ン領域は、１４６と１５０で示される。また、Ｐチャネ
ル型の薄膜トランジスタのドレイン領域よりも強いＰ型
を有する不純物領域は、１４５と１４９で示される。
ランジスタのチャネル形成領域は、１３４ろ１４０で示
される。またＰチャネル型の薄膜トランジスタのドレイ
ン領域は、１４６と１５０で示される。また、Ｐチャネ
ル型の薄膜トランジスタのドレイン領域よりも強いＰ型
を有する不純物領域は、１４５と１４９で示される。
【００２２】他の発明の構成は、図７にその具体的な構
成例を示すように、同一基体上にＰチャネル型とＮチャ
ネル型の薄膜トランジスタが形成されており、Ｐチャネ
ル型の薄膜トランジスタには、チャネル形成領域とドレ
イン領域との間にドレイン領域よりも強いＰ型を有する
不純物領域が配置されており、Ｎチャネル型の薄膜トラ
ンジスタには、チャネル形成領域とドレイン領域との間
にオフセットゲイト領域が配置されていることを特徴と
する。
成例を示すように、同一基体上にＰチャネル型とＮチャ
ネル型の薄膜トランジスタが形成されており、Ｐチャネ
ル型の薄膜トランジスタには、チャネル形成領域とドレ
イン領域との間にドレイン領域よりも強いＰ型を有する
不純物領域が配置されており、Ｎチャネル型の薄膜トラ
ンジスタには、チャネル形成領域とドレイン領域との間
にオフセットゲイト領域が配置されていることを特徴と
する。
【００２３】他の発明の構成は、図１〜図５にその作製
工程を示すように、基体上に薄膜半導体を形成する工程
（図１（Ａ））と、前記薄膜半導体を用いてＰチャネル
型の薄膜トランジスタとＮチャネル型の薄膜トランジス
タの活性層１０４〜１０６を形成する工程（図１
（Ｂ））と、前記活性層の全てにＮ型の領域１２４、１
２６、１２７、１２９、１３０、１３２と該Ｎ型の領域
よりも低濃度にＮ型を付与する不純物を添加した低濃度
不純物領域１３３、１３５、１３６、１３８、１３９、
１４１を形成する工程（図３）と、Ｐチャネル型の薄膜
トランジスタを構成する活性層において、前記Ｎ型の領
域と前記低濃度不純物領域にＰ型を付与する不純物を添
加する工程（図４（Ａ））と、を有することを特徴とす
る。
工程を示すように、基体上に薄膜半導体を形成する工程
（図１（Ａ））と、前記薄膜半導体を用いてＰチャネル
型の薄膜トランジスタとＮチャネル型の薄膜トランジス
タの活性層１０４〜１０６を形成する工程（図１
（Ｂ））と、前記活性層の全てにＮ型の領域１２４、１
２６、１２７、１２９、１３０、１３２と該Ｎ型の領域
よりも低濃度にＮ型を付与する不純物を添加した低濃度
不純物領域１３３、１３５、１３６、１３８、１３９、
１４１を形成する工程（図３）と、Ｐチャネル型の薄膜
トランジスタを構成する活性層において、前記Ｎ型の領
域と前記低濃度不純物領域にＰ型を付与する不純物を添
加する工程（図４（Ａ））と、を有することを特徴とす
る。
【００２４】他の発明の構成は、図１〜図５にその作製
工程を示すように、半導体薄膜に対してＮ型を付与する
不純物の添加を行いＮ型を有する複数の領域１２４、１
２６、１２７、１２９、１３０、１３２を形成する工程
（図３（Ａ））と、該工程の後により低濃度でＮ型を付
与する不純物の添加を行い前記Ｎ型を有する領域よりも
低濃度にＮ型を付与する不純物を含んだ複数の低濃度不
純物領域１３３、１３５、１３６、１３８、１３９、１
４１を形成する工程（図３（Ｂ）））と、選択的にＰ型
を付与する不純物の添加を行い、前記Ｎ型を有する複数
の領域の少なくとも一部をＰ型に反転させ、同時に前記
複数の低濃度不純物領域の少なくとも一部を前記Ｐ型に
反転した領域よりも強いＰ型を有する領域に反転させる
工程と、を有することを特徴とする。
工程を示すように、半導体薄膜に対してＮ型を付与する
不純物の添加を行いＮ型を有する複数の領域１２４、１
２６、１２７、１２９、１３０、１３２を形成する工程
（図３（Ａ））と、該工程の後により低濃度でＮ型を付
与する不純物の添加を行い前記Ｎ型を有する領域よりも
低濃度にＮ型を付与する不純物を含んだ複数の低濃度不
純物領域１３３、１３５、１３６、１３８、１３９、１
４１を形成する工程（図３（Ｂ）））と、選択的にＰ型
を付与する不純物の添加を行い、前記Ｎ型を有する複数
の領域の少なくとも一部をＰ型に反転させ、同時に前記
複数の低濃度不純物領域の少なくとも一部を前記Ｐ型に
反転した領域よりも強いＰ型を有する領域に反転させる
工程と、を有することを特徴とする。
【００２５】他の発明の構成は、図１〜図５にその作製
工程を示すように、Ｐチャネル型の薄膜トランジスタの
作製方法であって、Ｎ型を有する領域１３０、１３２
と、該領域よりもＮ型を付与する不純物がより低濃度に
含まれた低濃度不純物領域１３９、１４１と、を有する
半導体薄膜（図３参照）に対して、Ｐ型を付与する不純
物を添加することにより、前記Ｎ型を有する領域をＰ型
に反転させソース及びドレイン領域１４７、１５０と
し、同時に前記低濃度不純物領域を前記ソースおよびド
レイン領域よりも強いＰ型を有する領域１４８、１４９
に反転させる工程（図４（Ａ））を有し、前記強いＰ型
を有する領域１４９をソース領域１５０とチャネル形成
領域１４０の間に配置することを特徴とする。
工程を示すように、Ｐチャネル型の薄膜トランジスタの
作製方法であって、Ｎ型を有する領域１３０、１３２
と、該領域よりもＮ型を付与する不純物がより低濃度に
含まれた低濃度不純物領域１３９、１４１と、を有する
半導体薄膜（図３参照）に対して、Ｐ型を付与する不純
物を添加することにより、前記Ｎ型を有する領域をＰ型
に反転させソース及びドレイン領域１４７、１５０と
し、同時に前記低濃度不純物領域を前記ソースおよびド
レイン領域よりも強いＰ型を有する領域１４８、１４９
に反転させる工程（図４（Ａ））を有し、前記強いＰ型
を有する領域１４９をソース領域１５０とチャネル形成
領域１４０の間に配置することを特徴とする。
【００２６】本明細書に開示する発明においては、活性
層の形状が直線状にパターニングされたものに限定され
るものではない。例えば、コの字型やくの字型、さらに
複雑な形状を有しているものであってもよい。
層の形状が直線状にパターニングされたものに限定され
るものではない。例えば、コの字型やくの字型、さらに
複雑な形状を有しているものであってもよい。
【００２７】また、本明細書中においては、プレナー型
の薄膜トランジスタが主に示されているが、スタガー型
や逆スタガー型に本明細書で開示する発明を利用するこ
ともできる。
の薄膜トランジスタが主に示されているが、スタガー型
や逆スタガー型に本明細書で開示する発明を利用するこ
ともできる。
【００２８】また、本明細書で開示する発明は、アクテ
ィブマトリクス型の液晶表示装置に利用されるのみでは
なく、他のアクティブマトリクス型のフラットパネルデ
ィスプレイに利用することができる。
ィブマトリクス型の液晶表示装置に利用されるのみでは
なく、他のアクティブマトリクス型のフラットパネルデ
ィスプレイに利用することができる。
【００２９】また、多層構造を有する集積回路に配置さ
れる薄膜トランジスタの構成、また多層構造を有する集
積回路に配置される薄膜トランジスタを利用した回路に
本明細書で開示する発明を利用することができる。
れる薄膜トランジスタの構成、また多層構造を有する集
積回路に配置される薄膜トランジスタを利用した回路に
本明細書で開示する発明を利用することができる。
【００３０】
【発明の実施の形態】図４に示すようにＰチャネル型の
薄膜トランジスタにおいては、チャネル形成領域１３４
とドレイン領域１４６との間にドレイン領域１４６より
も強いＰ型を有する領域を配置する。こうすることで低
ＯＦＦ特性を有したＰチャネル型の薄膜トランジスタを
提供できる。
薄膜トランジスタにおいては、チャネル形成領域１３４
とドレイン領域１４６との間にドレイン領域１４６より
も強いＰ型を有する領域を配置する。こうすることで低
ＯＦＦ特性を有したＰチャネル型の薄膜トランジスタを
提供できる。
【００３１】また、Ｎチャネル型の薄膜トランジスタに
おいては、チャネル形成領域１３７とドレイン領域１２
７との間に低濃度不純物領域１３８を配置する。こうす
ることで低ＯＦＦ特性を有し、また劣化が抑制されたＮ
チャネル型の薄膜トランジスタを提供できる。
おいては、チャネル形成領域１３７とドレイン領域１２
７との間に低濃度不純物領域１３８を配置する。こうす
ることで低ＯＦＦ特性を有し、また劣化が抑制されたＮ
チャネル型の薄膜トランジスタを提供できる。
【００３２】
〔実施例１〕図１〜図５に本実施例の薄膜トランジスタ
の作製工程を示す。本実施例で示すのは、アクティブマ
トリクス型の液晶表示装置の周辺駆動回路部分とアクテ
ィイブマトリクス回路（画素マトリクス回路）部分を同
時に同一ガラス基板上に作製する工程である。図におい
て、左側に周辺駆動回路を構成するＣＭＯＳ回路の作製
工程を示す。また右側にアクティブマトリクス回路に配
置されるＰチャネル型の薄膜トランジスタの作製工程を
示す。
の作製工程を示す。本実施例で示すのは、アクティブマ
トリクス型の液晶表示装置の周辺駆動回路部分とアクテ
ィイブマトリクス回路（画素マトリクス回路）部分を同
時に同一ガラス基板上に作製する工程である。図におい
て、左側に周辺駆動回路を構成するＣＭＯＳ回路の作製
工程を示す。また右側にアクティブマトリクス回路に配
置されるＰチャネル型の薄膜トランジスタの作製工程を
示す。
【００３３】なお以下に示す作製工程における数値や条
件は、１例を示すものである。即ち、必要に応じて変更
あるいは最適化が可能なものであり、記載された値のみ
に限定されるものではない。
件は、１例を示すものである。即ち、必要に応じて変更
あるいは最適化が可能なものであり、記載された値のみ
に限定されるものではない。
【００３４】まず、ガラス基板（または石英基板）１０
１上に下地膜１０２として酸化珪素膜を３０００Åの厚
さに成膜する。成膜方法は、スパッタ法を用いる。
１上に下地膜１０２として酸化珪素膜を３０００Åの厚
さに成膜する。成膜方法は、スパッタ法を用いる。
【００３５】次に下地膜１０２上に非晶質珪素膜１０３
を１０００Åの厚さにプラズマＣＶＤ法で成膜する。成
膜方法は、減圧熱ＣＶＤ法で用いるのでもよい。本実施
例においては、非晶質珪素膜１０３を特に導電型を付与
する不純物の添加を行わない真性または実質的に真性
（Ｉ型）なものとする。なお、完成される薄膜トランジ
スタの特性を制御するためにリンやボロンといった不純
物を非晶質珪素膜１０３の成膜時に微量に添加してもよ
い。
を１０００Åの厚さにプラズマＣＶＤ法で成膜する。成
膜方法は、減圧熱ＣＶＤ法で用いるのでもよい。本実施
例においては、非晶質珪素膜１０３を特に導電型を付与
する不純物の添加を行わない真性または実質的に真性
（Ｉ型）なものとする。なお、完成される薄膜トランジ
スタの特性を制御するためにリンやボロンといった不純
物を非晶質珪素膜１０３の成膜時に微量に添加してもよ
い。
【００３６】こうして図１（Ａ）に示す状態を得る。次
に加熱処理を施すことにより、非晶質珪素膜１０３を結
晶化させる。結晶化の方法は、レーザー光の照射やラン
プアニール、さらにそれらの方法と加熱処理を併用した
方法を利用するのでもよい。
に加熱処理を施すことにより、非晶質珪素膜１０３を結
晶化させる。結晶化の方法は、レーザー光の照射やラン
プアニール、さらにそれらの方法と加熱処理を併用した
方法を利用するのでもよい。
【００３７】非晶質珪素膜１０３を結晶化させたら、パ
ターニングを施すことにより、１０４、１０５、１０６
で示される島状の領域を形成する。１０４は後にＣＭＯ
Ｓ回路を構成するＰチャネル型の薄膜トランジスタの活
性層となる。１０５は後にＣＭＯＳ回路を構成するＮチ
ャネル型の薄膜トランジスタの活性層となる。１０６は
後に画素マトリクス回路に配置されるＮチャネル型の薄
膜トランジスタの活性層となる。
ターニングを施すことにより、１０４、１０５、１０６
で示される島状の領域を形成する。１０４は後にＣＭＯ
Ｓ回路を構成するＰチャネル型の薄膜トランジスタの活
性層となる。１０５は後にＣＭＯＳ回路を構成するＮチ
ャネル型の薄膜トランジスタの活性層となる。１０６は
後に画素マトリクス回路に配置されるＮチャネル型の薄
膜トランジスタの活性層となる。
【００３８】こうして図１（Ｂ）に示す状態を得る。次
にゲイト電極を構成するためのアルミニウム膜１０７を
５０００Åの厚さにスパッタ法によって成膜する。この
アルミニウム膜１０７中には、後にアルミニウムの異常
成長に起因するヒロックやウィスカーの発生を抑制する
ためにスカンジウム（またはイットリウム）を0.1 〜0.
2 重量％含有させる。（図１（Ｃ））
にゲイト電極を構成するためのアルミニウム膜１０７を
５０００Åの厚さにスパッタ法によって成膜する。この
アルミニウム膜１０７中には、後にアルミニウムの異常
成長に起因するヒロックやウィスカーの発生を抑制する
ためにスカンジウム（またはイットリウム）を0.1 〜0.
2 重量％含有させる。（図１（Ｃ））
【００３９】ヒロックやウィスカーというのは、加熱に
従うアルミニウムの異常成長による針状あるいは刺の突
起物のことである。
従うアルミニウムの異常成長による針状あるいは刺の突
起物のことである。
【００４０】アルミニウム膜１０７を成膜したら、緻密
な膜質を有する陽極酸化膜１０８を形成する。この緻密
な膜質を有する陽極酸化膜１０８の形成は、電解溶液と
して３％の酒石酸を含んだエチレングルコール溶液を用
いて行う。即ち、この電解溶液中において、アルミニウ
ム膜１０７を陽極、白金を陰極として陽極酸化電流を流
すことによって形成される。ここでは、印加電圧を制御
して、陽極酸化膜１０８の膜厚を１００Å程度とする。
な膜質を有する陽極酸化膜１０８を形成する。この緻密
な膜質を有する陽極酸化膜１０８の形成は、電解溶液と
して３％の酒石酸を含んだエチレングルコール溶液を用
いて行う。即ち、この電解溶液中において、アルミニウ
ム膜１０７を陽極、白金を陰極として陽極酸化電流を流
すことによって形成される。ここでは、印加電圧を制御
して、陽極酸化膜１０８の膜厚を１００Å程度とする。
【００４１】この陽極酸化膜は、後の工程において配置
されるレジストマスクの密着性を向上させるために機能
する。
されるレジストマスクの密着性を向上させるために機能
する。
【００４２】こうして図１（Ｃ）に示す状態を得る。次
に図２（Ａ）に示すようにレジストマスク１１５、１１
６、１１７を配置し、アルミニウム膜１０７のパターニ
ングを行う。この際、陽極酸化膜１０８の膜厚が厚いと
アルミニウム膜１０７のパターニングが困難になるので
注意が必要である。
に図２（Ａ）に示すようにレジストマスク１１５、１１
６、１１７を配置し、アルミニウム膜１０７のパターニ
ングを行う。この際、陽極酸化膜１０８の膜厚が厚いと
アルミニウム膜１０７のパターニングが困難になるので
注意が必要である。
【００４３】図２（Ａ）において、１０９、１１１、１
１３がそれぞれゲイト電極の原型となる（基となる）ア
ルミニウムパターンである。また、１１０、１１２、１
１４がアルミニウムパターン上に残存する緻密な膜質を
有する陽極酸化膜である。
１３がそれぞれゲイト電極の原型となる（基となる）ア
ルミニウムパターンである。また、１１０、１１２、１
１４がアルミニウムパターン上に残存する緻密な膜質を
有する陽極酸化膜である。
【００４４】図２（Ａ）に示す状態を得たら、再び陽極
酸化を行う。ここでは、１１８、１１９、１２０で示さ
れる多孔質状を有する陽極酸化膜を形成する。
酸化を行う。ここでは、１１８、１１９、１２０で示さ
れる多孔質状を有する陽極酸化膜を形成する。
【００４５】この工程は、電解溶液として３％のシュウ
酸を含んだ水溶液を用いる。そしてこの電解溶液中にお
いて、１０９、１１１、１１３で示されるアルンニウム
パターンを陽極、白金を陰極として陽極酸化を行う。
酸を含んだ水溶液を用いる。そしてこの電解溶液中にお
いて、１０９、１１１、１１３で示されるアルンニウム
パターンを陽極、白金を陰極として陽極酸化を行う。
【００４６】この工程においては、レジストマスク１１
５、１１６、１１７、さらに緻密な陽極酸化膜１１０、
１１２、１１４が存在するために、アルミニウムパター
ン１０９、１１１、１１３の側面において陽極酸化が進
行する。
５、１１６、１１７、さらに緻密な陽極酸化膜１１０、
１１２、１１４が存在するために、アルミニウムパター
ン１０９、１１１、１１３の側面において陽極酸化が進
行する。
【００４７】従って、図２（Ｂ）の１１８、１１９、１
２０で示される部分に多孔質状の陽極酸化膜が形成され
る。この多孔質状の陽極酸化膜は、陽極酸化時間によっ
て制御することができる。
２０で示される部分に多孔質状の陽極酸化膜が形成され
る。この多孔質状の陽極酸化膜は、陽極酸化時間によっ
て制御することができる。
【００４８】ここでは、この多孔質状の陽極酸化膜１１
８、１１９、１２０を５０００Åの厚さに形成する。こ
の多孔質状の陽極酸化膜は、後に低濃度不純物領域（Ｌ
ＤＤ領域）や強いＰ型を有する不純物領域を形成する際
に利用される。
８、１１９、１２０を５０００Åの厚さに形成する。こ
の多孔質状の陽極酸化膜は、後に低濃度不純物領域（Ｌ
ＤＤ領域）や強いＰ型を有する不純物領域を形成する際
に利用される。
【００４９】図２（Ｂ）に示す状態を得たら、レジスト
マスク１１５、１１６、１１７を専用の剥離液で除去す
る。そして、再度緻密な膜質を有する陽極酸化膜を形成
する条件で陽極酸化を行う。
マスク１１５、１１６、１１７を専用の剥離液で除去す
る。そして、再度緻密な膜質を有する陽極酸化膜を形成
する条件で陽極酸化を行う。
【００５０】この結果、１１、１２、１３で示される緻
密な膜質を有する陽極酸化膜が形成される。ここでは、
先に形成された陽極酸化膜１１０、１１２、１１４と一
体化した状態で１１〜１３で示される陽極酸化膜が形成
される。（図２（Ｃ））
密な膜質を有する陽極酸化膜が形成される。ここでは、
先に形成された陽極酸化膜１１０、１１２、１１４と一
体化した状態で１１〜１３で示される陽極酸化膜が形成
される。（図２（Ｃ））
【００５１】この工程においては、多孔質状の陽極酸化
膜１１８〜１２０の内部に電解溶液が侵入するので、図
２（Ｃ）の１１〜１３で示されるように緻密な膜質を有
する陽極酸化膜が形成される。
膜１１８〜１２０の内部に電解溶液が侵入するので、図
２（Ｃ）の１１〜１３で示されるように緻密な膜質を有
する陽極酸化膜が形成される。
【００５２】なお、緻密な膜質を有する陽極酸化膜１
１、１２、１３の膜厚は、１０００Åとする。この陽極
酸化膜は、ゲイト電極（およびそこから延在したゲイト
配線）の表面を電気的および機械的に保護する機能を有
している。具体的には、電気的絶縁性の向上、及びヒロ
ックやウィスカーの発生を抑制する機能を有している。
１、１２、１３の膜厚は、１０００Åとする。この陽極
酸化膜は、ゲイト電極（およびそこから延在したゲイト
配線）の表面を電気的および機械的に保護する機能を有
している。具体的には、電気的絶縁性の向上、及びヒロ
ックやウィスカーの発生を抑制する機能を有している。
【００５３】図２（Ｃ）に示す工程において、Ｐチャネ
ル型の薄膜トランジスタのゲイト電極１２１、１２３、
さらにＮチャネル型の薄膜トランジスタのゲイト電極１
２２が画定する。
ル型の薄膜トランジスタのゲイト電極１２１、１２３、
さらにＮチャネル型の薄膜トランジスタのゲイト電極１
２２が画定する。
【００５４】図２（Ｃ）に示す状態を得たら、Ｐ（リ
ン）イオンの注入を行う。この工程では、ソース及びド
レイン領域を形成するためのドーズ量でもってＰイオン
の注入を行う。Ｐイオンの注入は公知のプラズマドーピ
ング法でもって行う。また他のドーピング方法を利用す
るのでもよい。（図３（Ａ））
ン）イオンの注入を行う。この工程では、ソース及びド
レイン領域を形成するためのドーズ量でもってＰイオン
の注入を行う。Ｐイオンの注入は公知のプラズマドーピ
ング法でもって行う。また他のドーピング方法を利用す
るのでもよい。（図３（Ａ））
【００５５】この工程において、１２４、１２６、１２
７、１２９、１３０、１３２の領域に比較的高濃度にＰ
イオンが注入される。この工程におけるドーズ量は、１
×１０15／ｃｍ2 とする。またイオンの加速電圧は８０
ｋＶとする。なお、以後図中に示されるＮ+ やＮ- とい
う表記は、相対的な濃度の違いに起因する導電型の相対
的な強さを示す場合と、単に導電型の相対的な強さを示
す場合とがある。
７、１２９、１３０、１３２の領域に比較的高濃度にＰ
イオンが注入される。この工程におけるドーズ量は、１
×１０15／ｃｍ2 とする。またイオンの加速電圧は８０
ｋＶとする。なお、以後図中に示されるＮ+ やＮ- とい
う表記は、相対的な濃度の違いに起因する導電型の相対
的な強さを示す場合と、単に導電型の相対的な強さを示
す場合とがある。
【００５６】例えば、不純物濃度に対応してその導電型
の強さが異なる場合もあるし、同じ不純物濃度でも導電
化に寄与する不純物の割合の違いによって、導電型の強
さが異なる場合もある。
の強さが異なる場合もあるし、同じ不純物濃度でも導電
化に寄与する不純物の割合の違いによって、導電型の強
さが異なる場合もある。
【００５７】図３（Ａ）に示すＰイオンの注入工程にお
いて、１２５、１２８、１３１の領域には、Ｐイオンは
注入されない。従って、そのまま真性または実質的に真
性な状態が維持される。
いて、１２５、１２８、１３１の領域には、Ｐイオンは
注入されない。従って、そのまま真性または実質的に真
性な状態が維持される。
【００５８】図３（Ａ）に示すＰイオンの注入が終了し
たら、燐酸と酢酸と硝酸とを混合した混酸を用いて多孔
質状の陽極酸化膜１１８、１１９、１２０を除去する。
たら、燐酸と酢酸と硝酸とを混合した混酸を用いて多孔
質状の陽極酸化膜１１８、１１９、１２０を除去する。
【００５９】そして図３（Ｂ）に示すように再度Ｐイオ
ンの注入を行う。この工程では、図３（Ａ）の工程にお
けるドーズ量よりも低いドーズ量でもってＰイオンの注
入を行う。ここでは、ドーズ量を0.5 〜１×１０14／ｃ
ｍ2 とする。またイオンの加速電圧を７０ｋＶとする。
ンの注入を行う。この工程では、図３（Ａ）の工程にお
けるドーズ量よりも低いドーズ量でもってＰイオンの注
入を行う。ここでは、ドーズ量を0.5 〜１×１０14／ｃ
ｍ2 とする。またイオンの加速電圧を７０ｋＶとする。
【００６０】この工程の結果、１３３、１３５、１３
６、１３８、１３９、１４１で示される領域がＮ- 型
（弱いＮ型）領域となる。即ち、１２４、１２６、１２
７、１２９、１３０、１３２の領域よりも低い濃度でＰ
イオンが添加されて、１３３、１３５、１３６、１３
８、１３９、１４１で示される領域が低濃度不純物領域
となる。（図３（Ｂ））
６、１３８、１３９、１４１で示される領域がＮ- 型
（弱いＮ型）領域となる。即ち、１２４、１２６、１２
７、１２９、１３０、１３２の領域よりも低い濃度でＰ
イオンが添加されて、１３３、１３５、１３６、１３
８、１３９、１４１で示される領域が低濃度不純物領域
となる。（図３（Ｂ））
【００６１】そして、ゲイト電極直下の１３４、１３
７、１４０の領域がチャネル形成領域として画定する。
本実施例においては、チャネル形成領域を真性または実
質的に真性の場合を示すが、しきい値等の特性の制御の
ためにチャネル形成領域に微量の不純物を添加する構成
としてもよい。
７、１４０の領域がチャネル形成領域として画定する。
本実施例においては、チャネル形成領域を真性または実
質的に真性の場合を示すが、しきい値等の特性の制御の
ためにチャネル形成領域に微量の不純物を添加する構成
としてもよい。
【００６２】なお、厳密にいうならば、図２（Ｃ）の工
程で形成した緻密な膜質を有する陽極酸化膜１１、１
２、１３の膜厚でもって、チャネル形成領域の両側にフ
セットゲイト領域が形成される。しかし、本実施例にお
いては、陽極酸化膜１１、１２、１３の膜厚が１０００
Å程度であるので、図中においては、オフセットゲイト
領域の記載は省略してある。
程で形成した緻密な膜質を有する陽極酸化膜１１、１
２、１３の膜厚でもって、チャネル形成領域の両側にフ
セットゲイト領域が形成される。しかし、本実施例にお
いては、陽極酸化膜１１、１２、１３の膜厚が１０００
Å程度であるので、図中においては、オフセットゲイト
領域の記載は省略してある。
【００６３】図３（Ｂ）に示す不純物イオンの注入が終
了したら、図４（Ａ）に示すようにレジストマスク１４
２を配置し、今度はＢ（ボロン）イオンの注入を行う。
了したら、図４（Ａ）に示すようにレジストマスク１４
２を配置し、今度はＢ（ボロン）イオンの注入を行う。
【００６４】このＢイオンの注入によって、１４３、１
４６、１４７、１５０の領域は、Ｎ+ 型からＰ+ 型へと
導電型が反転する。換言すれば、１４３、１４６、１４
７、１５０の領域が、Ｎ+ 型からＰ+ 型へと導電型が反
転するようにＢイオンの注入条件を設定する。ここで
は、Ｂイオンのドーズ量を２×１０15／ｃｍ2 とする。
またその加速電圧を６０ｋＶとする。
４６、１４７、１５０の領域は、Ｎ+ 型からＰ+ 型へと
導電型が反転する。換言すれば、１４３、１４６、１４
７、１５０の領域が、Ｎ+ 型からＰ+ 型へと導電型が反
転するようにＢイオンの注入条件を設定する。ここで
は、Ｂイオンのドーズ量を２×１０15／ｃｍ2 とする。
またその加速電圧を６０ｋＶとする。
【００６５】また、このＢイオンの注入を行うことで、
１４４、１４５、１４８、１４９の領域は、Ｎ- 型から
Ｐ++型へと導電型が反転する。
１４４、１４５、１４８、１４９の領域は、Ｎ- 型から
Ｐ++型へと導電型が反転する。
【００６６】１４３と１４４の領域に着目した場合、１
４３と１４４の両領域に注入される（添加される）Ｂイ
オンの量（ドーズ量）は実質的に同じである。即ち、１
４３と１４４の両領域におけるＢ元素の濃度は同程度と
なる。
４３と１４４の両領域に注入される（添加される）Ｂイ
オンの量（ドーズ量）は実質的に同じである。即ち、１
４３と１４４の両領域におけるＢ元素の濃度は同程度と
なる。
【００６７】しかし１４３の領域はＢイオンの注入前に
Ｎ+ 型を有しており、１４４の領域はＢイオンの注入前
にＮ- 型を有している。よって、Ｎ型を付与していたＰ
元素の中和に寄与するＢ元素の割合が２つの領域におい
て異なるものとなる。
Ｎ+ 型を有しており、１４４の領域はＢイオンの注入前
にＮ- 型を有している。よって、Ｎ型を付与していたＰ
元素の中和に寄与するＢ元素の割合が２つの領域におい
て異なるものとなる。
【００６８】即ち、Ｂイオンのドーズ量が同じであって
も、そのＰ型化に寄与するＢ元素の割合が異なることに
なる。従って、１４３の領域に比較して１４４の領域
は、より強いＰ型（Ｐ++型と表記する）を有するものと
なる。
も、そのＰ型化に寄与するＢ元素の割合が異なることに
なる。従って、１４３の領域に比較して１４４の領域
は、より強いＰ型（Ｐ++型と表記する）を有するものと
なる。
【００６９】ここでは、このＰ型の強い弱いをＰ+ 、Ｐ
++で示す。なお、１２７のＮ+ 型領域と１３６のＮ- 型
領域との違いは、Ｎ型を付与するＰイオンのドーズ量の
違いに起因する点で上記Ｐ+ 、Ｐ++型領域とはその意味
合いが異なるものとなる。
++で示す。なお、１２７のＮ+ 型領域と１３６のＮ- 型
領域との違いは、Ｎ型を付与するＰイオンのドーズ量の
違いに起因する点で上記Ｐ+ 、Ｐ++型領域とはその意味
合いが異なるものとなる。
【００７０】図４（Ａ）に示すＢイオンの注入終了後、
レジストマスク１４２を除去する。そして、全体にＫｒ
Ｆエキシマレーザーを照射して、不純物イオンが注入さ
れた領域のアニールと注入された不純物イオンの活性化
とを行う。
レジストマスク１４２を除去する。そして、全体にＫｒ
Ｆエキシマレーザーを照射して、不純物イオンが注入さ
れた領域のアニールと注入された不純物イオンの活性化
とを行う。
【００７１】そして図５（Ａ）に示すように層間絶縁膜
１５１を成膜する。層間絶縁膜１５１は、酸化珪素膜で
構成する。酸化珪素膜以外には、窒化珪素膜と酸化珪素
膜の積層膜、酸化珪素膜や窒化珪素膜と樹脂膜との積層
膜を利用することができる。
１５１を成膜する。層間絶縁膜１５１は、酸化珪素膜で
構成する。酸化珪素膜以外には、窒化珪素膜と酸化珪素
膜の積層膜、酸化珪素膜や窒化珪素膜と樹脂膜との積層
膜を利用することができる。
【００７２】層間絶縁膜１５１を成膜したら、コンタク
トホールの形成を行う。そして、Ｐチャネル型の薄膜ト
ランジスタのソース電極１５２とドレイン電極１５３、
さらにＮチャネル型の薄膜トランジスタのドレイン電極
１５３とソース電極１５４を形成する。
トホールの形成を行う。そして、Ｐチャネル型の薄膜ト
ランジスタのソース電極１５２とドレイン電極１５３、
さらにＮチャネル型の薄膜トランジスタのドレイン電極
１５３とソース電極１５４を形成する。
【００７３】こうして、Ｐチャネル型の薄膜トランジス
タとＮチャネル型の薄膜トランジスタを相補型に構成し
たＣＭＯＳ回路が完成する。さらに同時にソース電極１
５５（一般にマトリクス状に配置されたソース配線から
延在して設けられる）とドレイン電極１５６を形成し、
画素マトリクス部の薄膜トランジスタを完成させる。
タとＮチャネル型の薄膜トランジスタを相補型に構成し
たＣＭＯＳ回路が完成する。さらに同時にソース電極１
５５（一般にマトリクス状に配置されたソース配線から
延在して設けられる）とドレイン電極１５６を形成し、
画素マトリクス部の薄膜トランジスタを完成させる。
【００７４】図５（Ａ）に状態を得たら、第２の層間絶
縁膜１５７を成膜する。そしてコンタクトホールの形成
を行い、ＩＴＯでなる画素電極１５８を形成する。
縁膜１５７を成膜する。そしてコンタクトホールの形成
を行い、ＩＴＯでなる画素電極１５８を形成する。
【００７５】そして、３５０℃の水素雰囲気中において
１時間の加熱処理を行い、活性層中の欠陥の修復を行
う。こうして、アクティブマトリクス回路（画素マトリ
クス回路）と周辺駆動回路とを同時に配置した構成を得
る。
１時間の加熱処理を行い、活性層中の欠陥の修復を行
う。こうして、アクティブマトリクス回路（画素マトリ
クス回路）と周辺駆動回路とを同時に配置した構成を得
る。
【００７６】本実施例に示す構成では、図４（Ａ）に示
すようにＰチャネル型の薄膜トランジスタにおいて、
（Ｐ+ 領域でなるソース領域）−（Ｐ++領域でなるソー
ス領域に比較して強いＰ型を有する不純物領域）−チャ
ネル形成領域−（Ｐ++領域でなるドレイン領域に比較し
て強いＰ型を有する不純物領域）−（Ｐ+ 領域でなるド
レイン領域）という構成を有している。
すようにＰチャネル型の薄膜トランジスタにおいて、
（Ｐ+ 領域でなるソース領域）−（Ｐ++領域でなるソー
ス領域に比較して強いＰ型を有する不純物領域）−チャ
ネル形成領域−（Ｐ++領域でなるドレイン領域に比較し
て強いＰ型を有する不純物領域）−（Ｐ+ 領域でなるド
レイン領域）という構成を有している。
【００７７】即ち、Ｐチャネル型の薄膜トランジスタ
は、チャネル形成領域とドレイン領域との間に強いＰ型
を有する不純物領域が配置された構成を有している。
は、チャネル形成領域とドレイン領域との間に強いＰ型
を有する不純物領域が配置された構成を有している。
【００７８】一方、Ｎチャネル型の薄膜トランジスタに
おいては、（Ｎ+ 領域でなるソース領域）−（Ｎ- 領域
でなる低能度不純物領域）−チャネル形成領域−（Ｎ-
領域でなる低濃度不純物領域）−（Ｎ+ 領域でなるドレ
イン領域）という構成を有している。
おいては、（Ｎ+ 領域でなるソース領域）−（Ｎ- 領域
でなる低能度不純物領域）−チャネル形成領域−（Ｎ-
領域でなる低濃度不純物領域）−（Ｎ+ 領域でなるドレ
イン領域）という構成を有している。
【００７９】即ち、Ｎチャネル型の薄膜トランジスタ
は、チャネル形成領域とドレイン領域との間に低濃度不
純物領域が配置された構成を有している。このチャネル
形成領域とドレイン領域との間に配置される低濃度不純
物領域は、一般にＬＤＤ（ライトドープドレイン）領域
と称されている。
は、チャネル形成領域とドレイン領域との間に低濃度不
純物領域が配置された構成を有している。このチャネル
形成領域とドレイン領域との間に配置される低濃度不純
物領域は、一般にＬＤＤ（ライトドープドレイン）領域
と称されている。
【００８０】図６に本実施例の作製工程によって作製さ
れたＰチャネル型の薄膜トランジスタ単独の特性とＮチ
ャネル型の薄膜トランジスタ単独の特性を示す。
れたＰチャネル型の薄膜トランジスタ単独の特性とＮチ
ャネル型の薄膜トランジスタ単独の特性を示す。
【００８１】図６の実線で示されるのが本実施例の作製
工程で作製されたＰおよびＮチャネル型の薄膜トランジ
スタの特性である。
工程で作製されたＰおよびＮチャネル型の薄膜トランジ
スタの特性である。
【００８２】また、図６の点線で示されるのが、比較の
ために示すＬＤＤ領域や強いＰ型を有する不純物領域の
ない薄膜トランジスタの特性である。
ために示すＬＤＤ領域や強いＰ型を有する不純物領域の
ない薄膜トランジスタの特性である。
【００８３】図６より明らかなように、Ｎチャネル型の
薄膜トランジスタは、ＬＤＤ領域が配置されることで低
ＯＦＦ電流特性を有している。
薄膜トランジスタは、ＬＤＤ領域が配置されることで低
ＯＦＦ電流特性を有している。
【００８４】一方、Ｐチャネル型の薄膜トランジスタも
比較的低ＯＦＦ電流特性を有している。これは、チャネ
ル形成領域とドレイン領域との間に強いＰ型を有する不
純物領域（ドレイン領域よりも強いＰ型を有する領域）
が設けられているための効果であると考えることができ
る。
比較的低ＯＦＦ電流特性を有している。これは、チャネ
ル形成領域とドレイン領域との間に強いＰ型を有する不
純物領域（ドレイン領域よりも強いＰ型を有する領域）
が設けられているための効果であると考えることができ
る。
【００８５】なぜならば、点線でその特性を示す通常の
Ｐチャネル型の薄膜トランジスタとの構造上の違いは、
図４（Ａ）の１４４、１４５、１４８、１４９で示され
るような強いＰ型を有する不純物領域が配置されている
かどうかの違いだけだからである。
Ｐチャネル型の薄膜トランジスタとの構造上の違いは、
図４（Ａ）の１４４、１４５、１４８、１４９で示され
るような強いＰ型を有する不純物領域が配置されている
かどうかの違いだけだからである。
【００８６】現状において、この強いＰ型を有する不純
物領域（図４の１１４、１４５、１４８、１４９で示さ
れる）の働きの詳細なメカニズムは不明である。しか
し、本発明者らの知見によればＰチャネル型の薄膜トラ
ンジスタに固有の動作状態に基づくものと考えられる。
物領域（図４の１１４、１４５、１４８、１４９で示さ
れる）の働きの詳細なメカニズムは不明である。しか
し、本発明者らの知見によればＰチャネル型の薄膜トラ
ンジスタに固有の動作状態に基づくものと考えられる。
【００８７】なお、図６を見れば明らかなように、実線
で示されるＰチャネル型の薄膜トランジスタのＯＦＦ電
流特性は特異なものとなっている。即ち、ＯＦＦ電流値
の上昇がＮチャネル型の場合ように直線的に徐々に増え
ていくものではなく、ある領域から上昇するようなもの
となっている。この特性は、強いＰ型を有する不純物領
域（図４の１１４、１４５、１４８、１４９で示され
る）の存在によるものであると考えられる。
で示されるＰチャネル型の薄膜トランジスタのＯＦＦ電
流特性は特異なものとなっている。即ち、ＯＦＦ電流値
の上昇がＮチャネル型の場合ように直線的に徐々に増え
ていくものではなく、ある領域から上昇するようなもの
となっている。この特性は、強いＰ型を有する不純物領
域（図４の１１４、１４５、１４８、１４９で示され
る）の存在によるものであると考えられる。
【００８８】本実施例においては、ＰおよびＮチャネル
型の薄膜トランジスタを同一基板上に集積化して構成す
る場合に、Ｎチャネル型の薄膜トランジスタには、ＬＤ
Ｄ領域を配置することで低ＯＦＦ電流特性とし、Ｐチャ
ネル型の薄膜トランジスタにはドレイン領域よりも強い
Ｐ型を有する不純物領域を配置することで低ＯＦＦ電流
特性としている。
型の薄膜トランジスタを同一基板上に集積化して構成す
る場合に、Ｎチャネル型の薄膜トランジスタには、ＬＤ
Ｄ領域を配置することで低ＯＦＦ電流特性とし、Ｐチャ
ネル型の薄膜トランジスタにはドレイン領域よりも強い
Ｐ型を有する不純物領域を配置することで低ＯＦＦ電流
特性としている。
【００８９】Ｎチャネル型の薄膜トランジスタに配置さ
れた低濃度不純物領域（図４（Ａ）の１３６、１３８）
は、ホットキャリアによる劣化を抑制するためにも有効
に機能する。またさらに、Ｎチャネル型の薄膜トランジ
スタにおいては、この低濃度不純物領域が存在すること
で、ソース／ドレイン間の抵抗が増加し、実質的に移動
度を低下させる作用も得られる。
れた低濃度不純物領域（図４（Ａ）の１３６、１３８）
は、ホットキャリアによる劣化を抑制するためにも有効
に機能する。またさらに、Ｎチャネル型の薄膜トランジ
スタにおいては、この低濃度不純物領域が存在すること
で、ソース／ドレイン間の抵抗が増加し、実質的に移動
度を低下させる作用も得られる。
【００９０】また、Ｐチャネル型の薄膜トランジスタに
おいては、ＬＤＤ領域のようなソース／ドレイン間の抵
抗を増加させる部分が存在しないので、移動度の低下を
招かない構成とすることができる。
おいては、ＬＤＤ領域のようなソース／ドレイン間の抵
抗を増加させる部分が存在しないので、移動度の低下を
招かない構成とすることができる。
【００９１】これらの作用は、Ｐチャネル型の薄膜トラ
ンジスタとＮチャネル型の薄膜トランジスタとの特性の
違いを是正するために有効なものとなる。
ンジスタとＮチャネル型の薄膜トランジスタとの特性の
違いを是正するために有効なものとなる。
【００９２】即ち、ホットキャリアによる劣化はほとん
どなく、またＮチャネル型に比較して移動度の小さいＰ
チャネル型の薄膜トランジスタの特性にＮチャネル型の
薄膜トランジスタの特性を近づけることができる。
どなく、またＮチャネル型に比較して移動度の小さいＰ
チャネル型の薄膜トランジスタの特性にＮチャネル型の
薄膜トランジスタの特性を近づけることができる。
【００９３】こうして、Ｐチャネル型の薄膜トランジス
タおよびＮチャネル型の薄膜トランジスタが共に低ＯＦ
Ｆ電流特性を有し、しかも両薄膜トランジスタの特性の
違いが是正された構成を実現することができる。
タおよびＮチャネル型の薄膜トランジスタが共に低ＯＦ
Ｆ電流特性を有し、しかも両薄膜トランジスタの特性の
違いが是正された構成を実現することができる。
【００９４】また、本実施例に示す構成においては、画
素マトリクス領域にＰチャネル型の薄膜トランジスタを
配置している。このＰチャネル型の薄膜トランジスタ
は、図６の下側図の実線で示されるような特性を有して
いる。
素マトリクス領域にＰチャネル型の薄膜トランジスタを
配置している。このＰチャネル型の薄膜トランジスタ
は、図６の下側図の実線で示されるような特性を有して
いる。
【００９５】このような特性を有するＰチャネル型の薄
膜トランジスタは、ＯＦＦ電流値の立ち上がりに特徴が
ある。即ち、ゲイト電圧が８Ｖ程度になるまでＯＦＦ電
流値がほとんど増加しない特異な特性を有している。
膜トランジスタは、ＯＦＦ電流値の立ち上がりに特徴が
ある。即ち、ゲイト電圧が８Ｖ程度になるまでＯＦＦ電
流値がほとんど増加しない特異な特性を有している。
【００９６】一般に画素マトリクスの実際の動作におい
ては、上記のＯＦＦ電流値がほとんど増加しない範囲内
で薄膜トランジスタは利用される。
ては、上記のＯＦＦ電流値がほとんど増加しない範囲内
で薄膜トランジスタは利用される。
【００９７】従って、画素マトリクス領域に配置される
薄膜トランジスタとして、図６の上図で示される徐々に
ＯＦＦ電流値が増加するＮチャネル型の薄膜トランジス
タではなく、図６の下図で示されるある所からＯＦＦ電
流値が増加するＰチャネル型の薄膜トランジスタを利用
することは有効なものとなる。
薄膜トランジスタとして、図６の上図で示される徐々に
ＯＦＦ電流値が増加するＮチャネル型の薄膜トランジス
タではなく、図６の下図で示されるある所からＯＦＦ電
流値が増加するＰチャネル型の薄膜トランジスタを利用
することは有効なものとなる。
【００９８】〔実施例２〕本実施例は、実施例１に示す
構成において、Ｎチャネル型の薄膜トランジスタにＬＤ
Ｄ領域ではなく、オフセットゲイト領域を配置させた例
に関する。
構成において、Ｎチャネル型の薄膜トランジスタにＬＤ
Ｄ領域ではなく、オフセットゲイト領域を配置させた例
に関する。
【００９９】本実施例においては、図３（Ｂ）に示すラ
イトドーピング工程を行わない。こうすると、１３３、
１３５、１３６、１３８、１３９、１４１を実質的に真
性な領域とすることができる。
イトドーピング工程を行わない。こうすると、１３３、
１３５、１３６、１３８、１３９、１４１を実質的に真
性な領域とすることができる。
【０１００】そして、図４に示す状態において、１３６
と１３８の領域をオフセットゲイト領域とすることがで
きる。オフセットゲイト領域の寸法は、図３（Ａ）に工
程で形成される多孔質状の陽極酸化膜１１９の厚さによ
って調整することができる。
と１３８の領域をオフセットゲイト領域とすることがで
きる。オフセットゲイト領域の寸法は、図３（Ａ）に工
程で形成される多孔質状の陽極酸化膜１１９の厚さによ
って調整することができる。
【０１０１】オフセットゲイト領域を設けることで、低
濃度不純物領域を設けた場合と同様の効果を得ることが
できる。即ち、Ｎチャネル型の薄膜トランジスタにおい
て、チャネル形成領域とドレイン領域との間における電
界強度を緩和させことはでき、ホットキャリアによる劣
化の抑制、ＯＦＦ電流値の低減といった効果を得ること
ができる。
濃度不純物領域を設けた場合と同様の効果を得ることが
できる。即ち、Ｎチャネル型の薄膜トランジスタにおい
て、チャネル形成領域とドレイン領域との間における電
界強度を緩和させことはでき、ホットキャリアによる劣
化の抑制、ＯＦＦ電流値の低減といった効果を得ること
ができる。
【０１０２】〔実施例３〕本実施例は、実施例１に示す
構成において、図２（Ｃ）の工程で形成される１１、１
２、１３で示される緻密な膜質を有する陽極酸化膜を２
５００Å程度以上の厚さとするものである。このように
すると、その直下の活性層中にオフセットゲイト領域を
形成することができる。
構成において、図２（Ｃ）の工程で形成される１１、１
２、１３で示される緻密な膜質を有する陽極酸化膜を２
５００Å程度以上の厚さとするものである。このように
すると、その直下の活性層中にオフセットゲイト領域を
形成することができる。
【０１０３】本実施例の作製工程は、図１〜図５に示す
作製工程と実質的に同じである。本実施例においては、
図２（Ｃ）で示される緻密な膜質を有する陽極酸化膜１
１、１２、１３のゲイト電極１２１、１２２、１２３の
側面における膜厚を２５００Å程度以上となるようにす
る。
作製工程と実質的に同じである。本実施例においては、
図２（Ｃ）で示される緻密な膜質を有する陽極酸化膜１
１、１２、１３のゲイト電極１２１、１２２、１２３の
側面における膜厚を２５００Å程度以上となるようにす
る。
【０１０４】陽極酸化膜１１〜１３の膜厚を２５００Å
程度以上となるようにするには、陽極酸化時の印加電圧
を高くする。膜厚の制御は溶液の濃度や温度にも依存す
るのであるが、概ね印加電圧によって行うことができ
る。
程度以上となるようにするには、陽極酸化時の印加電圧
を高くする。膜厚の制御は溶液の濃度や温度にも依存す
るのであるが、概ね印加電圧によって行うことができ
る。
【０１０５】陽極酸化膜１１、１２、１３の膜厚を２５
００Å程度以上と厚くした場合、その膜厚に従って、図
４（Ａ）のチャネル形成領域１３４、１３７、１４０の
両側に不純物イオンのドーピングがなされない領域が形
成される。
００Å程度以上と厚くした場合、その膜厚に従って、図
４（Ａ）のチャネル形成領域１３４、１３７、１４０の
両側に不純物イオンのドーピングがなされない領域が形
成される。
【０１０６】この領域は、実質的にチャネル形成領域と
して機能せず、低濃度不純物領域１３６、１３８と同様
の機能を発揮する。
して機能せず、低濃度不純物領域１３６、１３８と同様
の機能を発揮する。
【０１０７】本実施例の構成を採用した場合、全ての薄
膜トランジスタにオフセットゲイト領域を配置すること
ができる。そして、全ての薄膜トランジスタにおいて、
ＯＦＦ電流特性を改善することができる。
膜トランジスタにオフセットゲイト領域を配置すること
ができる。そして、全ての薄膜トランジスタにおいて、
ＯＦＦ電流特性を改善することができる。
【０１０８】例えば、図１〜図５にその作製工程を示す
薄膜トランジスタに本実施例の構成を利用した場合、Ｐ
チャネル型の薄膜トランジスタを、強いＰ型の不純物領
域とオフセットゲイト領域とを併用した構造とし、Ｎチ
ャネル型の薄膜トランジスタを、低濃度不純物領域（ド
レイン領域側はＬＤＤ領域）とオフセットゲイト領域と
を併用した構造とすることができる。
薄膜トランジスタに本実施例の構成を利用した場合、Ｐ
チャネル型の薄膜トランジスタを、強いＰ型の不純物領
域とオフセットゲイト領域とを併用した構造とし、Ｎチ
ャネル型の薄膜トランジスタを、低濃度不純物領域（ド
レイン領域側はＬＤＤ領域）とオフセットゲイト領域と
を併用した構造とすることができる。
【０１０９】〔実施例４〕本実施例は、実施例１に示す
構成において、画素マトリクス領域に配置される薄膜ト
ランジスタをＬＤＤ領域を備えたＮチャネル型の薄膜ト
ランジスタとする例である。
構成において、画素マトリクス領域に配置される薄膜ト
ランジスタをＬＤＤ領域を備えたＮチャネル型の薄膜ト
ランジスタとする例である。
【０１１０】本実施例に示す工程は、図３（Ｂ）までは
実施例１の場合と同じである。従って、図３（Ｂ）まで
の工程の説明は省略する。
実施例１の場合と同じである。従って、図３（Ｂ）まで
の工程の説明は省略する。
【０１１１】本実施例に示す構成を実現するには、まず
図３（Ｂ）に示す状態を得る。次に図７（Ａ）に示すよ
うにレジストマスク１７１を配置する。そして、Ｂイオ
ンの注入を行う。
図３（Ｂ）に示す状態を得る。次に図７（Ａ）に示すよ
うにレジストマスク１７１を配置する。そして、Ｂイオ
ンの注入を行う。
【０１１２】この結果、図３の１２４と１２６で示され
るＮ+ 型領域と、１３３と１３５で示されるＮ- 型領域
とがＰ型に反転する。そして、図７（Ａ）の１４３と１
４６で示されるＰ+ 型領域、及び１４４と１４５で示さ
れるＰ++型領域を得る。
るＮ+ 型領域と、１３３と１３５で示されるＮ- 型領域
とがＰ型に反転する。そして、図７（Ａ）の１４３と１
４６で示されるＰ+ 型領域、及び１４４と１４５で示さ
れるＰ++型領域を得る。
【０１１３】このＰ+ 型領域は普通にソースおよびドレ
イン領域として動作する程度のＰ型の領域である。
イン領域として動作する程度のＰ型の領域である。
【０１１４】Ｐ++型領域は、Ｐ+ 型領域よりもさらに強
いＰ型を有する領域である。即ち、Ｐ++型領域は、Ｐ+
型領域よりもさらに強いＰ型としての電気的特性を有す
る領域である。
いＰ型を有する領域である。即ち、Ｐ++型領域は、Ｐ+
型領域よりもさらに強いＰ型としての電気的特性を有す
る領域である。
【０１１５】Ｂイオンの注入が終了したら、レジストマ
スク１７１を取り除き、全体にレーザー光の照射を行
う。
スク１７１を取り除き、全体にレーザー光の照射を行
う。
【０１１６】こうして、Ｐチャネル型の薄膜トランジス
タとＮチャネル型の薄膜トランジスタとを同一ガラス基
板上に作り分ける。
タとＮチャネル型の薄膜トランジスタとを同一ガラス基
板上に作り分ける。
【０１１７】この後は、図５に示すのと同様な工程を経
て薄膜トランジスタを完成させる。本実施例に示す構成
においては、画素マトリクス領域に配置される薄膜トラ
ンジスタが低濃度不純物領域（ＬＤＤ領域）を備えたＮ
チャンネル型の薄膜トランジスタとなる。
て薄膜トランジスタを完成させる。本実施例に示す構成
においては、画素マトリクス領域に配置される薄膜トラ
ンジスタが低濃度不純物領域（ＬＤＤ領域）を備えたＮ
チャンネル型の薄膜トランジスタとなる。
【０１１８】
【発明の効果】Ｐチャネル型の薄膜トランジスタにおい
て、チャネル形成領域とドレイン領域との間にドレイン
領域よりも強いＰ型を有する不純物領域を配置すること
により、低ＯＦＦ電流特性を有するＰチャネル型の薄膜
トランジスタを構成できる。
て、チャネル形成領域とドレイン領域との間にドレイン
領域よりも強いＰ型を有する不純物領域を配置すること
により、低ＯＦＦ電流特性を有するＰチャネル型の薄膜
トランジスタを構成できる。
【０１１９】またこのＰチャネル型の薄膜トランジスタ
は、低濃度不純物領域を備えたＮチャネル型の薄膜トラ
ンジスタと同時に形成することができ、特性の違いが是
正されたＣＭＯＳ構造を実現することができる。
は、低濃度不純物領域を備えたＮチャネル型の薄膜トラ
ンジスタと同時に形成することができ、特性の違いが是
正されたＣＭＯＳ構造を実現することができる。
【０１２０】また、このＰチャネル型の薄膜トランジス
タをアクティブマトリクス型の表示装置の画素マトリク
ス領域に配置することで、ＯＦＦ電流値に起因する表示
のむらや不鮮明さを抑制することができる。
タをアクティブマトリクス型の表示装置の画素マトリク
ス領域に配置することで、ＯＦＦ電流値に起因する表示
のむらや不鮮明さを抑制することができる。
【図１】 アクティブマトリクス回路と周辺駆動回路と
を同時に作製する工程を示す図。
を同時に作製する工程を示す図。
【図２】 アクティブマトリクス回路と周辺駆動回路と
を同時に作製する工程を示す図。
を同時に作製する工程を示す図。
【図３】 アクティブマトリクス回路と周辺駆動回路と
を同時に作製する工程を示す図。
を同時に作製する工程を示す図。
【図４】 アクティブマトリクス回路と周辺駆動回路と
を同時に作製する工程を示す図。
を同時に作製する工程を示す図。
【図５】 アクティブマトリクス回路と周辺駆動回路と
を同時に作製する工程を示す図。
を同時に作製する工程を示す図。
【図６】 Ｐチャネル型とＮチャネル型の薄膜トランジ
スタの特性を示す図。
スタの特性を示す図。
【図７】 アクティブマトリクス回路と周辺駆動回路と
を同時に作製する工程を示す図。
を同時に作製する工程を示す図。
１０１ ガラス基板 １０２ 下地膜（酸化珪素膜） １０３ 非晶質珪素膜 １０４ 結晶性珪素膜でなる活性層
（Ｐチャネル型薄膜トランジスタ用） １０５ 結晶性珪素膜でなる活性層
（Ｎチャネル型薄膜トランジスタ用） １０６ 結晶性珪素膜でなる活性層
（Ｐチャネル型薄膜トランジスタ用） １０７ アルミニウム膜 １０８ 緻密な膜質を有する陽極酸化
膜 １０９、１１１、１１３ ゲイト電極の基となるアルミ
ニウム膜のパターン １１０、１１２、１１４ 残存した緻密な陽極酸化膜 １１５、１１６、１１７ レジストマスク １１８、１１９、１２０ 多孔質状の陽極酸化膜 １２１ Ｐチャネル型の薄膜トランジ
スタのゲイト電極 １２２ Ｎチャネル型の薄膜トランジ
スタのゲイト電極 １２３ Ｐチャネル型の薄膜トランジ
スタのゲイト電極 １１、１２、１３ 緻密な膜質を有する陽極酸化
膜 １２４、１２６ 比較的高濃度にＰイオンの注
入されたＮ型領域 １２５ Ｐイオンの注入されなかった
領域 １２７、１２９ 比較的高濃度にＰイオンの注
入されたＮ型領域 １２８ Ｐイオンの注入されなかった
領域 １３０、１３２ 比較的高濃度にＰイオンの注
入されたＮ型領域 １３１ Ｐイオンの注入されなかった
領域 １３３、１３５ 比較的低濃度にＰイオンの注
入されたＮ型領域 １３４ チャネル形成領域 １３６、１３８ 比較的低濃度にＰイオンの注
入されたＮ型領域 １３７ チャネル形成領域 １３９、１４１ 比較的低濃度にＰイオンの注
入されたＮ型領域 １４０ チャネル形成領域 １４２ レジストマスク １４３、１４６ Ｂイオンの注入されたＰ型領
域 １４４、１４５ 比較的高濃度にＢイオンの注
入されたＰ型領域 １４７、１５０ Ｂイオンの注入されたＰ型領
域 １４８、１４９ 比較的高濃度にＢイオンの注
入されたＰ型領域 １５１ 層間絶縁膜 １５２ ソース電極 １５３ ドレイン電極 １５４ ソース電極 １５５ ソース電極 １５６ ドレイン電極 １５７ 層間絶縁膜 １５８ 画素電極（ＩＴＯ電極） １７１ レジストマスク
（Ｐチャネル型薄膜トランジスタ用） １０５ 結晶性珪素膜でなる活性層
（Ｎチャネル型薄膜トランジスタ用） １０６ 結晶性珪素膜でなる活性層
（Ｐチャネル型薄膜トランジスタ用） １０７ アルミニウム膜 １０８ 緻密な膜質を有する陽極酸化
膜 １０９、１１１、１１３ ゲイト電極の基となるアルミ
ニウム膜のパターン １１０、１１２、１１４ 残存した緻密な陽極酸化膜 １１５、１１６、１１７ レジストマスク １１８、１１９、１２０ 多孔質状の陽極酸化膜 １２１ Ｐチャネル型の薄膜トランジ
スタのゲイト電極 １２２ Ｎチャネル型の薄膜トランジ
スタのゲイト電極 １２３ Ｐチャネル型の薄膜トランジ
スタのゲイト電極 １１、１２、１３ 緻密な膜質を有する陽極酸化
膜 １２４、１２６ 比較的高濃度にＰイオンの注
入されたＮ型領域 １２５ Ｐイオンの注入されなかった
領域 １２７、１２９ 比較的高濃度にＰイオンの注
入されたＮ型領域 １２８ Ｐイオンの注入されなかった
領域 １３０、１３２ 比較的高濃度にＰイオンの注
入されたＮ型領域 １３１ Ｐイオンの注入されなかった
領域 １３３、１３５ 比較的低濃度にＰイオンの注
入されたＮ型領域 １３４ チャネル形成領域 １３６、１３８ 比較的低濃度にＰイオンの注
入されたＮ型領域 １３７ チャネル形成領域 １３９、１４１ 比較的低濃度にＰイオンの注
入されたＮ型領域 １４０ チャネル形成領域 １４２ レジストマスク １４３、１４６ Ｂイオンの注入されたＰ型領
域 １４４、１４５ 比較的高濃度にＢイオンの注
入されたＰ型領域 １４７、１５０ Ｂイオンの注入されたＰ型領
域 １４８、１４９ 比較的高濃度にＢイオンの注
入されたＰ型領域 １５１ 層間絶縁膜 １５２ ソース電極 １５３ ドレイン電極 １５４ ソース電極 １５５ ソース電極 １５６ ドレイン電極 １５７ 層間絶縁膜 １５８ 画素電極（ＩＴＯ電極） １７１ レジストマスク
Claims (15)
- 【請求項１】チャネル形成領域とドレイン領域とを有し
たＰチャネル型の薄膜トランジスタであって、 チャネル形成領域とドレイン領域との間にドレイン領域
よりも強いＰ型を有する不純物領域が配置されているこ
とを特徴とする半導体装置。 - 【請求項２】請求項１において、強いＰ型を有する領域
とドレイン領域には、Ｎ型を付与する不純物が含まれて
おり、 強いＰ型を有する領域に含まれるＮ型を付与する不純物
の濃度は、ドレイン領域に含まれるＮ型を付与する不純
物の濃度に比較して少なく、 強いＰ型を有する領域とドレイン領域には、同程度の濃
度でＰ型を付与する不純物が含まれていることを特徴と
する半導体装置。 - 【請求項３】チャネル形成領域とドレイン領域とを有し
たＰチャネル型の薄膜トランジスタであって、 ドレイン領域はＮ型を付与する不純物を含有しており、 チャネル形成領域とドレイン領域との間にドレイン領域
よりも低い濃度でＮ型を付与する不純物が含まれた領域
が配置されており、 前記ドレイン領域よりも低い濃度でＮ型を付与する不純
物が含まれた領域は、ドレイン領域よりも強いＰ型を有
していることを特徴とする半導体装置。 - 【請求項４】同一基体上にＰチャネル型とＮチャネル型
の薄膜トランジスタが形成されており、 Ｐチャネル型の薄膜トランジスタには、チャネル形成領
域とドレイン領域との間にドレイン領域よりも強いＰ型
を有する不純物領域が配置されており、 Ｎチャネル型の薄膜トランジスタには、チャネル形成領
域とドレイン領域との間にドレイン領域よりも低濃度に
Ｎ型を付与する不純物を含有する低濃度不純物領域が配
置されていることを特徴とする半導体装置。 - 【請求項５】請求項４において、 強いＰ型を有する不純物領域には低濃度不純物領域と同
程度の濃度でＮ型を付与する不純物が含まれており、 Ｐチャネル型の薄膜トランジスタのソースおよびドレイ
ン領域には、Ｎチャネル型の薄膜トランジスタのソース
およびドレイン領域と同程度の濃度でＮ型を付与する不
純物が含まれており、 強いＰ型を有する不純物領域とＰチャネル型の薄膜トラ
ンジスタのソースおよびドレイン領域には、同程度の濃
度でＰ型を付与する不純物が含まれていることを特徴と
する半導体装置。 - 【請求項６】請求項４において、 Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜
トランジスタとは、同一半導体薄膜を利用して活性層が
構成されていることを特徴とする半導体装置。 - 【請求項７】同一基体上にＰチャネル型の薄膜トランジ
スタとＮチャネル型の薄膜トランジスタとが形成されて
おり、 Ｐチャネル型の薄膜トランジスタにはチャネル形成領域
とドレイン領域との間にドレイン領域と同程度の濃度で
Ｐ型を付与する不純物を含み、かつドレイン領域よりも
強いＰ型を有する領域が形成されており、 Ｎチャネル型の薄膜トランジスタにはチャネル形成領域
とドレイン領域との間にドレイン領域よりも低濃度にＮ
型を付与する不純物を含んだ低濃度不純物領域が配置さ
れていることを特徴とする半導体装置。 - 【請求項８】請求項７において、 強いＰ型を有する領域には低濃度不純物領域と同程度の
濃度でＮ型を付与する不純物が含まれており、 Ｐチャネル型の薄膜トランジスタのソースおよびドレイ
ン領域には、Ｎチャネル型の薄膜トランジスタのソース
およびドレイン領域と同程度の濃度でＮ型を付与する不
純物が含まれていることを特徴とする半導体装置。 - 【請求項９】同一基板上にアクティブマトリクス回路と
該アクティブマトリクス回路を駆動する周辺駆動回路と
が集積化されて配置された構成を有し、 前記アクティブマトリクス回路にはＰチャネル型の薄膜
トランジスタが配置されており、 前記周辺駆動回路にはＰチャネル型とＮチャネル型の薄
膜トランジスタが配置されており、 前記Ｐチャネル型の薄膜トランジスタには、チャネル形
成領域とドレイン領域との間にドレイン領域よりも強い
Ｐ型を有する不純物領域が配置されており、 前記Ｎチャネル型の薄膜トランジスタには、チャネル形
成領域とドレイン領域との間にドレイン領域よりも低濃
度にＮ型を付与する不純物を含有する低濃度不純物領域
が配置されていることを特徴とする半導体装置。 - 【請求項１０】請求項９において、 強いＰ型を有する不純物領域には低濃度不純物領域と同
程度の濃度でＮ型を付与する不純物が含まれており、 Ｐチャネル型の薄膜トランジスタのソースおよびドレイ
ン領域には、Ｎチャネル型の薄膜トランジスタのソース
およびドレイン領域と同程度の濃度でＮ型を付与する不
純物が含まれており、 強いＰ型を有する不純物領域とＰチャネル型の薄膜トラ
ンジスタのソースおよびドレイン領域には、同程度の濃
度でＰ型を付与する不純物が含まれていることを特徴す
る半導体装置。 - 【請求項１１】請求項９において、 Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜
トランジスタとは、同一半導体薄膜を利用して活性層が
構成されていることを特徴とする半導体装置。 - 【請求項１２】同一基体上にＰチャネル型とＮチャネル
型の薄膜トランジスタが形成されており、 Ｐチャネル型の薄膜トランジスタには、チャネル形成領
域とドレイン領域との間にドレイン領域よりも強いＰ型
を有する不純物領域が配置されており、 Ｎチャネル型の薄膜トランジスタには、チャネル形成領
域とドレイン領域との間にオフセットゲイト領域が配置
されていることを特徴とする半導体装置。 - 【請求項１３】基体上に薄膜半導体を形成する工程と、 前記薄膜半導体を用いてＰチャネル型の薄膜トランジス
タとＮチャネル型の薄膜トランジスタの活性層を形成す
る工程と、 前記活性層の全てにＮ型の領域と該Ｎ型の領域よりも低
濃度にＮ型を付与する不純物を添加した低濃度不純物領
域を形成する工程と、 Ｐチャネル型の薄膜トランジスタを構成する活性層にお
いて、前記Ｎ型の領域と前記低濃度不純物領域にＰ型を
付与する不純物を添加する工程と、 を有することを特徴とする半導体装置の作製方法。 - 【請求項１４】半導体薄膜に対してＮ型を付与する不純
物の添加を行いＮ型を有する複数の領域を形成する工程
と、 該工程の後により低濃度でＮ型を付与する不純物の添加
を行い前記Ｎ型を有する領域よりも低濃度にＮ型を付与
する不純物を含んだ複数の低濃度不純物領域を形成する
工程と、 選択的にＰ型を付与する不純物の添加を行い、前記Ｎ型
を有する複数の領域の少なくとも一部をＰ型に反転さ
せ、同時に前記複数の低濃度不純物領域の少なくとも一
部を前記Ｐ型に反転した領域よりも強いＰ型を有する領
域に反転させる工程と、 を有することを特徴とする半導体装置の作製方法。 - 【請求項１５】Ｐチャネル型の薄膜トランジスタの作製
方法であって、 Ｎ型を有する領域と、 該領域よりもＮ型を付与する不純物がより低濃度に含ま
れた低濃度不純物領域と、 を有する半導体薄膜に対して、 Ｐ型を付与する不純物を添加することにより、前記Ｎ型
を有する領域をＰ型に反転させソース及びドレイン領域
とし、同時に前記低濃度不純物領域を前記ソースおよび
ドレイン領域よりも強いＰ型を有する領域に反転させる
工程を有し、 前記強いＰ型を有する領域をソース領域とチャネル形成
領域の間に配置することを特徴とする半導体装置の作製
方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09200996A JP3527009B2 (ja) | 1996-03-21 | 1996-03-21 | 半導体装置およびその作製方法 |
| US08/820,845 US6180982B1 (en) | 1996-03-21 | 1997-03-20 | Semiconductor device and method of making thereof |
| US09/749,862 US6498060B2 (en) | 1996-03-21 | 2000-12-26 | Semiconductor device and method for making same |
| US10/309,488 US6831333B2 (en) | 1996-03-21 | 2002-12-03 | Semiconductor device and method of making thereof |
| US10/959,981 US7335950B2 (en) | 1996-03-21 | 2004-10-08 | Semiconductor device and method of making thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09200996A JP3527009B2 (ja) | 1996-03-21 | 1996-03-21 | 半導体装置およびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260680A true JPH09260680A (ja) | 1997-10-03 |
| JP3527009B2 JP3527009B2 (ja) | 2004-05-17 |
Family
ID=14042481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09200996A Expired - Fee Related JP3527009B2 (ja) | 1996-03-21 | 1996-03-21 | 半導体装置およびその作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US6180982B1 (ja) |
| JP (1) | JP3527009B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100540129B1 (ko) * | 1998-04-17 | 2006-03-09 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 제조방법 |
| KR100838067B1 (ko) * | 2006-07-21 | 2008-06-16 | 삼성에스디아이 주식회사 | 카운터 도핑된 채널영역을 갖는 박막 트랜지스터, 이를구비한 평판표시장치 및 그의 제조방법 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09191111A (ja) * | 1995-11-07 | 1997-07-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP3527009B2 (ja) * | 1996-03-21 | 2004-05-17 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP3883706B2 (ja) * | 1998-07-31 | 2007-02-21 | シャープ株式会社 | エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法 |
| US6281552B1 (en) * | 1999-03-23 | 2001-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having ldd regions |
| US6399988B1 (en) * | 1999-03-26 | 2002-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having lightly doped regions |
| KR100437475B1 (ko) * | 2001-04-13 | 2004-06-23 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치용 표시 소자 제조 방법 |
| US7018468B2 (en) * | 2003-11-13 | 2006-03-28 | Sharp Laboratories Of America, Inc. | Process for long crystal lateral growth in silicon films by UV and IR pulse sequencing |
| JP2005228819A (ja) * | 2004-02-10 | 2005-08-25 | Mitsubishi Electric Corp | 半導体装置 |
| US7745293B2 (en) * | 2004-06-14 | 2010-06-29 | Semiconductor Energy Laboratory Co., Ltd | Method for manufacturing a thin film transistor including forming impurity regions by diagonal doping |
| US7504327B2 (en) * | 2004-06-14 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film semiconductor device |
| CN110890366A (zh) * | 2018-09-07 | 2020-03-17 | 长鑫存储技术有限公司 | 半导体存储器的制备方法及半导体存储器 |
Family Cites Families (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2815529A (en) * | 1956-10-23 | 1957-12-10 | Iona L Herbolsheimer | Hinge for drop leaf tables |
| US5172202A (en) * | 1989-05-31 | 1992-12-15 | Nec Corporation | Semiconductor memory cell having high density structure |
| DE4018657A1 (de) * | 1990-06-11 | 1991-12-12 | Bruker Analytische Messtechnik | Probenkopf fuer kernresonanz-spektrometer |
| US5514879A (en) | 1990-11-20 | 1996-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Gate insulated field effect transistors and method of manufacturing the same |
| KR950013784B1 (ko) | 1990-11-20 | 1995-11-16 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터 |
| US5849601A (en) | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| KR950001360B1 (ko) | 1990-11-26 | 1995-02-17 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 전기 광학장치와 그 구동방법 |
| US5821563A (en) | 1990-12-25 | 1998-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device free from reverse leakage and throw leakage |
| US7253437B2 (en) | 1990-12-25 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a thin film transistor |
| EP0499979A3 (en) | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US5521107A (en) | 1991-02-16 | 1996-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a field-effect transistor including anodic oxidation of the gate |
| USRE36314E (en) | 1991-03-06 | 1999-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode |
| JP2794678B2 (ja) | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| JP2794499B2 (ja) | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5414442A (en) | 1991-06-14 | 1995-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| JP2845303B2 (ja) | 1991-08-23 | 1999-01-13 | 株式会社 半導体エネルギー研究所 | 半導体装置とその作製方法 |
| JP2564725B2 (ja) * | 1991-12-24 | 1996-12-18 | 株式会社半導体エネルギー研究所 | Ｍｏｓ型トランジスタの作製方法 |
| US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US5713764A (en) * | 1992-03-16 | 1998-02-03 | Molex Incorporated | Impedance and inductance control in electrical connectors |
| EP0602250B1 (en) * | 1992-06-24 | 1999-08-25 | Seiko Epson Corporation | Thin film transistor, display device, and method for manufacturing thin film transistor |
| US5563427A (en) | 1993-02-10 | 1996-10-08 | Seiko Epson Corporation | Active matrix panel and manufacturing method including TFTs having variable impurity concentration levels |
| JP3319869B2 (ja) * | 1993-06-24 | 2002-09-03 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| JPH0737994A (ja) | 1993-07-24 | 1995-02-07 | Nec Corp | 半導体装置の製造方法 |
| JPH07294961A (ja) * | 1994-04-22 | 1995-11-10 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置の駆動回路および設計方法 |
| DE19500380C2 (de) | 1994-05-20 | 2001-05-17 | Mitsubishi Electric Corp | Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür |
| JPH08181205A (ja) * | 1994-12-26 | 1996-07-12 | Mitsubishi Electric Corp | 半導体装置の配線構造およびその製造方法 |
| US5814529A (en) | 1995-01-17 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor |
| US6011607A (en) | 1995-02-15 | 2000-01-04 | Semiconductor Energy Laboratory Co., | Active matrix display with sealing material |
| JPH08263016A (ja) | 1995-03-17 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
| KR100265179B1 (ko) * | 1995-03-27 | 2000-09-15 | 야마자끼 순페이 | 반도체장치와 그의 제작방법 |
| JPH0926603A (ja) | 1995-05-08 | 1997-01-28 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| KR100338480B1 (ko) * | 1995-08-19 | 2003-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
| US6900855B1 (en) | 1995-10-12 | 2005-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device having resin black matrix over counter substrate |
| JPH09114591A (ja) | 1995-10-12 | 1997-05-02 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及びその表示方法 |
| JPH09105953A (ja) | 1995-10-12 | 1997-04-22 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JPH09191111A (ja) * | 1995-11-07 | 1997-07-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US5940732A (en) | 1995-11-27 | 1999-08-17 | Semiconductor Energy Laboratory Co., | Method of fabricating semiconductor device |
| JP3477301B2 (ja) | 1995-12-19 | 2003-12-10 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置及びその製造方法 |
| JPH09171192A (ja) | 1995-12-19 | 1997-06-30 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置及びその製造方 法 |
| TW322591B (ja) | 1996-02-09 | 1997-12-11 | Handotai Energy Kenkyusho Kk | |
| JP3647542B2 (ja) | 1996-02-20 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP3527009B2 (ja) * | 1996-03-21 | 2004-05-17 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JPH09298304A (ja) * | 1996-05-08 | 1997-11-18 | Semiconductor Energy Lab Co Ltd | 液晶表示装置の製造方法および半導体装置の製造方法 |
| KR100364741B1 (ko) * | 2000-09-28 | 2002-12-16 | 엘지전자 주식회사 | 압축기의 흡입 머플러 |
-
1996
- 1996-03-21 JP JP09200996A patent/JP3527009B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-20 US US08/820,845 patent/US6180982B1/en not_active Expired - Lifetime
-
2000
- 2000-12-26 US US09/749,862 patent/US6498060B2/en not_active Expired - Fee Related
-
2002
- 2002-12-03 US US10/309,488 patent/US6831333B2/en not_active Expired - Lifetime
-
2004
- 2004-10-08 US US10/959,981 patent/US7335950B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100540129B1 (ko) * | 1998-04-17 | 2006-03-09 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 제조방법 |
| KR100838067B1 (ko) * | 2006-07-21 | 2008-06-16 | 삼성에스디아이 주식회사 | 카운터 도핑된 채널영역을 갖는 박막 트랜지스터, 이를구비한 평판표시장치 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3527009B2 (ja) | 2004-05-17 |
| US6831333B2 (en) | 2004-12-14 |
| US20010034087A1 (en) | 2001-10-25 |
| US20030119231A1 (en) | 2003-06-26 |
| US6180982B1 (en) | 2001-01-30 |
| US20050056849A1 (en) | 2005-03-17 |
| US6498060B2 (en) | 2002-12-24 |
| US7335950B2 (en) | 2008-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7227229B2 (en) | Active matrix display device comprising an inverter circuit | |
| KR100197780B1 (ko) | 트랜지스터 및 반도체 회로 제조 방법 | |
| JP3335757B2 (ja) | 陽極酸化方法 | |
| JPH07135323A (ja) | 薄膜状半導体集積回路およびその作製方法 | |
| JPH1174541A (ja) | ディスプレイ基板の製造方法 | |
| JP3865145B2 (ja) | 半導体装置の作製方法 | |
| JP3527009B2 (ja) | 半導体装置およびその作製方法 | |
| JP2001028448A (ja) | 薄膜トランジスタの作製方法 | |
| KR19980080800A (ko) | 반도체 장치, 반도체 장치의 제조 방법 및박막 트랜지스터의 제조 방법 | |
| JPH0818055A (ja) | 半導体集積回路およびその作製方法 | |
| JP2805590B2 (ja) | 半導体装置の作製方法 | |
| JP2010098321A (ja) | 半導体装置 | |
| JP2840812B2 (ja) | 半導体装置およびその作製方法 | |
| JP3607066B2 (ja) | 半導体集積回路 | |
| JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
| JP4087363B2 (ja) | 半導体装置 | |
| JP3535275B2 (ja) | 半導体装置の作製方法 | |
| JP3946690B2 (ja) | インバータ回路の作製方法 | |
| JP3607186B2 (ja) | アクティブマトリクス型表示装置 | |
| KR0185821B1 (ko) | 반도체장치 | |
| JP2001168347A (ja) | 半導体集積回路 | |
| JP2006093745A (ja) | 半導体装置及びその作製方法 | |
| JP2000216402A (ja) | 薄膜トランジスタ | |
| JPH0945793A (ja) | 半導体装置 | |
| JP2003158272A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |