JPS60136259A - 電界効果型トランジスタの製造方法 - Google Patents

電界効果型トランジスタの製造方法

Info

Publication number
JPS60136259A
JPS60136259A JP58248972A JP24897283A JPS60136259A JP S60136259 A JPS60136259 A JP S60136259A JP 58248972 A JP58248972 A JP 58248972A JP 24897283 A JP24897283 A JP 24897283A JP S60136259 A JPS60136259 A JP S60136259A
Authority
JP
Japan
Prior art keywords
film
active layer
plasma
polycrystalline
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58248972A
Other languages
English (en)
Other versions
JPH0457098B2 (ja
Inventor
Hisao Hayashi
久雄 林
Hisayoshi Yamoto
久良 矢元
Chiaki Sakai
酒井　千秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP58248972A priority Critical patent/JPS60136259A/ja
Priority to CA000470776A priority patent/CA1218470A/en
Priority to DE8484116301T priority patent/DE3485817T2/de
Priority to EP84116301A priority patent/EP0152624B1/en
Priority to KR1019840008292A priority patent/KR920007786B1/ko
Publication of JPS60136259A publication Critical patent/JPS60136259A/ja
Priority to US07/703,057 priority patent/US5162892A/en
Publication of JPH0457098B2 publication Critical patent/JPH0457098B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、チャネルが形成される活性層を多結晶シリコ
ン膜で構成したＭＵＳ型の薄膜トランジスタ（以下ＭＯ
８’Ｉ’ＦＴと称する）を製造するのに用いて最適な電
界効果型トランジスタの製造方法に関する。
背景技術とその問題点 Ｍｒ）ｌＱ’ｒＰ〒σ）妊妊賜ん久鈷且υ１１ゴン喧〒
構成した場合には、非晶質シリコン膜で構成した場合に
比べてキャリアの実効移動度μｅｆｆが太きいとか、Ｍ
ＵＳ　ＴＦＴを製造するために高温プロセスを使用する
ことができるとかの利点がある。
しかしながら、一方では、多結晶シリコン膜中に多数の
トラップが存在するために、ＭＯ８ＴＦＴのしきい値電
圧ｖＴが太きいとか、ＭＵＳ　ＴＦＴの動作に装するゲ
ート電圧が太きいとかの欠点があることが知られている
。
上述のトラップ密度を減少させるために、従来次のよう
な方法が用いられている。即ち、ＭＯ８ＴＦＴを形成後
、このＭＵＳ　ＴＦＴを例えばプラズマ化された水素ガ
ス雰囲気中でアニールすることｌこより多結晶シリコン
膜の水素化を行い、これにより多結晶シリコン膜中のト
ラップ密度を減少させる方法でおる。しかしながら、こ
の方法は、長時間のアニールを行う場合には生産性等の
点で適当でないばかりでなく、プラス１によってＭＵＳ
　Ｔ１ｉ’Ｔが損傷を受ける可能性がある等の欠点を有
している。さらに、通常はＭＵＳ　ＴＦＴの製造後に高
温ＢＴ試験等を行うため、この際に、上述の水素化処理
により多結晶シリコン膜中のトラップに付着した水素が
トラップを離れて再び膜外ｔこ放出される結果、多結晶
シリコン膜中のトラップ密度が増加してＭ　０　Ｓ　Ｔ
　Ｆ　Ｔの特性が劣化してしまうという欠点もある。
発明の目的 本発明は、上述の問題にかんがみ、しきい値電圧ｖＴ及
び動作に要するゲート電圧が十分小さくかつ実効移動度
μｅｆｆが極めて大きいＭＯＳ　ＴＦＴ等の電界効果型
トランジスタを製造することのできる電界効果型トラン
ジスタの製造方法を提供することを目的とする。
発明の概妄 本発明に係る′電界効果型トランジスタの製造方法な、
チャネルが形成される活性層、ゲート絶縁膜、ゲート電
極、ソース領域、ドレイン領域、これらのソース領域及
びドレイン領域の取り田し電極をそれぞれ形成した後、
少なくとも上記活性層の上方にプラズマ窒化シリコン膜
を形成し、次いでアニールを行っている。このようにす
ることによって、しきい値電圧ｖＴ及び動作に要するゲ
ート電圧が十分小さくかつ実効移動度μｅｆｆが極めて
大きい電界効果型トランジスタを製造することができる
。
実施例 以下本発明に係る電界効果型トランジスタの製造方法を
Ｍ　０　Ｓ　Ｔ　Ｆ　Ｔ　０）製造ｌこ適用した一実施
例１こつき図面を参照しながら説明する。
第１図に示すように、本実施例においては、まず石英基
板（１）上に多結晶シリコン膜（２）、５ｉｎ２膜から
成るゲート酸化膜（３）、ＤＯＰＯ８膜（不純物を、ド
ープした多結晶シリコン膜）から成るゲート電極（４）
を形成した後、全面にＰＳＧ膜（５）を形成する。
次に１ｏｏｏｃ程度の高温熱処理を行ってＰＳＧ膜（５
）中にきまれている替ンを多結晶シリコン膜（２）中に
熱拡散させることによって、ｎ＋層から成るソース領域
（６）及びドレイン領域（７）を形成する。なおソース
領域（６）とドレイン領域（力との間の多結晶シリコン
膜（２ａ）が活性層（８）−を構成する。次にＰＳＧ膜
（５）の所定部分をエツチング除去して開口（５ａ）（
５ｂ）を形成し几後、これらの開口（５ａ）　（５ｂ）
にＭから成る取り出し電極＋９ｉ　ｕ６＋を形成する。
次に、例えばＳｉＨ４とＮＨ５との混合ガスを反応ガス
として用いたプラズマＯＶＤ法ｌこより窒化シリコン膜
（以下プラズマ窒化シリコン膜と称する）１υを全面に
被着形成する。次に例えば＋ＯＣ＋Ｃで所定時間アニー
ルを行って、ＭＯＳ　ＴＦＴを完成させる。なお上述の
プラズマ窒化シリコン膜圓はＭＯＳ　ＴＦＴのパッシベ
ーション膜としての役割を果たすと共に、後述のように
水素の供給源としての役割を果たしている。
本発明者等は、上述のアニール時間を褌々に変えてＭＯ
Ｓ　ＴＦｉ’の特性変化を調べたところ、次のような結
果を得た。即ち、アニール時間を例えば６υ分、ｌｉ：
Ｉｌ１分、８時間と変えてアニールすると、アニール時
間が長くなるＥこ従ってしきい値電圧Ｖ、及びＭＯＳ　
ＴＦＴの動作に要するゲート電圧が小さくなると共に、
実効移動度μｅｆｆが著しく大きくなるのが観察された
。−例を挙けると、多結晶シリコン膜（２）の膜厚が４
００人である場合、アニールを全く行わない時のしきい
値電圧■Ｔ及び実効移動度μｅｆｆはそれぞれ１１　Ｖ
、　１　ｃｍ２／　Ｖ−であるが、８時間アニールを行
った後にはそれぞれ７■、２０．Ｊ２／Ｖ式となった。
またアニール東件を４００Ｃ，５時間に固定して実効移
動度μｅｆｆと多結晶シリコン膜の膜厚との間の関係を
調べたところ、第２図に示すような結果が得られた。即
ち、この第２図の曲線Ａで示されるようｆこ、プラズマ
窒化シリコン膜ａηを形成して４００Ｃで５時間アニー
ルを行った場合ｔこは、１００〜１０００Ａの範囲のい
ずれの膜厚においても実効移動度μｅｆｆは極めて大き
く、特に脱厚約４００λでは約１０［Ｊα２／ｖｓｅＣ
という著しく大きな実効移動度μｅｆｆが倚らｆ″１．
た。なお第２図には図示場れていないが、１ｏｏｕ〜３
００（ＪＡの膜厚範囲における実効移動度μｅｆｆは６
〜７　［２／　Ｖ　式であった〇 これｆこ対して、プラズマ窒化シリコン膜圓を形成せず
アニールも行わない場合には第２図の曲線Ｂ、０で示さ
れるようになり、いずれの膜厚においても、プラズマ窒
化シリコン膜（ｌυを形成してアニールを行った場合に
比べて実効移動度μｅｆｆが極めて小さいことがわかる
。なお第２図の曲線Ｎ。
Ｂは、多結晶シリコン膜を形成後、表面を熱酸化して所
定膜厚の多結晶シリコン膜（２）を得た場合のデータで
めり、また曲線Ｃは所定膜厚の多結晶シリコン膜（２）
を最初から形成した場合のデータである。
なお上述のようｌこしきい値電圧■Ｔ及び動作に要する
ゲート電圧が小さくなると共に実効移動度μｅｆｆが極
めて大きくなってＭＯＳ　ＴＦＴの特性が同上するのは
次のような理由による。即ち、プラズマＯＶＤ法により
形成されたプラズマ窒化シリコン膜圓中には水素が含ま
れているため、膜の形成後のアニールの際に上述の水素
がＰＳＧ膜（５）等を通過して活性層（８）中に入り込
んで卜２ツブに付着する結果、トラップ密度が減少する
ためである。そして、アニール時間が長くなるに従って
特性が向上するのは、トラップ密度がアニール時間の増
加と共に減少するためである。
なおプラズマ窒化シリコン膜（１１）を形成せずにフォ
ーミングガス中でアニールを行った場合には、アニール
時間が１８０分までは次第に特性が向上するが、その向
上の度合は上述の実施例に比べて極めて小さｂｏさらに
、この場合アニール時間が７８０分を超えると逆１ｃ特
性が劣化するのが観察されたが、これは４υυＣｔこお
けるフォーミングガス中の水素と多結晶シリコン膜（２
）中のいわゆるダングリングボンドとが平衡状態に落ち
着くためである。
上述の実施例によれば、既述のように、ＭＯ８ＴＦＴの
しきい値電圧■Ｔ及び動作に要するゲート電圧を十分小
さくすることができると共に実効移動度μｅｆｆを極め
て大きくすることができるはがりでなく、次のような利
点もある。即ち、ＭＯ８ＴＦＴの完成後に行われる高＠
ＢＴ試験においても、プラズマ窒化シリコン膜αυの存
在によって、活性層（８）中に既に取り込まれている水
素が膜外ｌこ放出されるのを防止することができるので
、トラップ密度が変化することにより特性変化が生ずる
ことがない。さらに上述のプラズマ窒化シリコン膜（Ｉ
υは外部からの不純物に対するストッパーとなるため、
外部汚染によるＭＯＳ　’Ｉ’ＦＴの特性劣化を防止す
ることができる。
なお上述の実施例におけるアニールは、一度に大量の基
板の熱処理を”行うことのできる公知の熱処理炉を用い
て行うことができるので、長時間のアニールを行う場合
イこおいても生産性が損われることはない。
また上述の実施例１こおいては、アニール温度を４００
Ｃとしたか、これｊこ限定さｎるものでは勿論ない。し
かし、アニール温度が低すぎるとＭＯＳ　ＴＦＴの特性
が改善される程度が小さく％またアニール温度が高すぎ
るとプロセス上の問題が生じるので、６００〜５　ＬＪ
　０　ｔ、Ｃ６るのが好ましい。また上述の実施例ｔこ
おいては、プラズマ窒化シリコン膜（１１）をＰＳＧ膜
（５）の全面Ｅこ形成しているが、少なくとも活性層（
８）に対応する部分のＰＳＧ膜（５）上に形成すれば・
よい。さらに、ＰｓＧ膜（５）を省略してゲートｍ極（
４）及び多結晶シリコン膜（２）上ｌこ直接プラズマ窒
化シリコン膜αυを形成してもよい。
発明の効果 本発明ｌこ係る電界効果型トランジスタの製造方法によ
れば、少なくとも活性層の上方にプラズマ窒化シリコン
膜を形成し、次いでアニールを行っているので、しきい
値電圧ｖＴ及び動作に失するゲート電圧が十分小さくか
つ実効移動度μｅｆｆが極めて大きい電界効果型トラン
ジスタを製造することかできる。
【図面の簡単な説明】
第１図は本発明に係る電界効果型上２ンジスタの製造方
法の一実施例により製造されたＭＯ８ＴＦＴｔｌＤｔｌ
ｉｆＨＴｉ図、第２図はＭＯＳ　Ｔｌ；”Ｔの実効移動
度μｅｆｆと活性層を構成する多結晶シリコン膜の膜厚
との間の関係を示すグラフである。 なお図面に用いた符号において、 （１）・・・・・・・・・・・・石英基板（２）・・・
・・・・・・・・・多結晶シリコン膜（３）・・・・・
・・・・・・・ゲート酸化膜（４）・・・・・・・・・
・・・ゲート電極（６）・・・・・・・・・・・・ソー
ス領域（力・・・・・・・・・・・・ドレイン領域（８
）・・・・・・・・・・・・活性層（９）四・・・・・
・・・・取り出し′駐極ｆｉｌｌ・・・・・・・・・・
・・プラズマ窒化シリコン膜である。 代理人　土星　勝 〃　常　包　芳　み 〃　杉浦俊貴 （自発）手続補正書 昭和５９年　３月　７日・ 、、：、ｉ’％ 特許庁長官殿 １、事件の表示 昭和５８年特許願第２４８９７２号゛ （２１８）ソニー株式会社・ ５　補正命令の日付（発送日）　昭和　年　月　日６、
補正により増加する発明の数 ７、補正の対象 明細書の発明の詳細な説明の欄 ８、補正の内容 （１）、明細書筒１０頁３行目と４行目との間に下記の
記載を加入します。 記 ［応用例 上述の実施例においては、本発明に係る電界効果型トラ
ンジスタの製造方法を二次元的に一層形成されたＭＯＳ
　ＴＦＴ　に適用した場合につき説明したが、　ＭＯＳ
　Ｔ’Ｆｉ”　を三次元的に多層形成した場合にも本発
明に係る電界効果型トランジスタの製造方法を適用する
ことができる。この場合には、各層間の層間絶縁膜及び
最上層のパンシベーション膜として上述のプラズマ窒化
シリコン膜を用いることにより、上述の実施例と同様な
効果を得ることができる。」 −以上一

Claims (1)

    【特許請求の範囲】
  1. チャネルが形成される活性層、ゲート絶縁膜、ゲート電
    極、ソース領域、ドレイン領域、これらのソース領域及
    びドレイン領域の取り出し電極をそれぞれ形成した後、
    少なくとも上記活性層の上方ｌこプラズマ窒化シリコン
    膜を形成し、次いでアニールを行うことを特徴とする電
    界効果型トランジスタの製造方法。
JP58248972A 1983-12-24 1983-12-24 電界効果型トランジスタの製造方法 Granted JPS60136259A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP58248972A JPS60136259A (ja) 1983-12-24 1983-12-24 電界効果型トランジスタの製造方法
CA000470776A CA1218470A (en) 1983-12-24 1984-12-21 Semiconductor device with polycrystalline silicon active region and ic including semiconductor device
DE8484116301T DE3485817T2 (de) 1983-12-24 1984-12-24 Verfahren zur herstellung einer halbleiteranordnung mit einer aktiven zone aus polykristallinem silicium.
EP84116301A EP0152624B1 (en) 1983-12-24 1984-12-24 Method of manufacturing a semiconductor device having a polycristalline silicon-active region.
KR1019840008292A KR920007786B1 (ko) 1983-12-24 1984-12-24 전계효과형 트랜지스터의 제조방법
US07/703,057 US5162892A (en) 1983-12-24 1991-05-17 Semiconductor device with polycrystalline silicon active region and hydrogenated passivation layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58248972A JPS60136259A (ja) 1983-12-24 1983-12-24 電界効果型トランジスタの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP5251171A Division JP2508601B2 (ja) 1993-09-13 1993-09-13 電界効果型薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPS60136259A true JPS60136259A (ja) 1985-07-19
JPH0457098B2 JPH0457098B2 (ja) 1992-09-10

Family

ID=17186123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58248972A Granted JPS60136259A (ja) 1983-12-24 1983-12-24 電界効果型トランジスタの製造方法

Country Status (2)

Country Link
JP (1) JPS60136259A (ja)
KR (1) KR920007786B1 (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6284562A (ja) * 1985-10-08 1987-04-18 Seiko Epson Corp 半導体装置とその製造方法
JPS62204575A (ja) * 1986-03-05 1987-09-09 Matsushita Electric Ind Co Ltd 薄膜半導体装置およびその製造方法
JPS62209862A (ja) * 1986-03-10 1987-09-16 Matsushita Electric Ind Co Ltd 薄膜半導体デバイス
JPS63213933A (ja) * 1987-03-02 1988-09-06 Nec Corp 半導体装置の製造方法
JPS63237571A (ja) * 1987-03-26 1988-10-04 Seiko Epson Corp 薄膜トランジスタの製造方法
JPS63261880A (ja) * 1987-04-20 1988-10-28 Seiko Epson Corp 薄膜トランジスタの製造方法
JPS6432678A (en) * 1987-07-28 1989-02-02 Ricoh Kk Thin-film transistor
JPH01129460A (ja) * 1987-11-14 1989-05-22 Ricoh Co Ltd 薄膜トランジスタの製造方法
JPH02155275A (ja) * 1988-12-07 1990-06-14 Fuji Xerox Co Ltd 逆スタガード型薄膜トランジスタの製造方法
JPH05136167A (ja) * 1991-09-20 1993-06-01 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
JPH05218430A (ja) * 1992-02-07 1993-08-27 G T C:Kk 多結晶シリコン薄膜トランジスタおよびその製造方法
US5440168A (en) * 1993-02-22 1995-08-08 Ryoden Semiconductor System Engineering Corporation Thin-film transistor with suppressed off-current and Vth
JPH09186343A (ja) * 1996-12-09 1997-07-15 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH09270521A (ja) * 1996-12-09 1997-10-14 Seiko Epson Corp 薄膜トランジスタの製造方法
JP2000332259A (ja) * 1999-03-17 2000-11-30 Semiconductor Energy Lab Co Ltd 配線材料およびこれを用いた配線を備えた半導体装置およびその作製方法
US6335555B1 (en) 1993-10-01 2002-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a manufacturing method for the same
WO2006025820A1 (en) * 2004-08-26 2006-03-09 Midwest Research Institute Method for passivating crystal silicon surfaces
US7541646B2 (en) 2006-03-08 2009-06-02 Mitsubishi Electric Corporation Thin film transistor device and method of manufacturing the same
US7847295B2 (en) 2007-03-15 2010-12-07 Mitsubishi Electric Corporation Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device
US7955975B2 (en) * 2002-04-09 2011-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US8835271B2 (en) 2002-04-09 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US10133139B2 (en) 2002-05-17 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550663A (en) * 1978-10-07 1980-04-12 Shunpei Yamazaki Semiconductor device and method of fabricating the same
JPS57169248A (en) * 1981-04-13 1982-10-18 Oki Electric Ind Co Ltd Manufacture of semiconductor integrated circuit device
JPS5884466A (ja) * 1981-11-13 1983-05-20 Canon Inc 半導体素子
JPS59136926A (ja) * 1983-01-25 1984-08-06 Seiko Epson Corp 半導体装置の製法
JPH0338755A (ja) * 1989-07-05 1991-02-19 Nec Corp ファイル転送システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550663A (en) * 1978-10-07 1980-04-12 Shunpei Yamazaki Semiconductor device and method of fabricating the same
JPS57169248A (en) * 1981-04-13 1982-10-18 Oki Electric Ind Co Ltd Manufacture of semiconductor integrated circuit device
JPS5884466A (ja) * 1981-11-13 1983-05-20 Canon Inc 半導体素子
JPS59136926A (ja) * 1983-01-25 1984-08-06 Seiko Epson Corp 半導体装置の製法
JPH0338755A (ja) * 1989-07-05 1991-02-19 Nec Corp ファイル転送システム

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6284562A (ja) * 1985-10-08 1987-04-18 Seiko Epson Corp 半導体装置とその製造方法
JPH0556872B2 (ja) * 1986-03-05 1993-08-20 Matsushita Electric Ind Co Ltd
JPS62204575A (ja) * 1986-03-05 1987-09-09 Matsushita Electric Ind Co Ltd 薄膜半導体装置およびその製造方法
JPS62209862A (ja) * 1986-03-10 1987-09-16 Matsushita Electric Ind Co Ltd 薄膜半導体デバイス
JPS63213933A (ja) * 1987-03-02 1988-09-06 Nec Corp 半導体装置の製造方法
JPS63237571A (ja) * 1987-03-26 1988-10-04 Seiko Epson Corp 薄膜トランジスタの製造方法
JPS63261880A (ja) * 1987-04-20 1988-10-28 Seiko Epson Corp 薄膜トランジスタの製造方法
JPS6432678A (en) * 1987-07-28 1989-02-02 Ricoh Kk Thin-film transistor
JPH01129460A (ja) * 1987-11-14 1989-05-22 Ricoh Co Ltd 薄膜トランジスタの製造方法
JPH02155275A (ja) * 1988-12-07 1990-06-14 Fuji Xerox Co Ltd 逆スタガード型薄膜トランジスタの製造方法
JPH05136167A (ja) * 1991-09-20 1993-06-01 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
JPH05218430A (ja) * 1992-02-07 1993-08-27 G T C:Kk 多結晶シリコン薄膜トランジスタおよびその製造方法
US5440168A (en) * 1993-02-22 1995-08-08 Ryoden Semiconductor System Engineering Corporation Thin-film transistor with suppressed off-current and Vth
US5885858A (en) * 1993-02-22 1999-03-23 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing thin-film transistor
US6103556A (en) * 1993-02-22 2000-08-15 Mitsubishi Denki Kabushiki Kaisha Thin-film transistor and method of manufacturing the same
US6335555B1 (en) 1993-10-01 2002-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a manufacturing method for the same
US7301209B2 (en) 1993-10-01 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6835607B2 (en) 1993-10-01 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method for manufacturing the same
US7170138B2 (en) 1993-10-01 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPH09186343A (ja) * 1996-12-09 1997-07-15 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH09270521A (ja) * 1996-12-09 1997-10-14 Seiko Epson Corp 薄膜トランジスタの製造方法
JP2000332259A (ja) * 1999-03-17 2000-11-30 Semiconductor Energy Lab Co Ltd 配線材料およびこれを用いた配線を備えた半導体装置およびその作製方法
US7955975B2 (en) * 2002-04-09 2011-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US10050065B2 (en) 2002-04-09 2018-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US11101299B2 (en) 2002-04-09 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US10854642B2 (en) 2002-04-09 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US10700106B2 (en) 2002-04-09 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US8835271B2 (en) 2002-04-09 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US9105727B2 (en) 2002-04-09 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US9406806B2 (en) 2002-04-09 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US9666614B2 (en) 2002-04-09 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US10083995B2 (en) 2002-04-09 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US10133139B2 (en) 2002-05-17 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US10527903B2 (en) 2002-05-17 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US11422423B2 (en) 2002-05-17 2022-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2006025820A1 (en) * 2004-08-26 2006-03-09 Midwest Research Institute Method for passivating crystal silicon surfaces
US7629236B2 (en) 2004-08-26 2009-12-08 Alliance For Sustainable Energy, Llc Method for passivating crystal silicon surfaces
US7541646B2 (en) 2006-03-08 2009-06-02 Mitsubishi Electric Corporation Thin film transistor device and method of manufacturing the same
US7847295B2 (en) 2007-03-15 2010-12-07 Mitsubishi Electric Corporation Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device

Also Published As

Publication number Publication date
KR920007786B1 (ko) 1992-09-17
KR850005163A (ko) 1985-08-21
JPH0457098B2 (ja) 1992-09-10

Similar Documents

Publication Publication Date Title
JPS60136259A (ja) 電界効果型トランジスタの製造方法
JP2536426B2 (ja) 半導体装置の製造方法
JP4709442B2 (ja) 薄膜トランジスタの製造方法
KR100392120B1 (ko) 다결정 실리콘 막의 형성 방법
ATE39034T1 (de) Herstellung von gestapelten mos-bauelementen.
JPH0395939A (ja) 半導体装置の製造方法
JP3326020B2 (ja) 薄膜トランジスタの作製方法
JP2005326867A (ja) 液晶表示装置用薄膜トランジスタ基板およびその製造方法
JP2508601B2 (ja) 電界効果型薄膜トランジスタ
JPS6276772A (ja) 電界効果型トランジスタの製造方法
JP3225268B2 (ja) シリコン酸化物の改質方法
JPH11354441A (ja) 半導体装置の製造方法
JP2945032B2 (ja) 薄膜トランジスタの製法
JP2001036078A (ja) Ｍｏｓ型トランジスタ及びその製造方法
JPS6146069A (ja) 半導体装置の製造方法
JPS5965479A (ja) 薄膜トランジスタとその製造方法
JP4211085B2 (ja) 薄膜トランジスタの製造方法
JP3426163B2 (ja) 液晶表示装置
JPS6255965A (ja) 半導体装置の製造方法
JP3033579B2 (ja) 薄膜トランジスタの製法
JP3426063B2 (ja) 液晶表示装置及びその製造方法
JP4278857B2 (ja) 薄膜トランジスタ及びその製造方法
JP3075498B2 (ja) 薄膜トランジスタの製造方法
JP3123182B2 (ja) 半導体装置及びその製造方法
JP2845008B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term