JPS6146069A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6146069A JPS6146069A JP16819284A JP16819284A JPS6146069A JP S6146069 A JPS6146069 A JP S6146069A JP 16819284 A JP16819284 A JP 16819284A JP 16819284 A JP16819284 A JP 16819284A JP S6146069 A JPS6146069 A JP S6146069A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hydrogen
- polycrystalline silicon
- annealing
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000001257 hydrogen Substances 0.000 claims abstract description 46
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 46
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 48
- 238000000137 annealing Methods 0.000 abstract description 32
- 239000000758 substrate Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 239000010453 quartz Substances 0.000 abstract description 4
- 230000000903 blocking effect Effects 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 75
- 238000000034 method Methods 0.000 description 11
- 150000002431 hydrogen Chemical class 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- 238000003949 trap density measurement Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関するものであって、
チャネルが形成される活性層を多結晶シリコン膜で構成
したＭＯＳ形の薄膜トランジスタ（以下ＭＯＳ ＴＦ
Ｔと称する）を製造するのに用いて最適なものである。
チャネルが形成される活性層を多結晶シリコン膜で構成
したＭＯＳ形の薄膜トランジスタ（以下ＭＯＳ ＴＦ
Ｔと称する）を製造するのに用いて最適なものである。
従来の技術
半導体装置の活性層を多結晶シリコン膜で構成した場合
には、この多結晶シリコン膜中に多数のトラップが存在
しているため、キャリアの移動度μやライフ・タイムτ
等の電気的特性や光電的特性が良好でないという欠点が
ある。このトラップ密度を減少させて多結晶シリコン膜
の電気的及び光電的特性を向上させるための方法として
、従来、プラズマ化された水素ガス雰囲気中で多結晶シ
リコン膜をアニールすることにより水素化を行う方法（
水素プラズマ・アニール）が知られている。
には、この多結晶シリコン膜中に多数のトラップが存在
しているため、キャリアの移動度μやライフ・タイムτ
等の電気的特性や光電的特性が良好でないという欠点が
ある。このトラップ密度を減少させて多結晶シリコン膜
の電気的及び光電的特性を向上させるための方法として
、従来、プラズマ化された水素ガス雰囲気中で多結晶シ
リコン膜をアニールすることにより水素化を行う方法（
水素プラズマ・アニール）が知られている。
ところが、この水素プラズマ・アニールを行うと、多結
晶シリコン膜中に水素が取り込まれてトラップが埋めら
れるものの、プラズマによって多結晶シリコン膜に損傷
が生じてしまう。例えばＭＯ５ＴＦＴにおいては、この
ような損傷が存在する状態で上記多結晶シリコン膜上に
ゲート酸化膜（ＳｉＯｚ）等を形成すると、反転特性が
悪く、また電流のリークも多いという欠点がある。
晶シリコン膜中に水素が取り込まれてトラップが埋めら
れるものの、プラズマによって多結晶シリコン膜に損傷
が生じてしまう。例えばＭＯ５ＴＦＴにおいては、この
ような損傷が存在する状態で上記多結晶シリコン膜上に
ゲート酸化膜（ＳｉＯｚ）等を形成すると、反転特性が
悪く、また電流のリークも多いという欠点がある。
これを防止するために、従来は水素プラズマ・アニール
後にこのアニールに用いる温度よりも高い温度で多結晶
シリコン膜を熱処理することにより、上記損傷を回復さ
せるようにしている。しかしながら、水素プラズマ・ア
ニールにより多結晶シリコン膜中に一旦導入された水素
が上記熱処理 。
後にこのアニールに用いる温度よりも高い温度で多結晶
シリコン膜を熱処理することにより、上記損傷を回復さ
せるようにしている。しかしながら、水素プラズマ・ア
ニールにより多結晶シリコン膜中に一旦導入された水素
が上記熱処理 。
時に膜外に再放出される結果、多結晶シリコン膜中のト
ラップ密度が増加して半導体装置の電気的及び光電的特
性が劣化してしまうという欠点がある。
ラップ密度が増加して半導体装置の電気的及び光電的特
性が劣化してしまうという欠点がある。
発明が解決しようとする問題点
本発明は、上述の問題にかんがみ、従来の半導体装置の
製造方法が有する上述のような欠点を是正した半導体装
置の製造方法を提供することを目的とする。
製造方法が有する上述のような欠点を是正した半導体装
置の製造方法を提供することを目的とする。
問題点を解決するための手段
本発明に係る半導体装置の製造方法は、所定の半導体層
（例えば多結晶シリコン膜３）に水素を導入（例えば水
素プラズマ・アニールにより）し、次いでこの所定の半
導体層上に窒化シリコン膜（例えばプラズマ窒化シリコ
ン膜４）を形成し、この後熱処理を行うようにしている
。
（例えば多結晶シリコン膜３）に水素を導入（例えば水
素プラズマ・アニールにより）し、次いでこの所定の半
導体層上に窒化シリコン膜（例えばプラズマ窒化シリコ
ン膜４）を形成し、この後熱処理を行うようにしている
。
作用
このようにすることによって、半導体層に導入された水
素が熱処理時にこの半導体層外に再放出されるのを窒化
シリコン膜により防止することができ、従って特性が良
好な半導体装置を製造することができる。
素が熱処理時にこの半導体層外に再放出されるのを窒化
シリコン膜により防止することができ、従って特性が良
好な半導体装置を製造することができる。
実施例
以下本発明に係る半導体装置の製造方法をＭＯＳ Ｔ
ＦＴの製造に適用した一実施例につき図面を参照しなが
ら説明する。
ＦＴの製造に適用した一実施例につき図面を参照しなが
ら説明する。
まず第１Ａ図に示すように、例えば石英基板１上にＳｉ
Ｏ□膜２を被着形成し、次いでこのＳｉＯ□膜２上に例
えばＣＶＤ法により多結晶シリコン膜３を被着形成する
。
Ｏ□膜２を被着形成し、次いでこのＳｉＯ□膜２上に例
えばＣＶＤ法により多結晶シリコン膜３を被着形成する
。
次に比較的低いＲＦパワーを用いて３００〜５００℃で
水素プラズマ・アニールを行うことにより多結晶シリコ
ン膜３の水素化を行う。なおガスとしては１（ｚ−Ｈｚ
／Ｎｚ、Ｉ（ｚ／Ａｒ等を用い、その圧力は例えば５０
０ ｍＴｏｒｒとする。また水素プラズマ・アニール時
間は例えば１時間とする。この水素化を行った後の多結
晶シリコン膜３中に含まれている水素の厚さ方向の濃度
分布をこの多結晶シリコン膜３の表面を原点として第２
図に示す。この第２図から明らかなように、多結晶シリ
コン膜３中の水素濃度はその表面で最大値（ＮＨ）をと
り、深さが大きくなると共に減少している。
水素プラズマ・アニールを行うことにより多結晶シリコ
ン膜３の水素化を行う。なおガスとしては１（ｚ−Ｈｚ
／Ｎｚ、Ｉ（ｚ／Ａｒ等を用い、その圧力は例えば５０
０ ｍＴｏｒｒとする。また水素プラズマ・アニール時
間は例えば１時間とする。この水素化を行った後の多結
晶シリコン膜３中に含まれている水素の厚さ方向の濃度
分布をこの多結晶シリコン膜３の表面を原点として第２
図に示す。この第２図から明らかなように、多結晶シリ
コン膜３中の水素濃度はその表面で最大値（ＮＨ）をと
り、深さが大きくなると共に減少している。
次に第１Ｂ図に示すように、反応ガスとして例えばＮ２
（またはＮＨ３） ＋ ＳｉＨ＊ ＋ Ａｒを用いた
プラズマＣＶＤ法により、上記水素プラズマ・アニール
で用いた温度よりも低い温度で窒化シリコン膜（以下プ
ラズマ窒化シリコン膜と称する）４を被着形成する。
（またはＮＨ３） ＋ ＳｉＨ＊ ＋ Ａｒを用いた
プラズマＣＶＤ法により、上記水素プラズマ・アニール
で用いた温度よりも低い温度で窒化シリコン膜（以下プ
ラズマ窒化シリコン膜と称する）４を被着形成する。
この後、水素プラズマ・アニールで用いた温度よりも高
い温度（例えば６００℃程度）でアニールを行って、上
記水素プラズマ・アニール時にプラズマにより生じた多
結晶シリコン膜３の損傷を回復させる。
い温度（例えば６００℃程度）でアニールを行って、上
記水素プラズマ・アニール時にプラズマにより生じた多
結晶シリコン膜３の損傷を回復させる。
次にプラズマ窒化シリコン膜４をエツチング除去し、次
いで第１Ｃ図に示すように熱酸化を行うことにより多結
晶シリコン膜３の表面に５ｉＯｚ膜５を形成した後、Ｓ
ｉＯ□膜５上にＣＶＤ法により多結晶シリコン膜６を被
着形成する。
いで第１Ｃ図に示すように熱酸化を行うことにより多結
晶シリコン膜３の表面に５ｉＯｚ膜５を形成した後、Ｓ
ｉＯ□膜５上にＣＶＤ法により多結晶シリコン膜６を被
着形成する。
次に第１Ｄ図に示すように、これらの多結晶シリコン膜
６及びＳｉＯ□膜５の所定部分を順次エツチング除去し
て所定形状の多結晶シリコン膜６ａ及びＳｉＯ□膜５ａ
全５ａする。なおこれらの多結晶シリコン膜６ａ及び５
ｉＯｚ膜５ａがそれぞれゲート電極及びゲート絶縁膜を
構成している。次にこれらの多結晶シリコン膜６ａ及び
ＳｉＯ□膜５ａ全５ａクとして多結晶シリコン膜３にｎ
型不純物、例えばＰを高濃度にイオン注入し、次いで所
定のアニールを行うことによりｎ１型のソース領域８及
びドレイン領域９を形成する。次に例えばプラズマＣＶ
Ｄ法により全面に５ｉＯｚ膜１０を被着形成した後、こ
のＳｉＯ□膜１０の所定部分をエツチング除去して開口
１０ａ、１０ｂを形成する。
６及びＳｉＯ□膜５の所定部分を順次エツチング除去し
て所定形状の多結晶シリコン膜６ａ及びＳｉＯ□膜５ａ
全５ａする。なおこれらの多結晶シリコン膜６ａ及び５
ｉＯｚ膜５ａがそれぞれゲート電極及びゲート絶縁膜を
構成している。次にこれらの多結晶シリコン膜６ａ及び
ＳｉＯ□膜５ａ全５ａクとして多結晶シリコン膜３にｎ
型不純物、例えばＰを高濃度にイオン注入し、次いで所
定のアニールを行うことによりｎ１型のソース領域８及
びドレイン領域９を形成する。次に例えばプラズマＣＶ
Ｄ法により全面に５ｉＯｚ膜１０を被着形成した後、こ
のＳｉＯ□膜１０の所定部分をエツチング除去して開口
１０ａ、１０ｂを形成する。
この後、第１Ｅ図に示すように、これらの開口１０ａ、
１０ｂを通じて多結晶シリコン膜３に＾βから成る電極
１１及び電極１２を被着形成して目的とするＭＯＳ
ＴＦＴを完成させる。
１０ｂを通じて多結晶シリコン膜３に＾βから成る電極
１１及び電極１２を被着形成して目的とするＭＯＳ
ＴＦＴを完成させる。
上述の実施例によれば、第１Ａ図に示す工程において水
素プラズマ・アニールを行うことにより多結晶シリコン
膜３を水素化した後にこの多結晶シリコン膜３上にプラ
ズマ窒化シリコン膜４を形成し、この状態においてアニ
ールを行っているので、次のような利点がある。すなわ
ち、多結晶シリコンＩＩＩ ３の水素化のために行った
水素プラズマ・アニールによりこの多結晶シリコン膜３
に生じた損傷を上述のアニールによりほぼ完全に回復さ
せることができる。しかも、多結晶シリコン膜３上に形
成されているプラズマ窒化シリコン膜４は緻密な構造で
あるために水素に対するブロッキング効果が大きいので
、上述の水素プラズマ・アニール時に多結晶シリコン膜
３中に取り込まれた水素が上記アニール時に膜外に再放
出されることがない。このため、ＭＯＳ ＴＦＴの完
成後における多結晶シリコン膜３中の水素濃度分布は第
２図と実質的に同一である。従って、多結晶シリコン膜
３中に存在するトラップ及びＳｉＯ□膜５ａと多結晶シ
リコン膜３との間の界面準位は上記水素により埋められ
るので、多結晶シリコン膜３の電気的及び光電的特性が
改善される。特にＭＯＳ ＴＦＴの動作時にチャネル
が形成される多結晶シリコン膜３の上部における水素濃
度は第２図に示されるように高く、このためトラップは
ほぼ完全に埋められる。従って、キャリアの移動度μ及
びライフ′・タイムτを従来に比べて極めて大きくする
ことができると共に、しきい値電圧■７を十分に小さく
することができる。またゲート電圧印加時における反転
特性も極めて良好である。
素プラズマ・アニールを行うことにより多結晶シリコン
膜３を水素化した後にこの多結晶シリコン膜３上にプラ
ズマ窒化シリコン膜４を形成し、この状態においてアニ
ールを行っているので、次のような利点がある。すなわ
ち、多結晶シリコンＩＩＩ ３の水素化のために行った
水素プラズマ・アニールによりこの多結晶シリコン膜３
に生じた損傷を上述のアニールによりほぼ完全に回復さ
せることができる。しかも、多結晶シリコン膜３上に形
成されているプラズマ窒化シリコン膜４は緻密な構造で
あるために水素に対するブロッキング効果が大きいので
、上述の水素プラズマ・アニール時に多結晶シリコン膜
３中に取り込まれた水素が上記アニール時に膜外に再放
出されることがない。このため、ＭＯＳ ＴＦＴの完
成後における多結晶シリコン膜３中の水素濃度分布は第
２図と実質的に同一である。従って、多結晶シリコン膜
３中に存在するトラップ及びＳｉＯ□膜５ａと多結晶シ
リコン膜３との間の界面準位は上記水素により埋められ
るので、多結晶シリコン膜３の電気的及び光電的特性が
改善される。特にＭＯＳ ＴＦＴの動作時にチャネル
が形成される多結晶シリコン膜３の上部における水素濃
度は第２図に示されるように高く、このためトラップは
ほぼ完全に埋められる。従って、キャリアの移動度μ及
びライフ′・タイムτを従来に比べて極めて大きくする
ことができると共に、しきい値電圧■７を十分に小さく
することができる。またゲート電圧印加時における反転
特性も極めて良好である。
またプラズマ窒化シリコン基板中には水素が含まれてい
るため、第１Ｂ図に示す工程において行うアニール時に
上記水素が上記プラズマ窒化シリコン膜４から放出され
て多結晶シリコン膜３中に入り込み、その結果水素プラ
ズマ・アニールのみを行った場合に比べてこの多結晶シ
リコン膜３中のトラップ密度をさらに減少させることが
できるという利点もある。
るため、第１Ｂ図に示す工程において行うアニール時に
上記水素が上記プラズマ窒化シリコン膜４から放出され
て多結晶シリコン膜３中に入り込み、その結果水素プラ
ズマ・アニールのみを行った場合に比べてこの多結晶シ
リコン膜３中のトラップ密度をさらに減少させることが
できるという利点もある。
なお上述の実施例によるＭＯＳ ＴＦＴは例えば液晶
駆動平面ディスプレイ等に用いて好ましいものである。
駆動平面ディスプレイ等に用いて好ましいものである。
本発明は上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく種々の変形が可能である。例え
ば、上述の実施例においては、水素プラズマ・アニール
により多結晶シリコン膜３中に水素を導入したが、例え
ばイオン注入法により多結晶シリコン膜３中に水素を導
入してもよいまた上述の実施例においては、第１Ａ図に
示す工程において水素プラズマ・アニールを行ったが、
例えば第１Ｄ図に示すようにＳｉＯ□膜１０膜間０１０
ａ、１０ｂを形成した後に水素プラズマ・アニールを行
うことにより多結晶シリコン膜３を水素化することも可
能である。
明の技術的思想に基づく種々の変形が可能である。例え
ば、上述の実施例においては、水素プラズマ・アニール
により多結晶シリコン膜３中に水素を導入したが、例え
ばイオン注入法により多結晶シリコン膜３中に水素を導
入してもよいまた上述の実施例においては、第１Ａ図に
示す工程において水素プラズマ・アニールを行ったが、
例えば第１Ｄ図に示すようにＳｉＯ□膜１０膜間０１０
ａ、１０ｂを形成した後に水素プラズマ・アニールを行
うことにより多結晶シリコン膜３を水素化することも可
能である。
さらに上述の実施例においては、所定の半導体層として
多結晶シリコン膜３を用いたが、非晶質シリコン層等を
用いてもよい。なおこの半導体層の厚さは、水素プラズ
マ・アニールにより水素化を行う場合には約１０００Å
以下であるのが好ましい。またプラズマ窒化シリコン膜
４の代わりに例えばＬＰＣＶＤ法により形成された窒化
シリコン膜を用いてもよい。さらに石英基板１の代わり
にシリコン基板、ガラス基板等を用いてもよく、またＳ
ｉＯ□膜２の代わりに窒化シリコン膜等を用いてもよい
。
多結晶シリコン膜３を用いたが、非晶質シリコン層等を
用いてもよい。なおこの半導体層の厚さは、水素プラズ
マ・アニールにより水素化を行う場合には約１０００Å
以下であるのが好ましい。またプラズマ窒化シリコン膜
４の代わりに例えばＬＰＣＶＤ法により形成された窒化
シリコン膜を用いてもよい。さらに石英基板１の代わり
にシリコン基板、ガラス基板等を用いてもよく、またＳ
ｉＯ□膜２の代わりに窒化シリコン膜等を用いてもよい
。
なお上述の実施例においては、本発明をＭＯ５ＴＦＴの
製造に適用した実施例につき説明したが、他の種類の半
導体装置にも本発明を適用することが可能である。
製造に適用した実施例につき説明したが、他の種類の半
導体装置にも本発明を適用することが可能である。
発明の効果
本発明に係る半導体装置の製造方法によれば、所定の半
導体層に水素を導入し、次いでこの所定の半導体層上に
窒化シリコン膜を形成し、この後熱処理を行うようにし
ているので、半導体層中に導入された水素が熱処理時に
この半導体層外に放出されるのを窒化シリコン膜により
防止することができ、従って半導体層中のトラ・ノブが
水素によって埋められた、特性の良好な半導体装置を製
造することができる。
導体層に水素を導入し、次いでこの所定の半導体層上に
窒化シリコン膜を形成し、この後熱処理を行うようにし
ているので、半導体層中に導入された水素が熱処理時に
この半導体層外に放出されるのを窒化シリコン膜により
防止することができ、従って半導体層中のトラ・ノブが
水素によって埋められた、特性の良好な半導体装置を製
造することができる。
第１Ａ図〜第１Ｅ図は本発明に係る半辱体装道の製造方
法をＭＯＳ ＴＦＴの製造に適用した一実施例を工程
順に示す断面図、第２図は水素プラズマ・アニール後の
多結晶シリコン膜中に含まれている水素の厚さ方向の濃
度分布をこの多結晶シリコン膜の表面を原点として示す
グラフである。 なお図面に用いられた符号において、 １−−−−−−−一・−−−−−−−一−−・石英基板
３−−−−−・・・−−−−−−一−・−多結晶シリコ
ン膜（所定の半導体層）４・−・−−−−−−−−−−
−・−・−・プラズマ窒化シリコン膜８−−−−−−・
・−−−−一−・−ソース領域９−−−−−−−−−−
−−−−−−−−・ドレイン領域である。
法をＭＯＳ ＴＦＴの製造に適用した一実施例を工程
順に示す断面図、第２図は水素プラズマ・アニール後の
多結晶シリコン膜中に含まれている水素の厚さ方向の濃
度分布をこの多結晶シリコン膜の表面を原点として示す
グラフである。 なお図面に用いられた符号において、 １−−−−−−−一・−−−−−−−一−−・石英基板
３−−−−−・・・−−−−−−一−・−多結晶シリコ
ン膜（所定の半導体層）４・−・−−−−−−−−−−
−・−・−・プラズマ窒化シリコン膜８−−−−−−・
・−−−−一−・−ソース領域９−−−−−−−−−−
−−−−−−−−・ドレイン領域である。
Claims (1)
- 所定の半導体層に水素を導入し、次いでこの所定の半
導体層上に窒化シリコン膜を形成し、この後熱処理を行
うようにしたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59168192A JPH0656856B2 (ja) | 1984-08-10 | 1984-08-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59168192A JPH0656856B2 (ja) | 1984-08-10 | 1984-08-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6146069A true JPS6146069A (ja) | 1986-03-06 |
| JPH0656856B2 JPH0656856B2 (ja) | 1994-07-27 |
Family
ID=15863487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59168192A Expired - Lifetime JPH0656856B2 (ja) | 1984-08-10 | 1984-08-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0656856B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395939A (ja) * | 1989-09-07 | 1991-04-22 | Canon Inc | 半導体装置の製造方法 |
| US5534445A (en) * | 1991-01-30 | 1996-07-09 | Minnesota Mining And Manufacturing Company | Method of fabricating a polysilicon thin film transistor |
| JP2005228819A (ja) * | 2004-02-10 | 2005-08-25 | Mitsubishi Electric Corp | 半導体装置 |
| US7541646B2 (en) | 2006-03-08 | 2009-06-02 | Mitsubishi Electric Corporation | Thin film transistor device and method of manufacturing the same |
| US7847295B2 (en) | 2007-03-15 | 2010-12-07 | Mitsubishi Electric Corporation | Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5884466A (ja) * | 1981-11-13 | 1983-05-20 | Canon Inc | 半導体素子 |
| JPS58192375A (ja) * | 1982-05-07 | 1983-11-09 | Hitachi Ltd | 薄膜トランジスタの製造方法 |
-
1984
- 1984-08-10 JP JP59168192A patent/JPH0656856B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5884466A (ja) * | 1981-11-13 | 1983-05-20 | Canon Inc | 半導体素子 |
| JPS58192375A (ja) * | 1982-05-07 | 1983-11-09 | Hitachi Ltd | 薄膜トランジスタの製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395939A (ja) * | 1989-09-07 | 1991-04-22 | Canon Inc | 半導体装置の製造方法 |
| US5534445A (en) * | 1991-01-30 | 1996-07-09 | Minnesota Mining And Manufacturing Company | Method of fabricating a polysilicon thin film transistor |
| JP2005228819A (ja) * | 2004-02-10 | 2005-08-25 | Mitsubishi Electric Corp | 半導体装置 |
| US7541646B2 (en) | 2006-03-08 | 2009-06-02 | Mitsubishi Electric Corporation | Thin film transistor device and method of manufacturing the same |
| US7847295B2 (en) | 2007-03-15 | 2010-12-07 | Mitsubishi Electric Corporation | Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0656856B2 (ja) | 1994-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5707746A (en) | Thin film transistor device with advanced characteristics by improved matching between a glass substrate and a silicon nitride layer | |
| JPH0457098B2 (ja) | ||
| JPS6146069A (ja) | 半導体装置の製造方法 | |
| JPH09129889A (ja) | 半導体装置の製造方法 | |
| JPS61263273A (ja) | 薄膜半導体装置の製造方法 | |
| US5846887A (en) | Method for removing defects by ion implantation using medium temperature oxide layer | |
| JPH06232402A (ja) | 薄膜半導体装置の製造方法 | |
| JP2718757B2 (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPH03165066A (ja) | 多結晶シリコン薄膜トランジスタ及びその製造方法 | |
| JP2508601B2 (ja) | 電界効果型薄膜トランジスタ | |
| KR100560793B1 (ko) | 반도체 소자 형성 방법 | |
| JP4278857B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2874175B2 (ja) | 半導体装置の製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH06196704A (ja) | 薄膜半導体装置 | |
| JPH04120721A (ja) | 半導体装置およびその製造方法 | |
| JPH05291294A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04268734A (ja) | 薄膜トランジスタの製造方法 | |
| KR100223275B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| JP3346060B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR20050106256A (ko) | 금속유도측면결정화를 이용한 박막 트랜지스터의 제조방법 | |
| JP2720454B2 (ja) | 半導体装置の製造方法 | |
| JPH03227069A (ja) | 半導体記憶装置の製造方法 | |
| JPH04150036A (ja) | 半導体装置の製造方法 | |
| JPS63276270A (ja) | 耐放射線性半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |