JPH04120721A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04120721A JPH04120721A JP24163690A JP24163690A JPH04120721A JP H04120721 A JPH04120721 A JP H04120721A JP 24163690 A JP24163690 A JP 24163690A JP 24163690 A JP24163690 A JP 24163690A JP H04120721 A JPH04120721 A JP H04120721A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- recrystallization
- semiconductor
- semiconductor device
- crystal grains
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000001953 recrystallisation Methods 0.000 claims abstract description 25
- 239000012535 impurity Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 239000002245 particle Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000000969 carrier Substances 0.000 claims description 7
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 abstract description 17
- 239000000758 substrate Substances 0.000 abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- 238000002425 crystallisation Methods 0.000 abstract description 4
- 230000008025 crystallization Effects 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 41
- 239000010408 film Substances 0.000 description 19
- 238000010438 heat treatment Methods 0.000 description 9
- 238000011282 treatment Methods 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は薄膜トランジスタ等の半導体装置およびその
製造方法に関する。
製造方法に関する。
［従来の技術］
従来、 多結、！シリコンやアモルファスシリコン等の
半導体層の電気移動度を高めるための方法として、２つ
の方法が検討されている。１つは半導体層を構成する結
晶粒子を微小にして粒子の大きさを揃える方法であり、
他の１つは結晶粒子を粗大化させて粒子の大きさを揃え
る方法である。この発明は後者の方法に関する。この後
者の方法は、従来、成膜された半導体層にレーザビーム
や電子ビームを照射することにより、結晶粒子にエネル
ギーを付与して粒子の粗大化を図っている。
半導体層の電気移動度を高めるための方法として、２つ
の方法が検討されている。１つは半導体層を構成する結
晶粒子を微小にして粒子の大きさを揃える方法であり、
他の１つは結晶粒子を粗大化させて粒子の大きさを揃え
る方法である。この発明は後者の方法に関する。この後
者の方法は、従来、成膜された半導体層にレーザビーム
や電子ビームを照射することにより、結晶粒子にエネル
ギーを付与して粒子の粗大化を図っている。
［発明が解決しようとする課題］
しかし、上述した方法は、走査するビームのエネルキー
条件の選定が難しく、高エネルギー、長時間の処理を行
なうものであるから、粗大化処理によるビームの熱的要
因によってダメージが発生する。このダメージを回復す
るために、高温で長時間の熱処理が必要であるという問
題がある。
条件の選定が難しく、高エネルギー、長時間の処理を行
なうものであるから、粗大化処理によるビームの熱的要
因によってダメージが発生する。このダメージを回復す
るために、高温で長時間の熱処理が必要であるという問
題がある。
この発明の目的は、ダメージ回復の熱処理工程を必要と
せずに、結晶粒子を粗大化して粒子の大きさを揃え、半
導体層の電気移動度を高めることのできる半導体装置お
よびその製造方法を提供することである。
せずに、結晶粒子を粗大化して粒子の大きさを揃え、半
導体層の電気移動度を高めることのできる半導体装置お
よびその製造方法を提供することである。
［課題を解決するための手段］
この発明の半導体装置は、半導体層に制御可能な不純物
キャリアが拡散された半導体装置において、前記半導体
層が二次再結晶により粗大化された半導体粒子より構成
されているものである。
キャリアが拡散された半導体装置において、前記半導体
層が二次再結晶により粗大化された半導体粒子より構成
されているものである。
また、この発明の半導体装置の製造方法は、高周波によ
るスパッタにて半導体層を形成し、この半導体層を構成
する粒子を一次再結晶化する処理と、更にこれを二次再
結晶化する処理を施し、この後、前記半導体層中に不純
物キャリアを拡散する方法である。この場合、不純物が
ドープされたシリコンをターゲットに用い、前記半導体
層をマグネトロンスパッタにて形成することが望ましい
。
るスパッタにて半導体層を形成し、この半導体層を構成
する粒子を一次再結晶化する処理と、更にこれを二次再
結晶化する処理を施し、この後、前記半導体層中に不純
物キャリアを拡散する方法である。この場合、不純物が
ドープされたシリコンをターゲットに用い、前記半導体
層をマグネトロンスパッタにて形成することが望ましい
。
［作 用］
この発明によれば、高周波によるスパッタにて半導体層
を形成することにより、低温で形成することができ、半
導体層の結晶粒子を一次再結晶化する処理を低温で行な
うことができ、更にこれを二次再結晶化する処理を施す
ことにより、結晶粒子を粗大化させて粒子の大きさをほ
ぼ均一に揃えることができ、半導体層の電気移動度を高
めることができる。特に、不純物がドープされたシリコ
ンをターゲットに用い、半導体層をマグネトロンスパッ
タにて形成すると、不純物により結晶にひずみが付与さ
れるので、以降の熱処理による再結晶が容易になる。
を形成することにより、低温で形成することができ、半
導体層の結晶粒子を一次再結晶化する処理を低温で行な
うことができ、更にこれを二次再結晶化する処理を施す
ことにより、結晶粒子を粗大化させて粒子の大きさをほ
ぼ均一に揃えることができ、半導体層の電気移動度を高
めることができる。特に、不純物がドープされたシリコ
ンをターゲットに用い、半導体層をマグネトロンスパッ
タにて形成すると、不純物により結晶にひずみが付与さ
れるので、以降の熱処理による再結晶が容易になる。
［実施例］
以下、第１図〜第１０図を参照して、この発明の一実施
例を製造工程順に説明する。
例を製造工程順に説明する。
まず、第１図に示すように、基板１上に絶縁膜２を形成
する。この場合、基板としては、シリコン基板、ガラス
基板、石英基板、サファイア基板、あるいはセラミック
基板等である。絶縁膜２としては、シリコン酸化層、シ
リコン窒化膜、あるいはアルミナ膜等である。この絶縁
膜２は熱酸化あるいは高周波による反応性スパッタ（反
応性ガスとしては、Ｎ、０２等を用いる）で形成される
。
する。この場合、基板としては、シリコン基板、ガラス
基板、石英基板、サファイア基板、あるいはセラミック
基板等である。絶縁膜２としては、シリコン酸化層、シ
リコン窒化膜、あるいはアルミナ膜等である。この絶縁
膜２は熱酸化あるいは高周波による反応性スパッタ（反
応性ガスとしては、Ｎ、０２等を用いる）で形成される
。
この後、第２図に示すように、絶縁膜２上に半導体層３
を形成する。この半導体層３は多結晶シリコン、アモル
ファスシリコン、炭化シリコン等よりなり、高周波によ
るマグネトロンスパッタで形成される０例えば、半導体
Ｒ３が多結晶シリコンであるならば、基板１の温度が２
００〜３００℃程度の低温で形成される。この際、ター
ゲント材料は予めＰ、 Ａｓ、 Ｂ等の不純物がドープ
されたものを用い、結晶にひずみを付与する。この結晶
ひずみは塑性ひずみ（引張応力）が残存するように、臨
界ひずみを上回るもので、以降の熱処理による再結晶化
を容易にするためのものである。
を形成する。この半導体層３は多結晶シリコン、アモル
ファスシリコン、炭化シリコン等よりなり、高周波によ
るマグネトロンスパッタで形成される０例えば、半導体
Ｒ３が多結晶シリコンであるならば、基板１の温度が２
００〜３００℃程度の低温で形成される。この際、ター
ゲント材料は予めＰ、 Ａｓ、 Ｂ等の不純物がドープ
されたものを用い、結晶にひずみを付与する。この結晶
ひずみは塑性ひずみ（引張応力）が残存するように、臨
界ひずみを上回るもので、以降の熱処理による再結晶化
を容易にするためのものである。
そして、第３図に示すように、半導体層３を一次再結晶
化する。この場合には１半導体層３を低い温度で熱処理
して一次再結晶化させる。この熱処理は、例えば半導体
Ｍ３が多結晶シリコンであるならば、５５０〜５７０℃
で２〜３時間程度である。
化する。この場合には１半導体層３を低い温度で熱処理
して一次再結晶化させる。この熱処理は、例えば半導体
Ｍ３が多結晶シリコンであるならば、５５０〜５７０℃
で２〜３時間程度である。
次いで、第４図に示すように、−次再結晶化した半導体
層３を二次再結晶化する。すなわち。
層３を二次再結晶化する。すなわち。
次再結晶化した半導体層３をすぐに高温でアニル処理し
て二次再結晶化させる。このアニール処理は、半導体層
３が多結晶シリコンであるならば、１００Ｇ−１３００
℃で１時間程度である。
て二次再結晶化させる。このアニール処理は、半導体層
３が多結晶シリコンであるならば、１００Ｇ−１３００
℃で１時間程度である。
この二次再結晶化により、半導体層３を構成する結晶粒
子４が粗大化して粒子４の大きさがほぼ均−に揃うこと
になる。このため、従来のようなレーザビームや電子ビ
ームを照射して粒子４を粗大化させる必要がないので、
ビームの熱的要因によるダメージを受けることがなく、
しかもそのダメージを回復するための高温、長時間の熱
処理を行なう必要がないため、能率的に作業を行なこと
ができる。
子４が粗大化して粒子４の大きさがほぼ均−に揃うこと
になる。このため、従来のようなレーザビームや電子ビ
ームを照射して粒子４を粗大化させる必要がないので、
ビームの熱的要因によるダメージを受けることがなく、
しかもそのダメージを回復するための高温、長時間の熱
処理を行なう必要がないため、能率的に作業を行なこと
ができる。
次に、第５図に示すように、二次再結晶化した半導体層
３をパターニングした上、ゲート酸化膜５を堆積する。
３をパターニングした上、ゲート酸化膜５を堆積する。
そして、ゲート酸化膜５上に多結晶シリコン膜を減圧Ｃ
ＶＤまたは高周波スパッタにより堆積し、この多結晶シ
リコン膜をパターニングして、第６図に示すようにゲー
ト電極６を形成する。
ＶＤまたは高周波スパッタにより堆積し、この多結晶シ
リコン膜をパターニングして、第６図に示すようにゲー
ト電極６を形成する。
この後、第７図に示すように、イオンインプランテーシ
ョンによりＰ、 Ａｓ等の不純物キャリアを注入してゲ
ート電極６の抵抗値を下げるのと同時に、半導体層３中
にソース・ドレインを形成する（第８図参照）。
ョンによりＰ、 Ａｓ等の不純物キャリアを注入してゲ
ート電極６の抵抗値を下げるのと同時に、半導体層３中
にソース・ドレインを形成する（第８図参照）。
そして、注入された不純物キャリアを活性化させるため
の熱処理を施した後、第９図に示すように、ＣｖＤある
いはプラズマＣＶＤにより層間絶縁膜７を形成する。こ
の居間絶縁膜７をパターニングしてゲート電極６と対応
する箇所にコンタクトホール８を形成するとともに、ゲ
ート酸化膜５をエツチングしてソース争トレインと対応
する箇所にもコンタクトホール９．９を形成する。
の熱処理を施した後、第９図に示すように、ＣｖＤある
いはプラズマＣＶＤにより層間絶縁膜７を形成する。こ
の居間絶縁膜７をパターニングしてゲート電極６と対応
する箇所にコンタクトホール８を形成するとともに、ゲ
ート酸化膜５をエツチングしてソース争トレインと対応
する箇所にもコンタクトホール９．９を形成する。
この後、第１０図に示すように、ＡＩ等の金属をマグネ
トロンスパッタにより被着してパターニングすることに
より、ソース・ドレインおよびゲート電極６の各配線１
０を形成する。なお、最後に保護膜（図示せず）をプラ
ズマＣＶＤで形成して、水素ガス中でアニール処理を施
す、これにより、電界効果型の薄膜トランジスタが得ら
れる。
トロンスパッタにより被着してパターニングすることに
より、ソース・ドレインおよびゲート電極６の各配線１
０を形成する。なお、最後に保護膜（図示せず）をプラ
ズマＣＶＤで形成して、水素ガス中でアニール処理を施
す、これにより、電界効果型の薄膜トランジスタが得ら
れる。
このような薄膜トランジスタによれば、半導体層３の結
晶粒子４が再結晶により粗大化して粒子４のト・：が、
王ぼ均一に揃った半導体層３を形成することができるの
で、電気移動度が高く、信頼性および安定性に優れ、か
つ応答速度の速いものが得られる。
晶粒子４が再結晶により粗大化して粒子４のト・：が、
王ぼ均一に揃った半導体層３を形成することができるの
で、電気移動度が高く、信頼性および安定性に優れ、か
つ応答速度の速いものが得られる。
なお、この発明は上記実施例に限定されるもの−ｔ”ｌ
ｆない０例えば、不純物をドープしたシリコンをターゲ
ットに用いて高周波によるマグネトロンスパッタにより
半導体層３を形成した後、−次回結晶化および二次再結
晶化処理を施したが、更に不純物濃度を高めるために、
−次頁結晶化処理の前もＬ〈は後に不純物を注入してか
ら二次再結晶化処理を施してもよい、このようにすれば
、より一層、低抵抗で電気移動度の高いものを得ること
ができる。また、必ずしも不純物をドープしたシリコン
をターゲットに用いる必要はなく、高周波によるスパッ
タにて半導体層を形成した後、この半導体層に不純物を
加えて一次再結晶化および二次再結晶化処理を施しても
よい。
ｆない０例えば、不純物をドープしたシリコンをターゲ
ットに用いて高周波によるマグネトロンスパッタにより
半導体層３を形成した後、−次回結晶化および二次再結
晶化処理を施したが、更に不純物濃度を高めるために、
−次頁結晶化処理の前もＬ〈は後に不純物を注入してか
ら二次再結晶化処理を施してもよい、このようにすれば
、より一層、低抵抗で電気移動度の高いものを得ること
ができる。また、必ずしも不純物をドープしたシリコン
をターゲットに用いる必要はなく、高周波によるスパッ
タにて半導体層を形成した後、この半導体層に不純物を
加えて一次再結晶化および二次再結晶化処理を施しても
よい。
［発明の効果］
以上詳細に説明したように、この発明によれば、高周波
によるスパッタにて半導体層を形成することにより、低
温で形成することができ、この半導体層の結晶粒子を一
次再結晶化する処理を低温で行なうことができ、更にこ
れを二次再結晶化する処理を施すことにより、結晶粒子
を粗大化して粒子の大きさをほぼ均一に揃えることがで
き、半導体層の電気移動度を高めることができる。した
がって、従来のレーザビームや電子ビームを照射して粒
子の粗大化を図る必要がないので、ビームの熱的要因に
よるダメージが発生せず、しかもこのダメージを回復す
るための高温で長時間の熱処理が不要となる。特に、不
純物がドープされたシリコンをターゲットに用い、半導
体層をマグネトロンスパッタにて形成すると、不純物に
より結晶にひずみが付与されるので、以降の熱処理によ
る再結晶化を容易に行なうことができる。
によるスパッタにて半導体層を形成することにより、低
温で形成することができ、この半導体層の結晶粒子を一
次再結晶化する処理を低温で行なうことができ、更にこ
れを二次再結晶化する処理を施すことにより、結晶粒子
を粗大化して粒子の大きさをほぼ均一に揃えることがで
き、半導体層の電気移動度を高めることができる。した
がって、従来のレーザビームや電子ビームを照射して粒
子の粗大化を図る必要がないので、ビームの熱的要因に
よるダメージが発生せず、しかもこのダメージを回復す
るための高温で長時間の熱処理が不要となる。特に、不
純物がドープされたシリコンをターゲットに用い、半導
体層をマグネトロンスパッタにて形成すると、不純物に
より結晶にひずみが付与されるので、以降の熱処理によ
る再結晶化を容易に行なうことができる。
第１図〜第１θ図はこの発明の半導体装置の製造工程を
示し、第１図は基板上に絶縁膜を形成した状態の断面図
、第２図は絶縁膜上に半導体層を形成した状態の断面図
、第３図は半導体層を−次再結晶化させた状態の断面図
、第４図は二次再結晶化させた状態の断面図、第５図は
半導体層をパターニングしてゲート酸化膜を形成した状
態の断面図、第６図はゲート酸化膜上にゲート電極を形
成した状態の断面図、第７図はイオンインプラにより不
純物キャリアを注入する際の断面図、第８図は不純物を
拡散させた状態の断面図、第９図は層間絶縁膜をバター
ニングした状態の断面図、第１０図は配線をパターン形
成した状態の断面図である。 ｌ・・・・・・基板、３・・・・・・半導体層、４・・
・・・・結晶粒子。 特 許 出 願 人 カシオ計算機株式会社
示し、第１図は基板上に絶縁膜を形成した状態の断面図
、第２図は絶縁膜上に半導体層を形成した状態の断面図
、第３図は半導体層を−次再結晶化させた状態の断面図
、第４図は二次再結晶化させた状態の断面図、第５図は
半導体層をパターニングしてゲート酸化膜を形成した状
態の断面図、第６図はゲート酸化膜上にゲート電極を形
成した状態の断面図、第７図はイオンインプラにより不
純物キャリアを注入する際の断面図、第８図は不純物を
拡散させた状態の断面図、第９図は層間絶縁膜をバター
ニングした状態の断面図、第１０図は配線をパターン形
成した状態の断面図である。 ｌ・・・・・・基板、３・・・・・・半導体層、４・・
・・・・結晶粒子。 特 許 出 願 人 カシオ計算機株式会社
Claims (3)
- （１）半導体層に制御可能な不純物キャリアが拡散され
た半導体装置において、 前記半導体層が二次再結晶により粗大化された半導体粒
子より構成されていることを特徴とする半導体装置。 - （２）高周波によるスパッタにて半導体層を形成し、こ
の半導体層を構成する粒子を一次再結晶化する処理と、
更にこれを二次再結晶化する処理を施し、この後、前記
半導体層中に不純物キャリアを拡散したことを特徴とす
る半導体装置の製造方法。 - （３）請求項第２項において、不純物がドープされたシ
リコンをターゲットに用いて、前記半導体層をマグネト
ロンスパッタにて形成することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24163690A JPH04120721A (ja) | 1990-09-11 | 1990-09-11 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24163690A JPH04120721A (ja) | 1990-09-11 | 1990-09-11 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04120721A true JPH04120721A (ja) | 1992-04-21 |
Family
ID=17077266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24163690A Pending JPH04120721A (ja) | 1990-09-11 | 1990-09-11 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04120721A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5627086A (en) * | 1992-12-10 | 1997-05-06 | Sony Corporation | Method of forming thin-film single crystal for semiconductor |
| US6242759B1 (en) | 1991-03-27 | 2001-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JP2001332492A (ja) * | 2000-05-19 | 2001-11-30 | Sony Corp | 炭化ケイ素薄膜構造体およびその製造方法ならびに薄膜トランジスタ |
| US6809023B2 (en) | 2001-04-06 | 2004-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device having uniform crystal grains in a crystalline semiconductor film |
-
1990
- 1990-09-11 JP JP24163690A patent/JPH04120721A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6242759B1 (en) | 1991-03-27 | 2001-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6337236B2 (en) | 1991-03-27 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6589829B2 (en) | 1991-03-27 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US5627086A (en) * | 1992-12-10 | 1997-05-06 | Sony Corporation | Method of forming thin-film single crystal for semiconductor |
| JP2001332492A (ja) * | 2000-05-19 | 2001-11-30 | Sony Corp | 炭化ケイ素薄膜構造体およびその製造方法ならびに薄膜トランジスタ |
| US6809023B2 (en) | 2001-04-06 | 2004-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device having uniform crystal grains in a crystalline semiconductor film |
| US6953717B2 (en) | 2001-04-06 | 2005-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US7501653B2 (en) | 2001-04-06 | 2009-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device having a circuit including thin film transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3535205B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH07114184B2 (ja) | 薄膜形シリコン半導体装置およびその製造方法 | |
| JPH03166736A (ja) | 半導体装置の製造方法 | |
| JPH0855982A (ja) | 半導体デバイス及びその製造方法 | |
| KR100624427B1 (ko) | 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법 | |
| JPH04120721A (ja) | 半導体装置およびその製造方法 | |
| KR950027916A (ko) | 반도체장치의 제조방법 | |
| JP2000196086A (ja) | チタンポリサイドゲ―トの形成方法 | |
| JP3054186B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| JPH08204208A (ja) | 結晶性シリコン半導体装置の製造方法 | |
| JPS6146069A (ja) | 半導体装置の製造方法 | |
| JP2718757B2 (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JP3535465B2 (ja) | 半導体装置の作製方法 | |
| JP2689476B2 (ja) | 半導体装置の製造方法 | |
| JPS61127117A (ja) | 多結晶半導体薄膜の形成方法 | |
| JP3346060B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2554055B2 (ja) | 低抵抗多結晶シリコン薄膜の形成方法 | |
| KR100560793B1 (ko) | 반도체 소자 형성 방법 | |
| JPH04120720A (ja) | 半導体装置の製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JP3055201B2 (ja) | 半導体装置の製造方法 | |
| JPH0488643A (ja) | 多結晶シリコン半導体装置の製造方法 | |
| JPH0442833B2 (ja) |