JPH04268734A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、特に、ゲート電極が能
動領域の下部に位置する逆スタガ型の薄膜トランジスタ
およびその製造方法に関する。

【０００２】

【従来の技術】絶縁基体の上に形成された薄膜トランジ
スタは、液晶画像表示装置のアクティブマトリクス素子
としての応用のみならず、ラッチアップフリーのＣＭＯ
Ｓ回路や高性能ＳＲＡＭメモリセルの負荷素子等への幅
広い応用が可能であり、非常に大きな関心が持たれてい
る。

【０００３】薄膜トランジスタの能動領域は、一般にポ
リシリコンやアモルファスシリコン等の薄膜で形成され
る。ポリシリコン薄膜を用いた薄膜トランジスタの特性
向上のためには、能動領域を構成するポリシリコン薄膜
の結晶性の向上や薄膜性はもちろんのこと、能動領域と
なるポリシリコン薄膜とゲート絶縁膜との界面に発生す
る界面準位密度を低減する必要がある。この界面準位密
度の低減化には、プラズマ励起された活性な水素を用い
てポリシリコン薄膜のダングリングボンド（未結合手）
を終端するプラズマ水素化処理が必須である。

【０００４】以下、図面を参照しながら従来の薄膜トラ
ンジスタについて説明する。図５は従来の薄膜トランジ
スタの断面図である。図５において、２１はシリコン基
板、２２は厚いシリコン酸化膜、２３はポリシリコン薄
膜からなるゲート電極、２４はゲート絶縁膜、２５は能
動領域、２６はソース領域、２７はドレイン領域、２８
は層間絶縁膜、２９はソース電極、３０はドレイン電極
である。なお能動領域２５，ソース領域２６およびドレ
イン領域２７はポリシリコン薄膜で形成されている。

【０００５】次に従来の薄膜トランジスタの製造方法に
ついて説明する。図６は従来の薄膜トランジスタの製造
工程図である。まず図６（ａ）に示すように、シリコン
基板２１の上に厚いシリコン酸化膜２２を形成した後、
ポリシリコン薄膜３１を形成する。次に図６（ｂ）に示
すように、全面にりんをイオン注入して低抵抗のポリシ
リコン薄膜３２を得る。次に図６（ｃ）に示すように、
低抵抗のポリシリコン薄膜３２をパターン化してゲート
電極２３を形成した後、ゲート絶縁膜２４を形成する。 次に図６（ｄ）に示すように、ポリシリコン薄膜３３を
形成する。次に図６（ｅ）に示すように、能動領域２５
の上にイオン注入マスク３４を形成した後ボロンイオン
を注入し、ソース領域２６とドレイン領域２７を形成す
る。次に図６（ｆ）に示すように、イオン注入マスク３
４を除去した後、層間絶縁膜２８を形成し、ソース電極
２９とドレイン電極３０を形成し、プラズマ水素化処理
を行い薄膜トランジスタが形成される。リーク電流を低
減し、またゲート電圧によるチャネル領域の完全空乏化
によってオン電流を増加させるために能動領域となるポ
リシリコン薄膜３２の膜厚は４０ｎｍ以下としていた。 またこのとき、能動領域２５，ソース領域２６およびド
レイン領域２７のポリシリコン薄膜は同一膜厚となる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記の
従来の構成ではプラズマ水素化処理を行うことにより、
ソース領域やドレイン領域に添加されたＰ型不純物、た
とえばイオン注入されたボロンが活性なプラズマ水素に
よって補償（中性化）され、またソース領域，ドレイン
領域となるポリシリコン薄膜の膜厚が減少するに従い、
シート抵抗が急激に増大するなどの課題を有していた。

【０００７】すなわち、ソース領域，ドレイン領域とな
るポリシリコン薄膜への不純物添加は、膜厚が４０ｎｍ
以下程度と薄いため、イオンの加速エネルギーを装置の
実用範囲内での低加速限界である３０ｋｅＶ程度で行な
われる。したがって、ソース領域，ドレイン領域のポリ
シリコン薄膜の不純物濃度は、ポリシリコン薄膜の膜厚
の減少とともに低下する。そのため、水素化処理による
Ｐ型不純物の中性化は、ソース領域，ドレイン領域のポ
リシリコン薄膜の膜厚が減少するに従って顕著になる。 一方、これらの課題を解決するためにソース領域，ドレ
イン領域への不純物のイオン注入量を増加させると、実
効ゲート長が減少するために、短チャネル素子へ応用す
ることができない。また、ソース領域，ドレイン領域の
有効不純物密度が低下すると、ゲート電圧を印加したと
きに、ソース領域およびドレイン領域とゲート電極との
オーバーラップ部が空乏化し、オフセットが形成される
。

【０００８】図７に従来の薄膜トランジスタの電気的特
性を示したが、能動領域となるポリシリコン薄膜の膜厚
を４０ｎｍ以下にすると、プラズマ水素化処理の影響が
顕著になり、プラズマ水素処理後（点線で示す）はゲー
ト電圧とともにオン電流が飽和し、リーク電流が増加し
て、逆に特性が劣化する。

【０００９】本発明は、上記従来の課題を解決するもの
で、プラズマ水素化処理前後でソース領域，ドレイン領
域のシート抵抗がほとんど変化しない薄膜トランジスタ
およびその製造方法を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明の薄膜トランジス
タは、ゲート電極と対向するよう配置された半導体薄膜
が能動領域と、その両側に配置され、それよりも膜厚が
厚い、不純物の添加されたドレイン領域およびソース領
域とからなる。

【００１１】また、本発明の薄膜トランジスタの製造方
法は、ポリシリコン薄膜中の不純物の濃度差によるドラ
イエッチング速度の差を利用して異なる膜厚を有する能
動領域，ソース領域およびドレイン領域を形成するとい
う方法である。

【００１２】

【作用】この構成によって、能動領域の膜厚が薄いこと
によりトランジスタ特性が向上し、さらに、ソース領域
，ドレイン領域の膜厚が厚いことから、プラズマ水素化
処理後のソース領域，ドレイン領域の有効不純物濃度を
高く維持し、ソース領域とドレイン領域のゲート電極と
のオーバーラップ領域がゲート電圧の印加により空乏化
することがなくなり、オン電流の飽和やリーク電流の増
加といった特性劣化が防止される。

【００１３】

【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。

【００１４】図１は本発明の薄膜トランジスタにおける
一実施例の断面図である。図において、１はシリコン基
板、２は厚いシリコン酸化膜、２ａは絶縁基体、３はゲ
ート電極、４はゲート絶縁膜、５は能動領域、６はソー
ス領域、７はドレイン領域、８は層間絶縁膜、９はソー
ス電極、１０はドレイン電極、１１はソース領域６とゲ
ート電極３とのオーバーラップ領域、１２はドレイン領
域７とゲート電極３とのオーバーラップ領域である。

【００１５】本実施例の薄膜トランジスタは、表面に厚
いシリコン酸化膜２が形成されたシリコン基板１を絶縁
基体２ａとして使用し、ゲート電極３が能動領域５の下
部に位置する逆スタガ型薄膜トランジスタである。ソー
ス領域６，ドレイン領域７はそれぞれゲート電極３との
オーバーラップ領域１１，１２を有している。ここで、
能動領域５は膜厚４０ｎｍ以下、そしてソース領域６，
ドレイン領域７は膜厚４０ｎｍ以上に選定されている。

【００１６】次に、図２を参照して、本発明の薄膜トラ
ンジスタの製造方法における一実施例について説明する
。

【００１７】まず図２（ａ）に示すように、シリコン基
板１を熱酸化して膜厚１μｍ程度の厚いシリコン酸化膜
２を形成した後、たとえばＬＰＣＶＤ法により膜厚１５
０〜３００ｎｍのポリシリコン薄膜１３を堆積する。こ
のポリシリコン薄膜１３にたとえばりんをイオン注入し
て導電性を持たせる。次に図２（ｂ）に示すように、ポ
リシリコン薄膜１３をパターンニングしてゲート電極３
を形成する。その後、ゲート絶縁膜４として膜厚２０〜
１００ｎｍのシリコン酸化膜を形成する。続いて、ソー
スガスとして例えばシラン（ＳｉＨ４）を用いたＬＰＣ
ＶＤ法により膜厚２００〜４００ｎｍ程度の第１の半導
体薄膜であるポリシリコン薄膜１４を堆積する。その後
、ポリシリコン薄膜１４のソース領域，ドレイン領域を
除いてイオン注入用のレジストマスク１５を形成し、領
域１６，１７にＰ型となる不純物、たとえばボロンをイ
オン注入する。次に図２（ｃ）に示すように、レジスト
マスク１５を除去した後、窒素雰囲気において、９００
℃程度の高温でアニールしてイオン注入した不純物を活
性化する。その後、ドライエッチングによりソース領域
６，ドレイン領域７を形成する。活性化されたボロン等
の不純物を含むポリシリコン薄膜のエッチングレートは
、その不純物濃度増加とともに低下する。

【００１８】本実施例では、ソース領域６，ドレイン領
域７となるポリシリコン薄膜１４の領域１６，１７の不
純物濃度を、不純物を添加した領域１６，１７のエッチ
ングレートが不純物を含まないポリシリコン薄膜１４の
エッチングレートに比べて約１／２程度以下となるよう
に選定する。不純物を含まないポリシリコン薄膜１４が
完全にエッチングされたときをもってエッチングの終了
とすることにより、マスクを使用することなく、ソース
領域６，ドレイン領域７を形成することができる。次に
図２（ｄ）に示すように、ジシラン（Ｓｉ２Ｈ６）を用
いた４８０℃程度の低温ＬＰＣＶＤ法により膜厚１０〜
４０ｎｍ程度のアモルファスシリコン薄膜１８を堆積し
た後、能動領域５のパターニングを行う。続いて、窒素
雰囲気中において約６００℃の低い温度で２０〜３０時
間程度アニールを行なって、固相成長により能動領域５
のアモルファスシリコン薄膜を第２の半導体薄膜である
大粒径ポリシリコン薄膜に変換する。次に図２（ｅ）に
示すように、層間絶縁膜８としてたとえば常圧ＣＶＤ法
により膜厚３００〜７００ｎｍ程度のシリコン酸化膜を
形成した後、コンタクトホールを形成し、たとえばアル
ミニウムのスパッタ蒸着およびパターニングによりソー
ス電極９，ドレイン電極１０を形成する。最後に、基板
温度２５０〜３５０℃、反応圧力１Ｔｏｒｒ程度、放電
電力５〜１００Ｗの条件のもとで発生させた水素プラズ
マ中で３０〜６０分間のプラズマ水素化処理を行ない、
薄膜トランジスタが完成する。

【００１９】以上のようにして製造された薄膜トランジ
スタにおけるソース領域，ドレイン領域を構成するポリ
シリコン薄膜のシート抵抗の膜厚依存性を図３に示す。

【００２０】このように、本実施例ではソース領域６，
ドレイン領域７のポリシリコン薄膜の膜厚が４０ｎｍ以
上と厚いため、プラズマ水素化処理後でもソース領域６
，ドレイン領域７のシート抵抗は十分に低く（すなわち
有効不純物濃度は十分に高い）、ソース領域６，ドレイ
ン領域７とゲート電極３とのオーバーラップ領域１１，
１２がゲート電圧の印加により空乏化することがないた
めオフセットが形成されず、オン電流の飽和、リーク電
流の増加といった特性劣化を生じない。このため、本実
施例による薄膜トランジスタのドレイン電流のゲート電
圧依存性は、図７に示す従来の薄膜トランジスタに見ら
れたような、オン電流の飽和、リーク電流の増加現象が
なく、図４に示すようにプラズマ水素化処理（波線で示
す）により大きなオン電流の増加、リーク電流の減少効
果が得られ、特性が大きく向上する。

【００２１】なお、本実施例ではゲート絶縁膜４として
シリコン酸化膜を用いたがシリコン窒化膜でも、シリコ
ン窒化膜の表面を酸化した膜（ＯＮ膜）でもシリコン窒
化膜をシリコン酸化膜で挟んだ膜（ＯＮＯ膜）でもよい
ことは言うまでもない。また、本実施例では薄膜トラン
ジスタの能動領域としてジシランの低温ＬＰＣＶＤによ
るアモルファスシリコン膜を固相成長した大粒径ポリシ
リコン薄膜を用いたが、シランの低温ＬＰＣＶＤによる
アモルファスシリコン膜でも、シランの高温ＬＰＣＶＤ
によるポリシリコン薄膜にシリコンイオンを１００〜１
３０ｋｅＶ程度の高エネルギーで注入してアモルファス
化したアモルファスシリコン膜を用いても同様の効果が
得られる。もちろん、薄膜トランジスタの能動領域とし
ては、大粒径ポリシリコン薄膜でなくとも、粒径５０〜
１００ｎｍ程度の小粒径ポリシリコン薄膜を用いても同
様の効果が得られることは言うまでもない。

【００２２】

【発明の効果】以上のように本発明は、ゲート電極と対
向するよう配置された半導体薄膜が能動領域と、その両
側に配置され、それよりも膜厚が厚い、不純物の添加さ
れたドレイン領域およびソース領域とからなるので、プ
ラズマ水素化処理前後でソース領域，ドレイン領域のシ
ート抵抗をほとんど変化させず、ソース領域，ドレイン
領域とゲート電極とのオーバーラップ領域がゲート電圧
の印加により空乏化することがないため、オン電流の飽
和、リーク電流の増加といった特性劣化が生じず、プラ
ズマ水素化処理により大きなオン電流の増加、リーク電
流の減少効果が得られるなど優れた特性を有する薄膜ト
ランジスタおよびその製造方法を実現できるものである
。

【図面の簡単な説明】

【図１】本発明の薄膜トランジスタにおける一実施例の
断面図

【図２】本発明の薄膜トランジスタの製造方法における
一実施例の工程図

【図３】本発明の一実施例の薄膜トランジスタにおける
ソース領域およびドレイン領域を構成するポリシリコン
薄膜のシート抵抗の膜厚依存性を示す図

【図４】本発明
の一実施例の薄膜トランジスタにおけるドレイン電流の
ゲート電圧依存性を示す図

【図５】薄膜トランジスタの
従来例の断面図

【図６】薄膜トランジスタの製造方法の
従来例の工程図

【図７】従来の薄膜トランジスタのドレ
イン電流のゲート電圧依存性を示す図

【符号の説明】

２ａ　　絶縁基体 ３　　ゲート電極 ４　　ゲート絶縁膜 ５　　能動領域 ６　　ソース領域 ７　　ドレイン領域

Claims (2)

【特許請求の範囲】
1. 【請求項１】絶縁基体の一主面に配置されたゲート電極
   と、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート
   絶縁膜を介して前記ゲート電極と対向配置された半導体
   薄膜とを有し、前記半導体薄膜が第１の膜厚を有する能
   動領域と、前記能動領域の両側に配置され、前記能動領
   域より膜厚が厚い第２の膜厚を有する不純物が添加され
   たドレイン領域およびソース領域からなる薄膜トランジ
   スタ。
2. 【請求項２】絶縁基体の一主面にゲート電極とそのゲー
   ト電極の上にゲート絶縁膜を形成する工程と、前記ゲー
   ト絶縁膜を含む絶縁基体の上に第１の半導体薄膜を形成
   する工程と、前記ゲート電極の上の一部を除く領域の半
   導体薄膜に不純物を導入する工程と、ドライエッチング
   により半導体薄膜の不純物が導入されなかった領域を除
   去する工程と、ドライエッチングにより半導体薄膜が除
   去されたゲート電極の上の領域に第２の半導体薄膜を形
   成する工程を有する薄膜トランジスタの製造方法。