KR100392120B1 - 다결정 실리콘 막의 형성 방법 - Google Patents

다결정 실리콘 막의 형성 방법 Download PDF

Info

Publication number
KR100392120B1
KR100392120B1 KR10-2000-0005956A KR20000005956A KR100392120B1 KR 100392120 B1 KR100392120 B1 KR 100392120B1 KR 20000005956 A KR20000005956 A KR 20000005956A KR 100392120 B1 KR100392120 B1 KR 100392120B1
Authority
KR
South Korea
Prior art keywords
film
thin film
cap
cap film
forming
Prior art date
Application number
KR10-2000-0005956A
Other languages
English (en)
Other versions
KR20000062534A (ko
Inventor
오꾸무라히로시
세라겐지
Original Assignee
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽕덴끼 가부시끼가이샤 filed Critical 닛뽕덴끼 가부시끼가이샤
Publication of KR20000062534A publication Critical patent/KR20000062534A/ko
Application granted granted Critical
Publication of KR100392120B1 publication Critical patent/KR100392120B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Catalysts (AREA)
  • Thin Film Transistor (AREA)

Abstract

저가의 유리 기판상에 다결정 실리콘 (폴리실리콘) 박막을 형성하는 방법에 있어서, 촉매원소로 도핑된 캡막이 기판상에 형성된 비정질실리콘 막상에 형성된다. 캡막을 통해 비정질실리콘 막상에 엑시머 레이저빔을 조사함으로써 비정질실리콘 막이 폴리실리콘 막으로 변형된다. 그 후에, 캡막이 그 내부에 석출된 촉매 원소와 함께 폴리실리콘 막상으로부터 제거된다.

Description

다결정 실리콘 막의 형성 방법{METHOD FOR FORMING POLYCRYSTALLINE SILICON FILM}
본 발명은 반도체 박막 형성 방법에 대한 것으로, 특히, LCD 또는 IC 에 사용되는 박막 트랜지스터 (TFT) 용 다결정 실리콘 (폴리실리콘) 막의 형성방법에 대한 것이다.
최근, 저가의 유리기판상에 형성된 폴리실리콘 TFT 를 사용한 구동 회로를 가진 LCD 를 제조하는 것이 가능해졌다. 낮은 공정 온도 및 높은 처리량 (throughput) 의 관점에서, 이러한 폴리실리콘 박막 형성을 위한 엑시머 레이저 결정화 방법이 공지되어 있으며, 이 방법에 의하면, 유리기판상에 형성된 비정질실리콘 박막에 엑시머 (excimer) 레이저 빔이 조사(照射)되어 결정화가 이루어진다.
엑시머 레이저 결정화 방법은 균일한 전기적 특성이 얻어질 수 없다는 문제점을 가진다. 이 문제를 해결하기 위해, 소위 캡 어닐링 (cap annealing) 방법이 1998년 5월 1일 허여된 일본 특허등록번호 제 2776276 호에 개시되는데, 이 방법에 의하면, 폴리실리콘 박막 표면의 평탄화를 위해, 레이저 결정화 공정 수행에 앞서 캡막 (cap film) 으로서의 SiO2박막이 비정질실리콘 박막상에 증착된다.
그러나, 캡 어닐링 방법은, 캡막과 비정질실리콘 박막 사이의 계면이 결정핵생성 장소로 기능하기 때문에, 폴리실리콘 막의 결정입경이 제한된다는 다른 문제점을 가진다. 따라서, 폴리실리콘 TFT의 전계효과 이동도가 약 100㎠/Vs에 머무르게 된다. 이러한 낮은 이동도로도 LCD 를 구현할 수는 있으나, 높은 주파수에서 구동되는 DRAM 과 같은 고집적 회로를 실현하는 것은 불가능하다.
또한, 일본 특허공개번호 제 267988/1994 호 및 제 69967/1996 호에 개시된 바와 같이, 비정질실리콘 박막의 결정화를 촉진시키기 위해 니켈과 같은 촉매 원소를 사용하는 방법도 공지되어 있다.
그러나, 촉매 원소를 사용하면, 촉매 원소가 폴리실리콘 박막내에 잔류하게 된다. 따라서, 일본 특허공개번호 제 233363/1998 호에 개시된 바와 같이 촉매 원소를 제거하기 위해 열처리와 같은 특별한 공정이 요구된다.
상기 관점에서, 본 발명의 목적은 공정수의 증가 없이도 커다란 결정 입경(粒徑) 및 균일한 전기적 특성을 가진 폴리실리콘 박막을 형성할 수 있는 방법을 제공하여 상기 문제점들을 해결하는 것이다.
도 1 (a) 내지 도 1 (c) 는 본 발명에 의한 반도체 박막을 형성하는 방법 및 그 제 2 실시예에 의한 형성 단계를 설명하기 위한 모식도.
도 2 (a) 내지 도 2 (d) 는 본 발명의 제 1 실시예에 의한 형성단계를 모식적으로 도시하는 도면.
도 3 (a) 내지 도 3 (d) 는 본 발명의 제 3 실시예에 의한 형성단계를 모식적으로 도시하는 도면.
도 4 (a) 및 도 4 (b) 는 비교예로서 종래의 형성방법에 의한 형성단계를 모식적으로 도시하는 도면.
*도면의 주요부분에 대한 간단한 설명*
1 : 유리 기판
2 : 비정질실리콘 박막
4 : 폴리실리콘 박막
5 : 캡막
8 : 엑시머 레이저빔
본 발명에 의한 반도체 박막 형성방법은 엑시머 레이저 결정화 방법을 사용하여 투명한 절연막으로 된 캡막을 통해 비정질실리콘 박막상에 레이저빔을 조사함으로써 폴리실리콘 박막을 제조하는 캡 어닐링 방법에 있어서 비정질 실리콘의 결정화 (또는 작은 결정입경을 가진 폴리실리콘의 재결정화)를 촉진시키기 위한 촉매원소를 캡막내에 첨가함으로써 결과적인 폴리실리콘 박막의 결정 크기를 증가시키는 것이다.
캡막을 사용하기 때문에, 촉매원소는 비정질실리콘 막내로 깊이 도핑되지 않는다. 비정질 실리콘막내로 얕게 도핑된 촉매 원소가 레이저 어닐링 후에 폴리실리콘 막과 캡막 사이의 계면상에 석출된다. 캡막을 제거함으로써, 석출된촉매원소도 캡막과 함께 제거된다. 따라서, 별도의 촉매원소 제거 단계가 불필요해지고 폴리실리콘 막내의 촉매 원소량이 크게 저감된다.
상기 목적을 달성하기 위해, 본 발명은 기본적으로 다음과 같은 양태들을 가진다.
즉, 본 발명의 반도체 박막 형성 방법의 제 1 양태는 비단결정 반도체 박막, 즉, 비정질 반도체 박막 또는 미세한 결정입경을 가진 다결정 반도체 박막 및 촉매 원소를 함유한 캡막을 절연기판상에 순서대로 연속적으로 형성하는 것을 특징으로 한다. 그리고 나서, 엑시머 레이저빔과 같은 고출력 레이저빔을 캡막을 통해 비정질 막상에 조사하여 비정질 막을 다결정 막으로 변형시킨다. 그 후에, 캡막을 제거한다.
본 발명의 제 2 양태는 캡막을 통해 비정질 막상에 엑시머 레이저빔을 조사하기 전에 비단결정 반도체 박막의 결정화를 촉진하기 위해 캡막내에 촉매 원소를 도핑하는 것을 특징으로 한다.
본 발명의 제 3 양태는 스퍼터링 방법 또는 고온 와이어 (hot wire) CVD 방법을 사용하여 캡막을 형성하는 것을 특징으로 한다.
본 발명의 제 4 양태는 10㎚ 이상의 두께를 가지는 캡막을 사용하는 것을 특징으로 한다.
본 발명의 제 5 양태는 할로겐 원소를 함유한 가스를 사용하여 건식 에칭 방법에 의해 캡막을 제거하는 것을 특징으로 한다.
본 발명의 제 6 양태는 캡막의 제거 공정에 RCA 세정을 포함시키는 것을 특징으로 한다.
본 발명의 제 7 양태는 상기 촉매 원소가 Ni, Pt, Pd, Co, Fe, Cu, Au, Ag, Cr 및 이들의 혼합물로 구성되는 그룹에서 선택된 것을 특징으로 한다.
본 발명의 제 8 양태는 캡막으로서 실리콘 산화막을 사용하는 것을 특징으로 한다.
도 1 (a) 에서, 비정질실리콘 박막 (2) 이 유리 기판 (1) 상에 형성된다. 그리고 나서, SiO2로 된 캡막 (5) 이 비정질실리콘 박막 (2) 상에 형성된다. 비정질 실리콘 막의 결정화를 촉진시키기 위한 Ni, Pt, Pd, Co, Fe, Cu, Au, Ag, 또는 Cr 과 같은 촉매원소가 캡막 (5) 내로 도핑된다. SiO2박막 (5) 의 위쪽으로부터 고출력 레이저 빔 (8) 을 조사하여 비정질실리콘 박막 (2) 을 결정화시킨다.
실리콘의 결정화는 캡막 (5) 내로 도핑된 상기 촉매 원소에 의해 촉진되며, 비정질실리콘 박막 (2) 이 도 1 (b) 에 도시된 바와 같이 커다란 입경을 가지는 폴리실리콘 박막 (4) 으로 변형된다. 참조 번호 41 은 폴리실리콘 막 (4) 의 결정 입계 (grain boundary) 를 나타낸다. 더욱이, 이 경우, 캡막 (5) 의 존재로 인해 폴리실리콘 박막 (4) 의 표면이 평탄화된다.
그리고 나서, 도 1 (c) 에 도시된 바와 같이, 캡막 (5) 을 건식 에칭 방법 또는 RCA 세정 방법을 사용하여 폴리실리콘 막 (4) 상으로부터 제거한다. 이 때, 도핑된 촉매 원소는 캡막 (5) 의 제거와 함께 동시에 제거된다.
따라서, 제조 단계의 수를 증가시키지 않고도 평탄성이 우수하며 커다란 입경을 가진 폴리실리콘 박막을 형성할 수 있게 된다. 결과적으로, 매우 균일한 전기적 특성 및 높은 전자 이동도를 가진 폴리실리콘 박막 트랜지스터 디바이스를 구현할 수 있게 된다.
캡막 (5) 은 절연 재료로 이루어지며 레이저빔에 대해 투광성 이어야 한다.
본 발명의 반도체 박막 형성 방법의 실시예들을 첨부한 도면을 참조하여 이하에서 상세히 설명한다.
(제 1 실시예)
본 발명의 제 1 실시예를 도 2 를 참조하여 이하에 설명한다.
비정질실리콘 박막 (2) 이 가스를 포함하지 않는 박막을 형성할 수 있는 저압 화학적 기상 증착법 (LPCVD) 을 사용하여 유리 기판 (1) 상에 형성된다. 비정질실리콘 박막 (2) 의 두께는 50㎚이다. 도면에는 예시되어 있지 않지만, 비정질실리콘 막 (2) 을 형성하기 전에 커버막으로서의 SiO2막을 PECVD 법에 의해 기판 (1) 상에 형성하는 것이 바람직하다. SiO2커버막의 두께는 200㎚이다. 비정질실리콘 막 (2) 의 형성방법으로서는, 막중에 가스가 함유되지 않도록 하는 상기한 LPCVD 방법 외에 PECVD 방법 또는 스퍼터링 방법이 사용될 수도 있다.
LPCVD 방법을 사용하여 캡막 (5) 으로서 기능하는 SiO2막이 형성된다. 이 단계에서는, 캡막 (5) 내에 어떤 촉매원소도 함유되어 있지 않다. 캡막 (5) 의 두께는 레이저 어닐링에 의해 평탄화 효과가 얻어질 수 있을 최소한의 필요 두께인 10㎚로 설정된다. 처리량의 관점에서, 캡막 (5) 의 두께는 300㎚ 미만으로 선택된다.
그리고 나서, 도 2 (a) 에 도시된 바와 같이, 캡막 (5) 내로 니켈 이온 (9) 을 이온주입법에 의해 주입시킴으로써 촉매 원소로 기능하는 니켈을 캡막 (5) 에 도핑시킨다. 이온 주입을 위한 가속 전압은 10keV 로 설정된다. 이 경우에, 캡막 (5) 과 비정질 실리콘 막 (2) 사이의 계면근처에 함유된 니켈 이온의 농도는 8×1017/㎤ 를 나타낸다. 캡막 (5) 내의 이온 농도는 캡막 (5) 의 두께, 가속 전압 및 주입량 중의 어느 하나를 제어함으로써 조절될 수 있다. 또한, 이온 농도를 조절하기 위해 레지스트막이 캡막 (5) 상에 형성될 수도 있다. 캡막 (5) 내의 촉매 원소의 농도범위는 1×1016/㎤ 내지 1×1020/㎤ 인 것이 바람직하다.
도 2 (b) 에 도시된 바와 같이, XeCl 레이저 빔 (8) 이 캡막 (5) 의 위쪽으로부터 주사 동작 방식으로 캡막 (5) 상에 조사된다. 조사 에너지는 450mJ/㎠로 설정되며 빔 중첩율 (overlapping rate) 은 90% 로 설정된다. 레이저 조사에 의한 실리콘의 용융 및 재결정화의 경우, 비정질실리콘 막 (2) 과 캡막 (5) 의 계면근처에 큰 응력이 발생하며, 따라서, 액상 실리콘으로부터 방출되는 불순물들이 쉽게 응집된다. 특히, Ni, Fe 및 Cr 중 어느 하나와 SiO2의 조합의 경우, 응집이 현저하게 된다.
상기 단계를 통해 형성된 폴리실리콘 박막 (4) 의 평균 입경은 약 430㎚ 이며, 막두께 방향으로 완전히 성장된 기둥 형상의 결정립 (crystal grain) 들이 도2 (c) 에 도시된 바와 같이 형성된다. 또한, 상기 조건하에서 AFM (Atomic Force Microscope) 으로 폴리실리콘 박막 (4) 을 평가한 결과, 폴리실리콘 박막 (4) 은 6.8㎚의 표면 요철을 가진다는 것이 확인되었다.
반면에, 도 4 (a) 및 4 (b) 에 도시된 바와 같은 종래의 캡 어닐링 방법의 경우, 50㎚의 평균 입경을 가진 2층화된 미세한 폴리실리콘 조직층 (6) 이 얻어진다. 폴리실리콘층 (6) 의 평탄도는 본 발명의 제 1 실시예의 경우와 유사한 정도이지만, 그 결정입경이 매우 작다.
도 2 (d) 에 도시된 바와 같이, 캡막 (5) 이 불산 버퍼액 (buffered hydrofluoric acid) 세정, RCA 세정 (H2O2/HCl), 및 묽은 불산 세정을 순서대로 연속적으로 수행함으로써 제거된다. 이 때, 촉매 원소는 캡막 (5) 과 함께 동시에 제거된다. 이렇게 형성된 폴리실리콘 막을 사용하여 박막 트랜지스터를 제조한 결과, 360 ㎠/Vs 의 전계 효과 이동도 값을 가지며 5% 이하의 분산을 가질 정도의 높은 이동도 및 매우 균일한 전기적 특성이 실현된다.
캡막을 제거하기 위해 RCA 세정 방법을 사용하지 않고 불산 버퍼액 세정만을 행한 경우, TFT 특성에 있어서 불순물 원소의 영향으로 인해 누설 전류가 급격히 증가한다는 것을 관찰할 수 있다. 따라서, RCA 세정은 폴리실리콘막 및 캡막 사이의 계면상에 석출된 촉매 원소를 완전히 제거하는데 필수적이다. 그러나, 촉매 원소를 제거함에 있어, 처리량을 현저히 감소시키는 열처리는 불필요하다. 본 발명에 있어, 상기한 누설 전류의 급격한 증가는 관찰되지 않는다. 폴리실리콘 막내의 촉매 원소의 밀도가 1×1014/㎤ 미만인 것으로 측정된다.
(제 2 실시예)
본 발명의 제 2 실시예는 도 1 (a) 및 도 1 (c) 를 다시 참조하여 이하에 설명된다.
커버막 (도시되지 않음) 으로서 100㎚ 두께의 SiN 막을 PECVD 방법을 사용하여 유리 기판 (1) 상에 형성시킨다. 75㎚ 두께의 비정질 실리콘 막 (2) 이 LPCVD 방법을 사용하여 SiN 막상에 형성된다. 그리고 나서, 스테인리스강 체임버내에서 RF 스퍼터링 방법을 사용하여 캡막 (5) 으로 기능하는 110㎚ 두께의 SiO2막이 비정질 실리콘막 (2) 상에 형성된다. 이 때, Fe 및 Cr 과 같은 스테인리스강 스퍼터링 체임버를 구성하는 금속 원소들이 SiO2막 (5) 내로 도핑된다. 예컨대, Fe 및 Cr 의 농도는 각각 6×1017/㎤및 9×1016/㎤ 이다.
그리고 나서, 도 1 (a) 에 도시된 바와 같이, KrF 레이저빔 (8) 을 Fe 및 Cr 과 같은 촉매 원소를 함유한 캡막 (5) 을 통해 비정질 실리콘막 (2) 상에 조사하여 비정질 실리콘막 (2) 을 폴리실리콘 박막 (4) 으로 변형시킨다 (도 1 (b)). 이 단계에서, 조사 강도는 480mJ/㎠ 로 설정되며, 빔중첩율은 95%로 설정된다. 폴리실리콘 박막 (4) 은 390㎚의 평균 결정입경 및 5.4㎚의 표면 요철을 가진다.
도 1 (c) 에 도시된 바와 같이, 캡막 (5) 은 건식 에칭 방법을 사용하여 폴리실리콘막 (4) 으로부터 제거된다. 건식 에칭 방법의 조건으로서, CF4가스의유량은 40sccm 으로 설정되며, O2가스의 유량은 10sccm 으로 설정되고, 압력은 6 Pa로, 방전출력은 500W 로 설정된다. 상기 방법으로 형성된 폴리실리콘 박막을 사용하여 박막 트랜지스터를 제조한 결과, 310 ㎠/Vs 의 전계 효과 이동도 값을 가지며 5% 이하의 분산을 가질 정도의 높은 이동도 및 매우 균일한 전기적 특성이 실현된다. 할로겐 원소가 건식 에칭 가스내에 함유되므로, 촉매 원소 제거력이 높다. 또한, 캡막 (5) 과 폴리실리콘 막의 계면 근처의 촉매 원소는 캡막의 제거와 함께 동시에 제거된다.
(제 3 실시예)
본 발명의 제 3 실시예는 도 3 (a) 내지 3 (d) 를 참조하여 이하에 설명된다.
도 3 (a) 에 도시된 바와 같이, PECVD 방법을 사용하여 커버막 (도시되지 않음) 으로서 100㎚ 두께의 SiO2 막을 유리 기판 (1) 상에 형성한다. 그 후, 50㎚ 두께의 비정질실리콘 막 (2) 이 SiO2막 상에 형성된다. 그리고 나서, 400℃ 에서 30분간 비정질 실리콘막 (2) 을 어닐링하여 탈수소화처리한다. 그리고 나서, SiO2막으로 된 캡막 (5) 이 고온 와이어 CVD 방법을 사용하여 50㎚의 두께까지 비정질실리콘 막 (2) 상에 형성된다 (도 3 (b)). 고온 와이어 (7) 로서는 백금선이 사용된다. 와이어의 온도는 1100℃ 이며, 기판과 와이어간의 거리는 20㎜ 이고, 기판의 온도는 350℃ 이다. 일반적인 성막용 원료 가스 (3) 에 있어서, 실란 가스의 유량은 20sccm 이고, N2O 가스의 유량은 400sccm 이고 헬륨 가스의 유량은 100sccm 이다. 이 경우, 촉매 원소인 불순물로서 Pt가 SiO2막내에 도핑되며 그 농도는 1×1018/㎤ 이다.
그리고 나서, 도 3 (b) 에 도시된 바와 같이, XeCl 레이저 빔 (8) 이 주사동작 방식으로 캡막 (5) 을 통해 비정질 실리콘막 (2) 상에 조사된다. 레이저 조사 에너지는 330mJ/㎠ 로 설정되며, 빔중첩율은 90%로 설정된다.
도 3 (c) 에 도시된 바와 같이, 비정질실리콘 박막 (2) 이 폴리실리콘 박막 (4) 으로 변형된다. 결과적인 폴리실리콘 막 (4) 은 680㎚의 평균 결정 입경 및 6.1㎚의 표면 요철을 가진다.
그리고 나서, 도 3 (d) 에 도시된 바와 같이, 캡막 (5) 이 제 2 실시예의 경우에서와 동일한 조건하에서 건식 에칭 방법을 사용하여 제거된다.
상기한 바와 같이, 본 발명의 반도체 박막 형성법은 공정수를 증가시키지 않고도 커다란 입경을 가지며 평탄도가 우수한 폴리실리콘 박막을 형성할 수 있도록 하며, 결과적으로, TFT 특성에 있어서 높은 균일성 및 높은 이동도를 가진 폴리실리콘 박막 트랜지스터 디바이스를 구현할 수 있게 한다.
본 발명에 의하면, Ni, Pt, Pd, Co, Fe, Cu, Au, Ag, 및 Cr 과 같은 원소들 중 하나 또는 여러 개가 촉매원소(들) 로 사용될 수 있다. 캡막이 SiO2인 경우에는 Ni, Fe 및/또는 Cr 을 촉매원소들로 하는 것이 바람직하다.
상기한 바와 같이, 본 발명의 반도체 박막 형성법은 공정수를 증가시키지않고도 커다란 입경을 가지며 평탄도가 우수한 폴리실리콘 박막을 형성할 수 있도록 하며, 결과적으로, TFT 특성에 있어서 높은 균일성 및 높은 이동도를 가진 폴리실리콘 박막 트랜지스터 디바이스를 구현할 수 있게 한다.

Claims (12)

  1. 절연 표면을 가진 기판상에 비단결정 박막 반도체와 촉매원소를 함유하는 캡막을 순차적으로 형성하는 단계,
    상기 캡막상에서 엑시머 레이저광을 조사하는 단계, 및
    상기 캡막을 할로겐을 함유하는 가스에 의한 드라이에칭법, 불소세정, 또는 RCA 세정에 의해 제거함과 아울러 상기 촉매원소를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 형성 방법.
  2. 제 1 항에 있어서, 상기 캡막의 상기 형성 단계 후에 상기 촉매 원소가 상기 캡막에 첨가되는 것을 특징으로 하는 반도체 박막 형성 방법.
  3. 제 1 항에 있어서, 상기 캡막의 상기 형성 단계 도중에 상기 촉매 원소를 상기 캡막에 첨가시키는 것을 특징으로 하는 반도체 박막 형성 방법.
  4. 제 2 항에 있어서, 상기 촉매 원소가 이온 주입 방법을 사용하여 상기 캡막에 첨가되는 것을 특징으로 하는 반도체 박막 형성 방법.
  5. 제 3 항에 있어서, 상기 촉매 원소가, 스퍼터링 방법을 사용하여 상기 캡막을 형성할 때, 동시에 상기 캡막에 첨가되는 것을 특징으로 하는 반도체 박막 형성방법.
  6. 제 3 항에 있어서, 상기 촉매 원소가 고온 와이어 CVD 방법을 사용하여 상기 캡막에 첨가되는 것을 특징으로 하는 반도체 박막 형성 방법.
  7. 제 1 항에 있어서, 상기 캡막이 10㎚ 이상의 두께를 가지는 것을 특징으로 하는 반도체 박막 형성 방법.
  8. 삭제
  9. 삭제
  10. 제 1 항에 있어서, 상기 촉매 원소가 Ni, Pt, Pd, Co, Fe, Cu, Au, Ag, Cr 및 그 혼합물로 이루어진 그룹에서부터 선택된 것임을 특징으로 하는 반도체 박막 형성 방법.
  11. 제 1 항에 있어서, 상기 캡막이 실리콘 산화막인 것을 특징으로 하는 반도체 박막 형성 방법.
  12. 삭제
KR10-2000-0005956A 1999-02-09 2000-02-09 다결정 실리콘 막의 형성 방법 KR100392120B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP03099699A JP3331999B2 (ja) 1999-02-09 1999-02-09 半導体薄膜の製造方法
JP99-30996 1999-02-09

Publications (2)

Publication Number Publication Date
KR20000062534A KR20000062534A (ko) 2000-10-25
KR100392120B1 true KR100392120B1 (ko) 2003-07-22

Family

ID=12319218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0005956A KR100392120B1 (ko) 1999-02-09 2000-02-09 다결정 실리콘 막의 형성 방법

Country Status (3)

Country Link
US (1) US6391747B1 (ko)
JP (1) JP3331999B2 (ko)
KR (1) KR100392120B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001147446A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 液晶表示装置とその製造方法
KR100726129B1 (ko) * 2000-10-26 2007-06-12 엘지.필립스 엘시디 주식회사 다결정실리콘 박막트랜지스터 소자 및 그 제조방법
JP4097059B2 (ja) * 2001-08-01 2008-06-04 富士通株式会社 磁気記録媒体の製造方法
KR20020089959A (ko) * 2001-05-25 2002-11-30 엘지.필립스 엘시디 주식회사 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자
KR100425159B1 (ko) * 2001-05-25 2004-03-30 엘지.필립스 엘시디 주식회사 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자
KR100439347B1 (ko) * 2001-07-04 2004-07-07 주승기 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법
KR100761345B1 (ko) * 2001-08-17 2007-09-27 엘지.필립스 엘시디 주식회사 결정질 실리콘의 제조방법
KR100470021B1 (ko) * 2001-12-28 2005-02-04 엘지.필립스 엘시디 주식회사 실리콘 결정화 방법과 박막트랜지스터 제조방법
KR100556346B1 (ko) * 2001-12-28 2006-03-03 엘지.필립스 엘시디 주식회사 금속 배선 형성방법
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100611764B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
US7683373B2 (en) 2004-10-05 2010-03-23 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
KR101309111B1 (ko) * 2006-07-27 2013-09-17 삼성전자주식회사 폴리실리콘 패턴의 형성방법과 폴리실리콘 패턴을 포함한다층 교차점 저항성 메모리 소자 및 그의 제조방법
JP2007288159A (ja) * 2007-03-12 2007-11-01 Trustees Of Columbia Univ In The City Of New York 逐次的横方向結晶化法による処理中及び処理後のシリコンフィルムの表面平坦化法
US7960261B2 (en) 2007-03-23 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
US9177811B2 (en) 2007-03-23 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103681244B (zh) * 2013-12-25 2016-09-14 深圳市华星光电技术有限公司 低温多晶硅薄膜的制备方法及其制作系统
CN105140114A (zh) * 2015-09-10 2015-12-09 深圳市华星光电技术有限公司 基板制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021005A (ko) * 1993-12-27 1995-07-26 쯔지 하루오 반도체막 및 반도체막을 이용한 반도체장치의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521339A (ja) 1991-07-10 1993-01-29 Ricoh Co Ltd 薄膜半導体装置とその製法
EP0612102B1 (en) * 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
JP3359690B2 (ja) 1993-03-12 2002-12-24 株式会社半導体エネルギー研究所 半導体回路の作製方法
TW264575B (ko) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP2546524B2 (ja) 1993-12-08 1996-10-23 日本電気株式会社 薄膜トランジスタの製造方法
JP3190517B2 (ja) 1994-05-13 2001-07-23 株式会社半導体エネルギー研究所 半導体の作製方法
JPH0869967A (ja) 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2776276B2 (ja) 1994-11-10 1998-07-16 日本電気株式会社 薄膜トランジスタの製造方法
JP3765902B2 (ja) 1997-02-19 2006-04-12 株式会社半導体エネルギー研究所 半導体装置の作製方法および電子デバイスの作製方法
JPH1167663A (ja) 1997-08-18 1999-03-09 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021005A (ko) * 1993-12-27 1995-07-26 쯔지 하루오 반도체막 및 반도체막을 이용한 반도체장치의 제조방법

Also Published As

Publication number Publication date
KR20000062534A (ko) 2000-10-25
JP3331999B2 (ja) 2002-10-07
US6391747B1 (en) 2002-05-21
JP2000228360A (ja) 2000-08-15

Similar Documents

Publication Publication Date Title
KR100392120B1 (ko) 다결정 실리콘 막의 형성 방법
US6670638B2 (en) Liquid crystal display element and method of manufacturing the same
US6506669B1 (en) Method of fabricating a thin film transistor
JP3227980B2 (ja) 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法
JPH1140501A (ja) 半導体装置の製造方法及び半導体装置
JP4084039B2 (ja) 薄膜半導体装置及びその製造方法
US6541323B2 (en) Method for fabricating polysilicon thin film transistor
JP2000357798A (ja) 薄膜トランジスタ及びその製造方法
US7259103B2 (en) Fabrication method of polycrystalline silicon TFT
JP2776276B2 (ja) 薄膜トランジスタの製造方法
KR100305255B1 (ko) 다결정실리콘박막의제조방법
JPH06260644A (ja) 半導体装置の製造方法
JP3090847B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
JPS63119576A (ja) 薄膜トランジスターの活性領域の形成方法
JPH0888172A (ja) 多結晶シリコン膜の作製方法
US6733584B1 (en) Method of forming crystalline silicon film
JP4211085B2 (ja) 薄膜トランジスタの製造方法
JPH0458564A (ja) 薄膜半導体装置の製造方法
JPH0319340A (ja) 半導体装置の製造方法
JPH1154434A (ja) 多結晶シリコン膜及び半導体装置
JP4278857B2 (ja) 薄膜トランジスタ及びその製造方法
JP3684909B2 (ja) 薄膜トランジスタ作成方法
JPH05283431A (ja) 半導体装置の製造方法
JP2001110803A (ja) 酸化膜の形成方法および薄膜トランジスタの製造方法
JP2001308007A (ja) 多結晶半導体膜の形成方法、形成装置、及び多結晶半導体薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160704

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170619

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 16