KR100305255B1 - 다결정실리콘박막의제조방법 - Google Patents

다결정실리콘박막의제조방법 Download PDF

Info

Publication number
KR100305255B1
KR100305255B1 KR1019980036172A KR19980036172A KR100305255B1 KR 100305255 B1 KR100305255 B1 KR 100305255B1 KR 1019980036172 A KR1019980036172 A KR 1019980036172A KR 19980036172 A KR19980036172 A KR 19980036172A KR 100305255 B1 KR100305255 B1 KR 100305255B1
Authority
KR
South Korea
Prior art keywords
thin film
silicon thin
amorphous silicon
reaction chamber
substrate
Prior art date
Application number
KR1019980036172A
Other languages
English (en)
Other versions
KR19990029468A (ko
Inventor
신이치 가와무라
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR19990029468A publication Critical patent/KR19990029468A/ko
Application granted granted Critical
Publication of KR100305255B1 publication Critical patent/KR100305255B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 다결정 실리콘박막의 제조방법에 관한 것이며, 특히 플라즈마 CVD에 의해 퇴적된 다결정 실리콘박막의 탈수소처리의 방법에 관한 것으로서, 플라즈마 CVD장치의 반응실내에 기판(1)을 수용하고, 반응가스 및 캐리어가스를 공급하면서, 플라즈마 방전에 의해 기판 위에 비정질 실리콘박막(3)을 퇴적하고, 비정질 실리콘박막(3)의 퇴적 종료후, 반응실내에 상기 기판을 방치하여, 비정질 실리콘박막(3)의 탈수소처리를 실시하며 또한, 방전시 반응실내로의 캐리어가스의 공급을 계속하면서, 반응실내의 압력을 퇴적시의 압력보다도 높게 조정하며, 탈수소처리의 종료후, 상기 기판을 반응실내에서 빼내고 비정질 실리콘박막(3)에 XeCl 엑시머레이져를 조사하여 다정질 실리콘박막(4)으로 변화시키는 다결정 실리콘박막의 제조공정에 있어서, 플라즈마 CVD에 의해 퇴적된 비정질 실리콘박막의 탈수소처리를 효과적으로 실시하는 방법을 제공하는 것을 특징으로 한다.

Description

다결정 실리콘박막의 제조방법{METHOD FOR MANUFACTURING A POLY-CRYSTAL SILICON THIN FILM}
본 발명은 다결정 실리콘박막의 제조방법에 관한 것이며, 특히 플라즈마 CVD에 의해 퇴적된 비결정 실리콘박막의 탈수소처리 방법에 관한 것이다.
액티브매트리스형 액정표시장치에서는 종래 화소의 스위칭소자로서 반도체 활성층에 비정질 실리콘박막을 이용한 다결정 실리콘박막 트랜지스터가 사용되어 왔다. 이것은 표시영역의 대형 면적화에 적합한 유리기판(내열성이 낮음) 위에 플라즈마 CVD에 의해 비교적 저온이고 동시에 균일성 좋게 비정질 실리콘박막을 형성할 수 있는 것에 의한다.
한편 최근 구동회로 일체형의 액정표시장치가 개발되고 있다. 구동회로 일체형의 액정표시장치에서는 동일한 기판상에서 표시영역(화소영역)의 주변에 구동회로가 배치되고 화소의 스위칭소자에 더하여, 주변 구동회로에도 박막 트랜지스터가 사용된다. 이러한 주변 구동회로에 사용되는 박막 트랜지스터에는 특히 고속성이 요구된다. 이 때문에 구동회로 일체형의 액정표시장치에서는 이동도가 비정질 실리콘에 비해 현격하게 큰 다결정 실리콘박막을 반도체 활성층에 이용한 다결정 실리콘박막 트랜지스터가 사용된다.
다결정 실리콘박막은 통상 다음과 같이 형성된다. 우선, 유리기판 위에 플라즈마 CVD에 의해 비정질 실리콘박막을 퇴적한다. 다음에 이하와 같이 비절질 실리콘박막의 탈수소처리를 실시한다. 즉 비정질 실리콘박막이 퇴적된 유리기판을 가열로 속에 수용하고, 감압 분위기하에서, 유리기판의 내용(耐用)온도이하의 온도에서(예를 들면 400℃∼500℃) 비정질 실리콘박막에 어닐을 실시하고, 비정질 실리콘박막에서 수소를 방출시킨다. 최종적으로 비정질 실리콘박막에 엑시머레이져를 조사하고 비정질 실리콘박막을 융해 및 재응고시키고 다결정 실리콘박막으로 변화시킨다.
이와 같이 비정질 실리콘박막의 탈수소처리를 실시하는 것은 다음과 같은 이유 때문이다. 즉 플라즈마 CVD에 의해 퇴적된 비정질 실리콘박막 속에는 다량의 수소가 함유되어 있다. 이 때문에, 그 상태대로 레이져빔 조사를 실시하면, 비정질 실리콘박막에서 수소가 급격히 방출됨으로써, '애블레이션(ablation)'이라 일컫는 현상이 일어나 다결정 실리콘박막에 결함이 발생한다.
종래, 탈수소처리는 상기와 같이 플라즈마 CVD장치와 별도로 설치된 전용의 가열로를 사용하여 실시되고 있었다. 이와 같은 가열로 내에서의 탈수소처리는 유리기판의 가열 및 냉각시간을 포함하면, 몇 시간정도의 긴 시간이 필요하게 된다. 또한, 플라즈마 CVD의 종료 후, 일단 상기 기판을 대기중으로 드러내기 때문에 경우에 따라서는 탈수소처리 전에 상기 기판을 세정하지 않으면 안되는 일도 있다.
이상과 같은 배경에서 비정질 실리콘박막의 탈수소처리 공정은 다결정 실리콘형 박막 트랜지스터의 제조공정에 있어서 생산성을 방해하는 요인의 하나가 되고 있었다.
본 발명은 상기와 같은 문제를 감안하여 이루어진 것으로, 본 발명의 목적은 다결정 실리콘박막의 제조공정에 있어서 플라즈마 CVD에 의해 퇴적된 비정질 실리콘박막에 대해서 효율적으로 탈수소처리를 실시하는 방법을 제공하는 데에 있다.
도 1은 본 발명에 기초한 다결정 실리콘박막의 제조방법을 설명하는 도면으로서, 도 1의 (a) 및 도 1의 (b)는 각 공정에 있어서 기판의 단면도,
도 2는 CVD처리시의 반응실내의 압력은 1Torr, 탈수소처리시의 반응실내의 압력은 4Torr로 하고, CVD처리공정에서 탈수소처리공정으로 이행할 때의 기판온도 변화를 나타내는 도면,
도 3은 플라즈마 CVD에 의한 비정질 실리콘박막 퇴적후의 반응실내에서의 방치시간과, 애블레이션이 발생하는 엑시머레이져 조사의 에너지 밀도와의 관게를 나타내는 도면,
도 4는 재아몰퍼스화가 일어나는 값 이하의 에너지밀도에서는, 애블레이션이 발생하지 않는 상태까지 탈수소처리를 실시하기 위해서 요하는 방치시간 t(가로축)와, 비정질 실리콘박막의 막두께 d(왼쪽 축)와의 관계를 나타내고, 또한 오른쪽 축은 각 방치시간에 대한 비정질 실리콘박막 내에서의 수소의 평균이동거리 L을 나타내는 도면, 및
도 5는 본 발명의 방법에 기초하여 형성된 다결정 실리콘박막을 이용하여 박막 트랜지스터를 제조하는 공정의 일례를 나타내는 도면으로서, 도 5의 (a)∼도 5의 (g)는 각 공정에 있어서 기판의 단면도이다.
*도면의 주요부분의 대한 부호의 설명
1: 유리기판 2: 산화 실리콘박막
3: 비정질 실리콘박막 4: 다결정 실리콘박막
5: 다결정 실리콘박막의 섬 6: 산화 실리콘박막(게이트절연막)
7: 게이트전극 8, 9: 옴 접촉영역
10: 층간절연막 11: 소스전극
12: 드레인전극
본 발명의 다결정 실리콘박막의 제조방법은,
플라즈마 CVD장치의 반응실내에 기판을 수용하고, 반응실내에 반응가스 및 캐리어가스를 공급하면서, 플라즈마 방전에 의해 기판 위에 비정질 실리콘박막을 퇴적하고,
퇴적 종료후, 감압 분위기하에서 상기 반응실내에 상기 기판을 방치함으로써, 비정질 실리콘박막에 탈수소처리를 실시하고,
탈수소처리 종료후, 상기 기판을 상기 반응실내에서 빼내어, 비정질 실리콘박막에 레이져빔을 조사함으로써, 비정질 실리콘박막을 다결정화하는 것을 특징으로 한다.
본 발명의 다결정 실리콘박막의 제조방법에 의하면, 플라즈마 CVD에 의해 비정질 실리콘박막을 퇴적한 후, 기판을 플라즈마 CVD장치의 반응실내에 수용한 상태대로, 연속적으로 비정질 실리콘박막의 탈수소처리를 실시한다. 비정질 실리콘박막의 퇴적시, 이미 기판의 온도가 높아져 있기 때문에, 탈수소처리 전에 미리 기판을 가열할 필요는 없다. 동시에 기판의 냉각은 탈수소처리의 종료후 1회만으로 끝난다. 따라서 종래와 같이 전용의 가열로를 이용하여 탈수소처리를 실시하는 경우와 비교하여 재가열 및 재냉각 시간을 생략할 수 있다. 또, 플라즈마 CVD의 종료후, 기판을 대기에 드러내는 일이 없기 때문에, 탈수소처리 전에 기판을 세정할 필요도 없다. 이 결과, 다결정 실리콘박막의 제조공정에 요하는 시간을 대폭으로 단축할 수 있다.
바람직하게는 비정질 실리콘박막의 퇴적 종료후, 캐리어가스를 공급하면서 상기 반응실내에 상기 기판을 방치한다.
또한 바람직하게는 비정질 실리콘박막의 퇴적 종료후, 비정질 실리콘박막의 퇴적시보다도 높은 압력에서 상기 반응실내에 상기 기판을 방치한다. 일반적으로 탈수소처리는 온도가 높을수록 효율적으로 실시된다. 방치시, 동일한 가스유량대로라면, 반응실내의 압력을 퇴적시보다도 높게 설정함으로써, 단시간에 기판의 온도를 상승시킬 수 있기 때문에 단시간에 수소 방출을 실시할 수 있다.
또, 바람직하게는 비정질 실리콘박막의 퇴적 종료후, 기판 가열용의 히터의 출력을 비정질 실리콘박막의 퇴적시의 값 그대로 유지한 상태에서, 상기 반응실내에 상기 기판을 방치한다. 이와 같이 플라즈마 CVD의 공정에서 탈수소처리의 공정으로 이행할 때, 가스유량은 변화하지 않고 압력을 높게 하여, 기판 가열용 히터의 출력을 일정 값으로 유지함으로써, 다음 플라즈마 CVD의 공정을 개시할 때에 있어서 반응실내의 온도조정을 위한 시간을 단축할 수 있다.
또 바람직하게는 상기 반응실내에서 기판 위에 비정질 실리콘박막을 퇴적할 때, 상기 기판의 온도를 400℃이상으로 한다.
또한, 바람직하게는 상기 반응실내에 상기 기판을 방치하는 시간 "t(초)"는 상기 비정질 실리콘박막의 막두께를 "d(옹스트롬)", 방치 시의 상기 기판의 온도를 "θ(℃)"라고 할 때, 하기 조건을 만족하도록 설정한다.
t＞d2/(A ×expB)
단,
A=6.0 ×1014
B=-2.56 ×10-19/(k ×(273＋θ))
k=1.38 ×10-23
수학식 1은 하기와 같이 도입된다.
비정질 실리콘박막에서 수소가 빠져나가는 속도는 비정질 실리콘박막 속의 수소의 확산에 관계된다. 구체적으로는 수소의 평균이동거리(λ)가 비정질 실리콘박막의 막두께(d)와 비교하여 클 때에 탈수소처리의 효과가 생긴다. 비정질 실리콘박막 속의 수소의 확산계수를 D[㎠/sec], 방치시간을 t[sec]로 하면, 방치시간내의 수소의 평균이동거리 λ[㎝]는 다음 수학식으로 나타낼 수 있다:
λ=(2 ×D ×t)+1/2
따라서, 상기 조건은 다음 수학식으로 나타낸다:
d＜(2 ×D ×t)+1/2×108
이 수학식에서 효율적인 탈수소처리를 실시하기 위해서 필요한 방치시간은 다음 수학식 2로 나타낸다:
t＞d2/(1016×2 ×D)
여기에서,
D=DO ×exp(-Ed/kT)
DO=3 ×10-2[㎠/sec]
Ed=1.6 ×1.60 ×10-19[J]
또한 Ed는 수소의 확산에너지(1.6eV), T는 비정질 실리콘박막의 온도[K], k는 볼츠만정수[1.38 ×10-23J/k]이다.
이 값을 수학식 2에 대입함으로써 수학식 1이 얻어진다.
또한 본 발명의 다결정 실리콘박막의 제조방법은 장치열용량이 작은 매엽식(枚葉式) 플라즈마 CVD장치에 있어서 특히 효과적이다.
본 발명의 실시형태에 대해서 도 1을 이용하여 설명한다.
우선, 도 1의 (a)에 도시한 바와 같이 유리기판(1)위에 플라즈마 CVD로 산화 실리콘박막(2)을 두께 1000Å으로 퇴적하였다. 산화 실리콘박막(2) 위에 매엽식의 평행 평판형 플라즈마 CVD장치를 이용하여 비정질 실리콘박막(3)을 퇴적하였다. 그 때 조건은 SiH4/Ar 유량비=1/20, 반응실내의 압력=1Torr, RF출력=100W, 전극간 거리=25㎜, 기판온도=420℃, 퇴적속도=700Å/min이었다.
비정실 실리콘박막(3)의 두께가 소정 값에 도달한 후, RF출력을 끝냄과 동시에 SiH4의 공급을 정지하였다. 플라즈마 CVD공정 종료후, 계속 가열용 히터의 출력을 일정하게 유지한 상태에서 압력조정 밸브의 개폐도를 조여 반응실내의 압력을 4Torr까지 상승시키고, 이 상태에서 기판을 반응실내에 방치하여 비정질 실리콘박막(3)의 탈수소처리를 실시하였다. 소정 시간(후술)이 경과한 후, 반응실내에서 기판을 빼내었다.
다음에 도 1의 (b)에 도시한 바와 같이 유리기판(1) 위에 형성된 비정질 실리콘박막(3)에 XeCl엑시머레이져(파장308㎚:펄스발진)을 조사하고, 비정질 실리콘박막(3)의 용융 및 재응고를 실시하여 다결정 실리콘박막(4)을 형성하였다.
도 2에 상기와 같이 플라즈마 CVD 공정을 종료시키고 탈수소처리 공정으로 이행한 때의 기판의 온도변화의 측정결과를 나타낸다. 도 2에 도시한 바와 같이 반응실내의 압력이 1Torr(SiH4/Ar공급)에서 4Torr(Ar공급)로 상승하는 데에 따라서 기판온도가 약 420℃에서 약 440℃까지 상승하고 있다.
그런데, 플라즈마 CVD 공정의 종료후 방치시간을 가능한 한 짧게 하기 위해서는 플라즈마 CVD 시의 기판온도를 높게 하여, 원래의 박막 속의 수소함유량을 감소시킴과 동시에 방치시의 기판온도도 높게 하는 것이 효과적이다. 상기와 같이 플라즈마 CVD에 의한 비정질 실리콘박막의 퇴적후, 반응실내의 압력을 퇴적시보다도 높게 하여 반응실내에 기판을 방치함으로써 기판의 온도가 퇴적시보다도 상승하여 짧은 시간에 수소를 방출시킬 수 있다.
또한, 상기 방법은 특히 매엽식의 플라즈마 CVD장치에 있어서 효율적이다. 이것은 매엽식 플라즈마 CVD장치에서는 한 장씩 기판이 처리되기 때문에, 계(系)의 열용량이 작고, 이 때문에 비정질 실리콘박막의 퇴적후, 기판을 방치할 때에 가스유량을 거의 일정하게 한 경우, 반응실내의 압력을 높게 함으로써 생기는 온도상승이 커지기 때문이다.
도 3에 비정질 실리콘박막의 퇴적후, 상기 조건에서 플라즈마 CVD장치속에 기판을 방치하여 비정질 실리콘박막의 탈수소처리를 실시한 경우의 방치시간과 애블레이션이 발생하는 엑시머레이져의 에너지밀도와의 관계를 나타낸다. 또한 파라메터로서 비정질 실리콘박막의 막두께(400∼700Å)를 이용하고 있다.
도 3에서 알 수 있듯이, 플라즈마 CVD공정의 종료후, 몇 분간 반응실내에 기판을 방치함으로써, 400∼700Å의 각 막두께에 있어서 애블레이션이 발생하는 엑시머레이져의 에너지밀도 값이 상승하고 있다. 즉 애블레이션에 대한 내성이 향상하고 있다.
또한, 비정질 실리콘박막을 레이져조사에 위해 다결정화할 때, 통상 레이져의 에너지밀도가 커짐에 따라서, 결정입자직경도 커지지만, 에너지밀도가 지나치게 커지면 재아몰퍼스화가 일어나고, 결정직경입자가 반대로 작아져 버린다. 따라서, 재아몰퍼스화가 일어나는 값 이하의 에너지밀도에서 애블레이션이 발생하지 않으면, 비정질 실리콘박막의 레이져 조사에 대한 내성은 충분하다고 판단할 수 있다. 도 3에는 각 막두께에 있어서 재아몰퍼스화가 일어나는 에너지밀도도 병행해서 나타내고 있다.
도 4는 도 3에 도시한 데이터에 기초하여 비정질 실리콘박막의 막두께 d[Å]와, 재아몰퍼스화가 일어나는 값 이하의 에너지밀도에서는 애블레이션이 발생하지 않는 상태까지 탈수소처리를 실시하기 위해서 필요한 방치시간 t[초]와의 관계를 나타낸 것이다.
비정질 실리콘박막 속의 수소의 확산계수를 D[㎠/sec], 방치시간을 t[초]로 하면, 방치시간내의 수소의 평균이동거리 λ[㎝]는 다음 수학식으로 나타낸다;
λ=(2 ×D ×t)1/2
여기에서,
D=DO ×exp(-Ed/kT)
DO=3 ×10-2[㎠/sec]
Ed=1.6 ×1.60 ×10-19[J]
k=1.38 ×10-23[J/k]
또한, Ed는 수소의 확산에너지(1.6eV), T는 비정질 실리콘박막의 온도[k], k는 볼츠만정수이다.
따라서, 수소의 평균이동거리 L[Å]은 다음식으로 나타낼 수 있다:
L=(A ×t ×expB)1/2
단,
A=6.0 ×1014
B=-2.56 ×10-19/(k ×(273＋θ)
우선, 도 4 속에는 각 방치시간 t(X축)에 대한 비정질 실리콘박막 속의 수소의 평균이동거리 L(오른쪽 축)도 병행해서 나타내고 있다.
도 4에서 방치시간 내에서의 수소의 평균이동거리 L을 비정질 실리콘박막의 막두께 d보다도 크게 함으로써 재아몰퍼스화가 일어나는 값 이하의 에너지밀도에서는 애블레이션이 발생하지 않는다. 따라서, 레이져조사에 대한 충분한 내성이 얻어지는 것을 알 수 있다.
특히, 플라즈마 CVD시의 기판온도가 400℃이상으로 높고, 원래의 수소함유량이 적은 경우에는 다음식에 따르고, 방치시간내에서의 비정질 실리콘박막내의 수소 평균이동거리를 비정질 실리콘박막의 막두께보다도 크게 함으로써 다결정화할 때의 레이져조사에 대한 내성을 확보할 수 있다.
(A ×t ×expB)1/2＞d
따라서 필요한 방치시간은 다음 수학식 1로 부여된다.
(수학식 1)
t＞d2/(A ×expB)
마지막에 본 발명의 방법에 기초하여 형성된 다결정 실리콘박막을 반도체 활성층으로서 이용하고 다결정 실리콘박막 트랜지스터를 제조하는 공정의 일례에 대해서 설명한다.
도 5의 (a)에 도시한 바와 같이 유리기판(1) 위에 산화 실리콘박막(2)을 통해서 다결정 실리콘박막(4)을 형성한 후, 이 다결정 실리콘박막(4)을 포토리소그래피에 의해 패터닝하고, 도 5의 (b)에 도시한 바와 같이 다결정 실리콘박막의 섬(5)을 형성한다.
다음에 도 5의 (c)에 도시한 바와 같이 플라즈마 CVD에 의해 산화 실리콘박막(6)을 두께 1000Å으로 퇴적함으로써 게이트 절연막을 형성한다.
다음에 도 5의 (d)에 도시한 바와 같이 스퍼터링에 의해 몰리브덴·탄탈합금을 두께 3000Å으로 퇴적하고, 이것을 포토그리소래피에 의해 패터닝하여 게이트전극(7)을 형성한다.
다음에 도 5의 (e)에 도시한 바와 같이 질량분리형의 이온주입장치를 이용하여 게이트전극(7)을 마스크로 하여 산화 실리콘박막(6)의 위에서 다결정 실리콘박막(4)에 불순물(예를 들면, 인)을 주입하고, 옴 접촉영역(8, 9)을 형성한다. 또한 불순물을 주입하는 경우에는 질량분리형의 이온주입장치에 한하지 않으며 비질량분리형을 사용하여도 좋다.
다음에 도 5의 (f)에 도시한 바와 같이 플라즈마 CVD에 의해 산화 실리콘박막을 두께 4000Å으로 퇴적함으로써 층간절연막(10)을 형성한다. 이 층간 절연막(10)의 위에서 엑시머레이져를 조사하고, 먼저 주입한 불순물을 활성화시킨다. 이어서 층간 절연막(10)을 포토리소그래피에 의해 패터닝하여 접촉홀을 형성한다.
다음에 도 5의 (g)에 도시한 바와 같이 스퍼터링에 의해 몰리브덴·탄탈합금을 두께 4000Å으로 퇴적하고, 이것을 포토리소그래피에 의해 패터닝하고 소스전극(11) 및 드레인전극(12)을 형성한다.
이상의 결과, 다결정 실리콘박막을 반도체 활성층에 이용한 박막 트랜지스터가 완성된다.
본 발명의 다결정 실리콘박막의 제조방법에 의하면, 플라즈마 CVD장치를 이용하여 기판위에 비정질 실리콘박막을 퇴적한 후, 플라즈마 CVD장치의 반응실내에 단시간 기판을 방치함으로써, 효율적으로 비정질 실리콘박막의 탈수소처리를 실시할 수 있다. 이 결과 후속하는 다결정화 시의 레이져빔 조사에 대해서 충분한 내성을 얻을 수 있어 생산성의 향상에 큰 효과가 있다.
특히 플라즈마 CVD에 의한 비정질 실리콘박막의 퇴적 시의 기판온도를 400℃이상으로 설정하고, 또한 방치시의 반응실내의 압력을 퇴적시의 압력보다도 높게 설정함으로써 탈수소처리에 요하는 시간을 단축할 수 있다.
본 발명의 다결정 실리콘박막의 제조방법에 있어서, 반응실내에 방치하고 탈수소처리를 실시하는 시간을 앞서 나타낸 수학식 1에 따라서 방치시간에서의 비정질 실리콘박막내의 수소의 평균이동거리가 비정질 실리콘박막의 막두께에 비해 커지도록 설정하면, 다결정화 시의 레이져빔 조사에 대한 충분한 내성을 확보할 수 있다.

Claims (8)

  1. 반응실내에서 플라즈마 방전에 의해 기판 위에 비정질 실리콘박막을 퇴적하는 공정과,
    상기 반응실내의 압력을 상기 비정질 실리콘박막을 퇴적할 때의 압력보다 올리고, 상기 기판을 상기 반응실내에 방치하는 것에 의해 상기 비정질 실리콘박막에 탈수소처리를 실시하는 공정과,
    상기 탈수소처리 후, 상기 비정질 실리콘박막을 결정화하는 공정을 구비하고, 상기 비정질 실리콘 박막을 퇴적하는 공정은 가열용 히터를 400℃이상으로 설정하여 상기 기판을 가열하면서 실행되고, 상기 탈수소처리를 실시하는 공정은 상기 가열용히터를 400℃이상으로 설정하여 실행되는 것을 특징으로 하는 다결정 실리콘박막의 제조방법.
  2. 제 1 항에 있어서,
    상기 탈수소처리를 실시하는 공정의 상기 반응실내에 방치하는 시간 t(초)는 상기 비정질 실리콘박막의 두께를 d(옹스트롬), 방치할 때의 상기 반응실내의 온도를 θ(℃)로 할 때, t＞d2/(A ×expB)를 만족하는 것을 특징으로 하는 다결정 실리콘박막의 제조방법.
    단,
    A=6.0 ×1014
    B=-2.56 ×10-19/(k ×(273＋θ))
    k=1.38 ×10-23
  3. 제 1 항에 있어서,
    상기 비정질 실리콘박막을 퇴적하는 공정은 반응가스와 캐리어가스가 상기 반응실내로 공급되어 실시되고, 상기 탈수소처리를 실시하는 공정은 상기 캐리어가스를 공급하면서 실시되는 것을 특징으로 하는 다결정 실리콘박막의 제조방법.
  4. 제 3 항에 있어서,
    상기 탈수소처리를 실시하는 공정은 상기 반응가스의 공급을 멈춘 상태에서 실시되는 것을 특징으로 하는 다결정 실리콘박막의 제조방법.
  5. 제 1 항에 있어서,
    상기 결정화하는 공정은 에너지빔을 조사하여 실시되는 것을 특징으로 하는다결정 실리콘박막의 제조방법.
  6. 제 5 항에 있어서,
    상기 에너지빔은 엑시머레이져빔인 것을 특징으로 하는 다결정 실리콘박막의 제조방법.
  7. 제 1 항에 있어서,
    상기 비정질 실리콘박막을 퇴적하는 공정은 매엽식 플라즈마 CVD장치에 의해 실시되는 것을 특징으로 하는 다결정 실리콘박막의 제조방법.
  8. 제 1 항에 있어서,
    상기 비정질 실리콘박막은 수소농도가 10%미만인 것을 특징으로 하는 다결정 실리콘박막의 제조방법.
KR1019980036172A 1997-09-25 1998-09-03 다결정실리콘박막의제조방법 KR100305255B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9-260303 1997-09-25
JP9260303A JPH11102861A (ja) 1997-09-25 1997-09-25 多結晶シリコン薄膜の製造方法

Publications (2)

Publication Number Publication Date
KR19990029468A KR19990029468A (ko) 1999-04-26
KR100305255B1 true KR100305255B1 (ko) 2001-11-02

Family

ID=17346167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980036172A KR100305255B1 (ko) 1997-09-25 1998-09-03 다결정실리콘박막의제조방법

Country Status (4)

Country Link
US (1) US6099918A (ko)
JP (1) JPH11102861A (ko)
KR (1) KR100305255B1 (ko)
TW (1) TW482922B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160142642A (ko) 2015-06-03 2016-12-13 에이피시스템 주식회사 박막 증착장치 및 기판처리방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730368B1 (en) * 1997-09-25 2004-05-04 Kabushiki Kaisha Toshiba Method of preparing a poly-crystalline silicon film
JP4174862B2 (ja) * 1998-08-04 2008-11-05 ソニー株式会社 薄膜トランジスタの製造方法および半導体装置の製造方法
EP1355864A2 (en) * 2000-08-28 2003-10-29 Applied Materials, Inc. Pre-polycoating of glass substrates
JP5127101B2 (ja) * 2001-06-28 2013-01-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103828061B (zh) * 2011-10-07 2018-02-13 应用材料公司 使用氩气稀释来沉积含硅层的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366926A (en) * 1993-06-07 1994-11-22 Xerox Corporation Low temperature process for laser dehydrogenation and crystallization of amorphous silicon
JPH09246198A (ja) * 1996-03-01 1997-09-19 Matsushita Electric Ind Co Ltd 高易動度多結晶シリコン薄膜の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766344A (en) * 1991-09-21 1998-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor
JPH07221035A (ja) * 1994-02-07 1995-08-18 Semiconductor Energy Lab Co Ltd 基板処理装置およびその動作方法
JP3193333B2 (ja) * 1997-10-24 2001-07-30 株式会社半導体エネルギー研究所 マルチチャンバー装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366926A (en) * 1993-06-07 1994-11-22 Xerox Corporation Low temperature process for laser dehydrogenation and crystallization of amorphous silicon
JPH09246198A (ja) * 1996-03-01 1997-09-19 Matsushita Electric Ind Co Ltd 高易動度多結晶シリコン薄膜の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160142642A (ko) 2015-06-03 2016-12-13 에이피시스템 주식회사 박막 증착장치 및 기판처리방법
KR101734386B1 (ko) 2015-06-03 2017-05-12 에이피시스템 주식회사 박막 증착장치 및 기판처리방법

Also Published As

Publication number Publication date
US6099918A (en) 2000-08-08
TW482922B (en) 2002-04-11
KR19990029468A (ko) 1999-04-26
JPH11102861A (ja) 1999-04-13

Similar Documents

Publication Publication Date Title
US6027987A (en) Method of manufacturing a crystalline semiconductor
US6017779A (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US5977559A (en) Thin-film transistor having a catalyst element in its active regions
US6169292B1 (en) Thin film type monolithic semiconductor device
KR100473996B1 (ko) 비정질 실리콘의 결정화 방법
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
KR100392120B1 (ko) 다결정 실리콘 막의 형성 방법
JPH11204435A (ja) 半導体装置及びその作製方法
US6300659B1 (en) Thin-film transistor and fabrication method for same
US6486046B2 (en) Method of forming polycrystalline semiconductor film
JP2001102587A (ja) 薄膜トランジスタおよびその製造方法ならびに半導体薄膜の製造方法
JP2003158137A (ja) 薄膜半導体装置及びその製造方法
KR100305255B1 (ko) 다결정실리콘박막의제조방법
JPH1084114A (ja) 薄膜半導体装置及びその製造方法
JP2004158850A (ja) 多結晶シリコン膜形成方法とこれを利用した薄膜トランジスタの製造方法
JP3204735B2 (ja) 水素化アモルファスシリコン薄膜トランジスタの製造方法
US6730368B1 (en) Method of preparing a poly-crystalline silicon film
JP2001127301A (ja) 半導体装置および半導体装置の製造方法
JPH0817741A (ja) 半導体基板の製造方法および半導体装置の製造方法
JPH09246182A (ja) 半導体装置およびその製造方法
KR100209586B1 (ko) 다결정 실리콘 박막트랜지스터의 제조방법
JPH09172179A (ja) 半導体装置の製造方法
JPH09213966A (ja) 半導体装置の製造方法
JP2001308007A (ja) 多結晶半導体膜の形成方法、形成装置、及び多結晶半導体薄膜トランジスタの製造方法
JPH08213633A (ja) 薄膜トランジスタおよびその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060630

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee