JPH09213966A

JPH09213966A - 半導体装置の製造方法

Info

Publication number: JPH09213966A
Application number: JP1506896A
Authority: JP
Inventors: Hisafumi Saito; 尚史斉藤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-01-31
Filing date: 1996-01-31
Publication date: 1997-08-15

Abstract

(57)【要約】【課題】多結晶シリコン薄膜を活性層とする半導体装
置の製造方法において、結晶粒界の極めて少ない大粒径
の結晶粒を有する多結晶シリコン薄膜を形成し、かつ、
この多結晶シリコン薄膜を活性層とする高電界効果移動
度を有し、かつオフ時のリーク電流の少ない半導体装置
を実現する半導体装置の製造方法を提供する。【解決手段】絶縁性基板上に下地膜と、非晶質シリコ
ン薄膜を順に堆積し、その後、非晶質シリコン薄膜上に
非晶質シリコン薄膜よりも比熱容量の小さい材料を所定
の間隔で選択的に配置し、絶縁性基板の裏面側よりレー
ザー光を照射して結晶化を行い結晶性半導体薄膜とす
る。その後所定の間隔で配置された比熱容量の小さい材
料間にあたる領域の結晶性半導体薄膜上に窒化膜による
マスクパターンを形成し、その他の領域の結晶性半導体
薄膜の表面を露出させた後、その領域を膜厚方向に全て
熱酸化することにより素子間分離を行う。また、窒化膜
によるマスクパターンは比熱容量の小さい材料をマスク
とした裏面露光により形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は結晶性半導体薄膜を
用いた半導体装置に関し、特にアクティブマトリクス型
液晶表示装置等に使用される多結晶シリコン薄膜トラン
ジスタの製造方法等に関するものである。

【０００２】

【従来の技術】近年、薄型で軽量、かつ低消費電力であ
る利点を有するディスプレイとしてアクティブマトリク
ス型液晶表示装置が注目を集めている。その中でも大面
積化、高解像度化及び低コスト化等の要求から、安価な
低融点ガラス基板上に液晶駆動素子としての多結晶シリ
コン薄膜を用いた薄膜トランジスタ（以下ＴＦＴと称す
る。）を形成する技術に大きな期待が寄せられている。
ＴＦＴの活性層となる半導体薄膜としての多結晶シリコ
ン薄膜を低融点ガラス基板上に６００℃程度の低温で作
成する技術としては、低融点ガラス基板上に非晶質シリ
コン薄膜を堆積した後に６００℃程度の温度で数時間〜
数十時間熱処理して結晶化させる固相成長法や、特開平
６−３４９９７号公報、特開平６−６９１２８号公報あ
るいは特開平６−１４０３２１号公報に示されるよう
に、レーザー光等を照射してその部分の非晶質シリコン
膜を瞬時に熔融させ再結晶化させるレーザー結晶化法等
の方法が提案されている。

【０００３】多結晶化されたシリコン薄膜は、その後Ｔ
ＦＴの活性層となる部分が島状にパターニングされ、表
面処理を施された後、その上にゲート絶縁膜が形成され
る。低温でゲート絶縁膜を作成する方法としては、プラ
ズマ化学気相成長法（ＰＣＶＤ）、減圧化学気相成長法
（ＬＰＣＶＤ）、光化学気相成長法、低温で半導体薄膜
の表面に熱酸化膜を形成する方法等がある。上述の多結
晶化されたシリコン薄膜を島状にパターニングする素子
間分離の工程として、シリコン薄膜上にフォトレジスト
を形成して、このフォトレジストをマスクとしてシリコ
ン薄膜をエッチングして分断することにより素子間分離
を行っていた。しかし、シリコン薄膜をエッチングする
際、下地膜の一部も同時にエッチングされるため結果と
してシリコン薄膜の厚さ以上の段差が生じることにな
り、後の工程でシリコン薄膜の上層に形成されるゲート
配線等の断線の原因となっていた。そこで特開平７−６
６４２４号公報に示されるようにシリコン薄膜を分断し
て素子間分離を行わずに、素子領域以外のシリコン薄膜
を熱的に酸化することによって素子間分離を行うことが
提案されている。

【０００４】

【発明が解決しようとする課題】高電界効果移動度を有
する多結晶シリコン薄膜を活性層に用いたＴＦＴを作製
する際の課題は、絶縁性基板の全面にわたって低温で、
かつ均一に大粒径の多結晶シリコン薄膜を形成するこ
と、その多結晶シリコン薄膜を活性層に用いたＴＦＴの
オフ時のリーク電流を低減することである。

【０００５】多結晶シリコン薄膜はある大きさの分布を
持ったシリコンの単結晶粒が集合したものであり、その
単結晶粒どうしが接する部分に結晶粒界が形成される。
多結晶シリコン薄膜の電気的特性は結晶粒径および結晶
粒界の格子欠陥密度によって左右される。従って半導体
装置を製造する場合は単結晶粒あるいは可能な限り結晶
粒界の少ない大粒径の結晶粒により半導体装置の活性層
を構成することが望ましい。特に活性層中に結晶粒界が
多数存在すると、この結晶粒界に沿ってリーク電流が流
れることになり、ＴＦＴの特性を著しく損なうことにな
る。

【０００６】多結晶シリコン薄膜形成方法としては、主
に固相成長法とレーザー結晶化法に大別される。固相成
長法は絶縁性基板上に堆積された非晶質シリコン薄膜を
６００℃程度の低温熱処理により多結晶化する方法であ
るが、その結晶化に数時間〜数十時間という長時間を要
するため製造工程におけるスループットが極めて悪い。
また、多結晶化された多結晶シリコン薄膜の電界効果移
動度が小さいという課題も有している。一方、レーザー
結晶化法は絶縁性基板上に堆積された非晶質シリコン薄
膜にレーザー光を照射し、非晶質シリコン薄膜を瞬時に
熔融、再結晶化させることにより多結晶化する方法であ
り、結晶化が短時間で行えるうえ、レーザ結晶化法によ
る多結晶シリコン薄膜は高電界効果移動度を有するとい
う特徴がある。そのため現在では多数の研究機関で実用
化に向けた活発な研究開発が行われている。

【０００７】上述のレーザー結晶化法では結晶化にもち
いるレーザー光が図６に示すような強度分布を有してお
り、この温度分布は照射されるレーザー光のビームスポ
ットの径あるいは幅が小さくなる程、より顕著となる傾
向にある。即ち、基板上に下地膜２を介して積層した非
晶質シリコン薄膜３にレーザー光Ａ又はＢが照射された
とき、レーザー光Ａ又はＢが照射された領域の非晶質シ
リコン薄膜３には図６（ｂ）に示す強度分布に対応する
ように、レーザー光が照射された領域の中心部Ｏが最も
高温となり、周辺部に向かうに従い中心部に比べて温度
が低下するような温度分布が生じる。図６に点線Ｂで示
すようにビームスポット径あるいは幅が小さい場合の強
度分布は、実線Ａで示したビームスポット径あるいは幅
が大きい場合より急峻になる。そのためレーザー光が照
射された領域の非晶質シリコン薄膜中に不均一な核発生
が起き、その結晶核から不規則に結晶粒が成長するた
め、結果的に大粒径の結晶粒や小粒径の結晶粒が混在し
て成長することになり、基板全面にわたって均一な結晶
粒を得ることが困難であるという問題を有している。そ
こで従来は非晶質シリコン薄膜の上部または下部に部分
的に金属膜を設け、レーザー光の照射による温度分布を
均一にする試みや、金属膜によりレーザー光を遮光して
金属膜のない部分の非晶質シリコン薄膜を結晶化した
後、金属膜を取り除いき再度レーザー光を照射すること
により均一な結晶粒を得る方法、あるいは光学的手法に
よりレーザー光の強度分布を均一する方法等が提案され
ている。

【０００８】しかしながらこれらの方法では均一な粒径
の結晶粒が得られる反面、レーザー光が照射された領域
における非晶質シリコン薄膜の温度分布がほぼ均等にな
るため非晶質シリコン薄膜中に多数の結晶核が発生して
しまい、それぞれの結晶粒の成長面がぶつかり合い結晶
成長がすぐに飽和してしまうため大粒径の結晶粒を得る
ことが困難である。また、レーザー結晶化法では非晶質
シリコン薄膜中の水素の爆発的な気化等によってレーザ
ー光を照射した非晶質シリコン薄膜の表面に凹凸が生じ
易く、これが絶縁膜との界面準位密度や、ＴＦＴの特性
の優劣を左右する大きな要因となった。

【０００９】従来はこのようにして得られた多結晶シリ
コン薄膜をエッチングにより分断するか、あるいは素子
領域以外を熱的に酸化させることで所定の島形状に加工
していた。しかしながら、上述の結晶化方法で得られた
多結晶シリコン薄膜を用いてＴＦＴを製造する限り、絶
縁性基板上に形成された多結晶シリコン薄膜のいずれの
領域を、いずれの素子間分離の方法により島状に加工し
たとしても、その多結晶シリコン薄膜は大粒径の結晶粒
によるものではなく、膜中には多数の結晶粒界を有して
いる。即ち、従来の素子間分離の方法では絶縁性基板上
に形成された多結晶シリコン薄膜の結晶性、結晶粒の大
小、結晶粒界の有無に関係なく所定の領域を素子領域と
して分離していた。従ってＴＦＴの活性層、特にチャネ
ル領域の結晶性や結晶粒界に関してはまったく考慮され
ておらず、そのためＴＦＴのオフ時のリーク電流を低減
させることが十分に行えないという課題を有していた。

【００１０】本発明は上述の課題を解決するもので、絶
縁性基板上に選択的に均一な大粒径の結晶粒を実現する
ことで、活性層、特にチャネル領域の結晶粒界が極めて
少ない低リーク電流、かつ高電界効果移動度を有する半
導体装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明の特許請求の範囲の請求項１記載の半導体
装置の製造方法は、絶縁性基板上に非晶質半導体薄膜を
堆積する工程と、非晶質半導体薄膜上に非晶質半導体薄
膜よりも比熱容量の小さい材料を所定の間隔で選択的に
配置する工程と、絶縁性基板の非晶質半導体薄膜を堆積
した表面とは別の表面側からレーザー光を照射して非晶
質半導体薄膜を結晶化させ、結晶性半導体薄膜とする工
程と、所定の間隔で選択的に配置された比熱容量の小さ
い材料間の領域にマスクパターンを形成する工程と、非
晶質半導体薄膜よりも比熱容量の小さい材料を除去して
結晶性半導体薄膜の表面を露出させ、マスクパターンを
マスクとして熱酸化させることにより半導体素子間を分
離する工程を有することを特徴とする。

【００１２】また、請求項２記載の半導体装置の製造方
法は、絶縁性基板上に非晶質半導体薄膜を堆積する工程
と、非晶質半導体薄膜上に窒化膜を堆積する工程と、窒
化膜上に非晶質半導体薄膜よりも比熱容量の小さい材料
を所定の間隔で選択的に配置する工程と、絶縁性基板の
非晶質半導体薄膜を堆積した表面とは別の表面側からレ
ーザー光を照射して非晶質半導体薄膜を結晶化させ、結
晶性半導体薄膜とする工程と、所定の間隔で選択的に配
置された比熱容量の小さい材料間の領域にフォトレジス
トによるマスクパターンを形成する工程と、フォトレジ
ストをマスクとして比熱容量の小さい材料及び窒化膜の
一部をエッチング除去して結晶性半導体薄膜の表面を露
出させる工程と、窒化膜によるマスクパターンをマスク
として結晶性半導体薄膜を熱酸化させることにより半導
体素子間を分離する工程を有することを特徴とする。

【００１３】また、請求項３記載の半導体装置の製造方
法は、絶縁性基板上に非晶質半導体薄膜を堆積する工程
と、非晶質半導体薄膜上に窒化膜を堆積する工程と、窒
化膜上に非晶質半導体薄膜よりも比熱容量の小さい材料
を所定の間隔で選択的に配置する工程と、絶縁性基板の
非晶質半導体薄膜を堆積した表面とは別の表面側からレ
ーザー光を照射して非晶質半導体薄膜を結晶化させ、結
晶性半導体薄膜とする工程と、所定の間隔で選択的に配
置された比熱容量の小さい材料間の領域にフォトレジス
トによるマスクパターンを形成する工程と、フォトレジ
ストをマスクとして比熱容量の小さい材料及び窒化膜の
一部をエッチング除去して結晶性半導体薄膜の表面を露
出させる工程と、窒化膜によるマスクパターンをマスク
として結晶性半導体薄膜を熱酸化させることにより半導
体素子間を分離する工程と、窒化膜によるマスクパター
ンをエッチング除去して結晶性半導体薄膜の表面を露出
させた後、再度、結晶性半導体薄膜を熱酸化する工程を
有することを特徴とする。

【００１４】また、請求項４記載の半導体装置の製造方
法は、絶縁性基板上に非晶質半導体薄膜と、酸化シリコ
ン膜とを同一成膜装置内で連続して堆積する工程と、酸
化シリコン膜上に窒化膜を堆積する工程と、窒化膜上に
非晶質半導体薄膜よりも比熱容量の小さい材料を所定の
間隔で選択的に配置する工程と、絶縁性基板の非晶質半
導体薄膜を堆積した表面とは別の表面側からレーザー光
を照射して非晶質半導体薄膜を結晶化させ、結晶性半導
体薄膜とする工程と、所定の間隔で選択的に配置された
比熱容量の小さい材料間の領域にフォトレジストによる
マスクパターンを形成する工程と、フォトレジストをマ
スクとして比熱容量の小さい材料、及び窒化膜の一部、
酸化シリコン膜の一部をエッチング除去して結晶性半導
体薄膜の表面を露出させる工程と、窒化膜によるマスク
パターンをマスクとして結晶性半導体薄膜の膜厚方向に
全てを熱酸化させることにより半導体素子間を分離する
工程を有することを特徴とする。

【００１５】また、請求項５記載の半導体装置の製造方
法は、請求項１乃至４記載の半導体装置の製造方法にお
いて、半導体素子間は非晶質半導体薄膜よりも比熱容量
の小さい材料によるパターンによって自己整合的に分離
されていることを特徴とする。

【００１６】また、請求項６記載の半導体装置の製造方
法は、請求項１乃至４記載の半導体装置の製造方法にお
いて、窒化膜によるマスクパターンは非晶質半導体薄膜
よりも比熱容量の小さい材料をマスクとした裏面露光に
より形成されることを特徴とする。

【００１７】また、請求項７記載の半導体装置の製造方
法は、請求項１乃至４記載の半導体装置の製造方法にお
いて、非晶質半導体薄膜よりも比熱容量の小さい材料は
金属膜であり、その金属膜はＣｒ、Ｔａ、Ｔｉ、Ｎｂ、
Ｎｉ、Ｍｏ、Ｗまたはこれらの合金あるいはシリサイド
から選ばれる少なくとも一つであることを特徴とする。

【００１８】本発明の半導体装置の製造方法によれば、
絶縁性基板上に非晶質シリコン薄膜を堆積し、その上に
非晶質シリコン薄膜より比熱容量の小さい材料を所定の
間隔で配置して、絶縁性基板の裏面側からレーザー光を
照射して非晶質シリコン薄膜を結晶化するようにしたた
め、選択的に大粒径の結晶粒を得ることができる。その
後、比熱容量の小さい材料が形成されていた領域に対応
する結晶性シリコン薄膜の表面を露出させ、膜厚方向に
全て熱酸化して素子間を分離する。即ち、大粒径の結晶
粒が成長した領域のみが熱酸化されずに残存することに
なり、その領域をＴＦＴの活性層として用いることによ
り、特にＴＦＴのチャネル領域における結晶粒界を極め
て少なくすることができ、ＴＦＴのオン電流を減少させ
ることなく、オフ時のリーク電流を効果的に低減するこ
とができる。

【００１９】また、結晶性シリコン薄膜を熱酸化させる
際のマスクとなる窒化膜によるマスクパターンの形成
を、非晶質シリコン薄膜に絶縁性基板の裏面側からレー
ザー光を照射して結晶化させた後、非晶質シリコン薄膜
より比熱容量の小さい材料をマスクとして裏面露光によ
り行うため、新たにそのためのフォトマスクを用いるこ
となく、比熱容量の小さい材料に自己整合的に窒化膜に
よるマスクパターンを形成することができる。更に、結
晶性シリコン薄膜を熱酸化して素子間を分離させた後、
窒化膜によるマスクパターンを除去して結晶性シリコン
薄膜の表面を露出させ、再度熱酸化により結晶性シリコ
ン薄膜の一部を酸化させることにより、酸化された膜は
高品質の酸化シリコン膜となり、ＴＦＴの活性層と良好
な界面状態を形成する。ＴＦＴの活性層は薄膜化され、
ＴＦＴのオン電流を減少させることなく、オフ時のリー
ク電流を効果的に低減することができる。

【００２０】以上のように本発明は高性能な半導体装
置、特に高い電界効果移動度を持つ高性能のＴＦＴを実
現し、このようなＴＦＴから構成される半導体装置ある
いは半導体回路を効率良く製造することができる。

【００２１】

【発明の実施の形態】以下、本発明の詳細を図面に基づ
いて説明する。図５（ａ）は本発明の半導体装置の製造
方法の主要部を示す断面図、図５（ｂ）は同平面図、図
５（ｃ）はＴＦＴの構造を示す断面図である。

【００２２】絶縁性基板１上に下地膜２、非晶質シリコ
ン薄膜３を順に堆積し、更にその上に非晶質シリコン薄
膜よりも比熱容量の小さい材料、例えば金属膜４を所定
の間隔で選択的に配置して、非晶質シリコン薄膜３に所
定の間隔でスリット状の露出部を設け、絶縁性基板の裏
面側からレーザー光５を一方の端部から他方の端部へ繰
り返し走査を行って全面照射して結晶化している。この
とき金属膜４が設けられていない露出部では結晶粒界２
０の極めて少ない良好な結晶粒が得られる。このように
して得られた結晶性シリコン薄膜の結晶粒界の極めて少
ない部分をＴＦＴの活性層、特にチャネル領域６として
用いることにより、高性能、特にオフ時のリーク電流が
少ないＴＦＴを実現することが可能となる。

【００２３】発明者らが実験を行った結果、非晶質シリ
コン薄膜上あるいは非晶質シリコン薄膜上に金属膜を設
け、絶縁性基板の裏面側からレーザー光を照射した場合
と、金属膜を設けずに絶縁性基板の裏面側からレーザー
光を照射した場合では結晶化後の結晶性に違いがあるこ
とが判明した。図７はレーザー光が照射された非晶質シ
リコン薄膜の温度の時間的変化を示している。図７の曲
線ｂに示すようにレーザー光が照射された非晶質シリコ
ン薄膜は一旦、熔融された後、徐々に冷却される間に結
晶化が進行する。この冷却に要する時間が長い方がより
大きな結晶粒が得られ、結晶性も良好となる。しかし、
曲線ａに示すように非晶質シリコン薄膜上に金属膜が設
けられている場合には、非晶質シリコン薄膜は一旦、融
点以上に加熱され熔融するが、熱が金属膜の方に流出あ
るいは吸収されることにより一気に冷却されることにな
り、短時間で結晶化が完了してしまう。そのため大きな
結晶粒が得られないのである。

【００２４】以上の結果から、発明者らは更に鋭意検討
を重ね、下地膜２を介して基板１に形成した非晶質シリ
コン薄膜３上に選択的に非晶質シリコン薄膜よりも比熱
容量の小さい材料を設けることで図８に示すようにレー
ザー光５が照射された部分の非晶質シリコン薄膜に温度
分布を生じさせることにより、単一核からの結晶成長が
可能となり、結晶粒界が極めて少ない均一で大粒径の結
晶粒を得ることができることを見出したものである。

【００２５】図８（ａ）において、レーザー光の照射さ
れたスポットの中に比熱容量の小さい材料によるパター
ンが存在しない部分では照射されたレーザー光は非晶質
シリコン薄膜に吸収される。一方、比熱容量の小さい材
料によるパターンが存在する部分では照射されたレーザ
ー光は一旦非晶質シリコン薄膜に吸収されるが、熱が金
属膜の方に流出あるいは吸収されることにより一気に冷
却されることになり、そのためレーザー光の照射範囲内
の非晶質シリコン薄膜の温度分布はレーザー光の照射直
後に高温領域と低温領域が交互に繰り返されることにな
る。このような温度分布を図８（ｂ）に示す。この結
果、低温領域における非晶質シリコン薄膜は短時間で結
晶化が完了してしまう。一方、高温領域における非晶質
シリコン薄膜は徐々に結晶化が進行して、結晶成長距離
が低温領域における非晶質シリコン薄膜の結晶成長距離
よりも長くなるため、結晶粒界の極めて少ない大粒径の
結晶粒を得ることができるのである。

【００２６】本発明において使用されるレーザーアニー
ル装置の概念図を図９に示す。レーザー光は高周波数、
高エネルギーで出力する方が安定したレーザー光が得ら
れる。レーザー光の強度を発振周波数等で調整しようと
するとレーザー発振器２１から出力されたレーザー光は
不安定なものとなる。そのため初に高周波数、高エネル
ギーで出力しておき、アッテネーター２２と呼ばれる光
学フィルタでその強度が調整される。次にホモジナイザ
ー２３で所定のビーム形状にされた後、プロセスチャン
バー２４内のステージ２５の上の基板２６に垂直に照射
される。基板全体のアニール処理はステージ２５を移動
させながら行う。

【００２７】（実施の形態１）次に本発明の製造方法の
詳細を説明する。図１（ａ）〜（ｆ）は本発明の製造方
法の詳細を示す断面図である。本発明の実施の形態では
絶縁性基板の例としてガラス基板を用いて説明する。プ
ロセス温度は石英基板であれば、１２００℃の高温プロ
セスにも耐えられるが、ガラス基板を用いる場合には、
歪点が低いため約６００℃程度の低温に制限される。よ
り大面積で、かつ安価な基板を用いようとする場合には
ガラス基板の方が有利である。

【００２８】図１（ａ）に示すように、まず初めにガラ
ス基板等の絶縁性基板１上に減圧ＣＶＤ法、プラズマＣ
ＶＤ法またはスパッタリング法等により下地膜２となる
第１の絶縁膜としてＳｉＯ₂膜を形成する。引き続きそ
の上に減圧ＣＶＤ法またはプラズマＣＶＤ法等により非
晶質シリコン薄膜３としてノンドープ非晶質シリコン薄
膜を１０〜４０ｎｍ、例えば約３０ｎｍの膜厚で堆積さ
せる。その後、絶縁性基板をＣＶＤ装置のチャンバーよ
り取り出してスパッタ法等により非晶質シリコン薄膜上
に非晶質シリコン薄膜よりも比熱容量の小さい材料、例
えば金属膜４を形成する。金属膜４は非晶質シリコン薄
膜から熱を吸収する役割を持つため、膜厚が極端に薄い
と効果が少ない。そのため膜厚は１００〜５００ｎｍ程
度は必要であり、例えば本発明の実施の形態では約３０
０ｎｍ堆積させ、所定の形状にパターニングした。

【００２９】本発明の半導体装置は液晶表示装置の絵素
電極をスイッチングする駆動素子として使用されるＴＦ
Ｔであるので、ＴＦＴを形成する領域以外の領域を熱酸
化して素子間を分離する必要があるため、図１０（ａ）
に示すような素子を形成する領域に対応する窓を設けた
格子状である必要がある。金属膜４の窓パターンの間隔
は素子間の間隔と同程度とした。この後の工程でゲート
電極等をパターニングする際のアライメント誤差等を考
慮して金属膜４の窓パターンの寸法は活性層の寸法より
もやや大きめに設定する方が好ましい。本発明の実施の
形態では長辺方向を４０μｍ〜６０μｍ、例えば５０μ
ｍ程度とし、短辺方向を例えば１０μｍ程度とした。金
属膜の窓パターンの寸法や間隔は製造するＴＦＴの形
状、大きさによって適宜決定すればよく、図１０（ｂ）
に示すような形状であっても差し支えない。また、金属
膜の窓パターンの寸法が１０μｍ〜２０μｍあるいは１
００μｍ〜１５０μｍであっても本発明の効果を損なう
ものではない。単に結晶化を行う場合は、図１１（ｂ）
に示すように格子状又は図１１（ｃ）に示すようにスト
ラ状でも良い。金属膜のパターンは結晶粒界の位置を制
御し易いストライプ状とするのが好適ではあるが、島状
であっても同様の効果を得ることができる。

【００３０】金属膜としては耐熱性のあるＣｒ、Ｔａ、
Ｔｉ、Ｎｂ、Ｎｉ、Ｍｏ、Ｗ等もしくはこれらの合金あ
るいはシリサイド等を用いることが好適である。上述の
工程において、第１の絶縁膜を形成する工程と非晶質シ
リコン薄膜を形成する工程との間に熱処理等の工程が追
加されても全く問題ない。例えば絶縁性基板上に下地膜
となる第１の絶縁膜を形成した後、その絶縁膜の緻密化
や膜質を向上させるために熱処理等を施し、その後非晶
質シリコン薄膜を形成しても良い。本発明においては、
成膜工程間に他の工程を追加しても本発明の効果を損な
うことはない。

【００３１】次に図１（ｂ）に示すように絶縁性基板１
の裏面側からレーザー光５を照射して、非晶質シリコン
薄膜３を結晶化する。使用するレーザー光としてはＸｅ
Ｃｌエキシマレーザー（波長３０８ｎｍ）、ＫｒＦエキ
シマレーザー（波長２４８ｎｍ）、ＡｒＦエキシマレー
ザー（波長１９３ｎｍ）、ＸｅＦエキシマレーザー（波
長３５３ｎｍ）等を用いることができる。絶縁性基板が
石英基板であれば基板によるレーザー光の吸収は僅かで
あるが、低融点ガラス基板を用いる場合にはレーザー光
の波長によっては基板によるレーザー光の吸収が起こる
ため、比較的吸収が少ないＸｅＣｌエキシマレーザー、
ＸｅＦエキシマレーザー等を用いることが望ましい。レ
ーザー光の照射条件はレーザー光を照射される膜の膜
質、膜厚等により異なる。本発明の実施の形態では絶縁
性基板や下地膜によるレーザー光の吸収による損失を考
慮してレーザー光のエネルギー密度は２００〜４００ｍ
Ｊ／ｃｍ²、例えば２５０ｍＪ／ｃｍ²程度とした。レー
ザー光照射時に基板を２００〜３００℃、あるいは４０
０℃に加熱しても良い。レーザー光の形状はレンズ等の
光学系により数ｍｍ角〜数ｃｍ角程度のスポット状のも
のや、長辺が数ｃｍ〜十数ｃｍ程度、短辺が数ｍｍ程度
の長尺状に加工することができ、いずれのレーザー光も
本発明の実施の形態では用いることができる。本発明の
実施の形態のように絶縁性基板の裏面側からレーザー光
を照射すると、半導体薄膜の表面が粗面化したり凹凸が
発生する等の悪影響を回避する効果がある。

【００３２】次に図１（ｃ）に示すようにプラズマＣＶ
Ｄ法等によりＳｉＮ_X膜６を堆積する。本発明の実施の
形態では約１００ｎｍ程度堆積させた。続いてレジスト
７を全面に塗布して所定の形状にパターン化する。本実
施の形態では絶縁性基板１のレジスト７を塗布した表面
と反対側の表面、即ち絶縁性基板１の裏面側から露光８
を行う。金属膜４をマスクとして裏面露光を行うことに
より、レジスト７は下方に金属膜４が設けられていない
ＳｉＮ_X膜６の表面にパターン化されることになる。金
属膜４マスクとして自己整合的にレジスト７をパターン
化するため、この工程においてフォトマスクは必要な
い。

【００３３】次に図１（ｄ）に示すようにレジスト７に
よって被覆されたＳｉＮ_X膜６以外のＳｉＮ_X膜６及び金
属膜４をエッチングにより除去して結晶性シリコン薄膜
９の表面を露出させる。ＳｉＮ_X膜６はＨＦ（フッ化水
素）＋ＨＮＯ₃（硝酸）、混合比１：１００によるエッ
チング液を用いて除去することができる。ＣＦ₄（四フ
ッ化炭素）＋Ｏ₂ガスを用いたドライエッチングによっ
ても除去することが可能である。金属膜４は例えばＴａ
を用いた場合はＨＦ＋ＨＮＯ₃、混合比１：１００によ
るエッチング液を用いて除去することができる。Ｔｉを
用いた場合はＥＤＴＡ（エチレンジアミン四酢酸）＋Ｈ
₂Ｏ₂（過酸化水素）＋ＮＨ₃（アンモニア）、混合比
１：２４：８によるエッチング液を用いて除去すること
ができる。Ｍｏを用いた場合はＨ₂ＳＯ₄（硫酸）＋ＨＮ
Ｏ₃（硝酸）＋Ｈ₂Ｏ、混合比１：１：３によるエッチン
グ液あるいはＨＦ（フッ化水素）＋ＨＮＯ₃＋ＣＨ₃ＣＯ
ＯＨ（酢酸）、混合比１：２０：３０によるエッチング
液を用いて除去することができる。

【００３４】次に図１（ｅ）に示すようにパターン化さ
れたＳｉＮ_X膜６を残してレジスト７を剥離した後、基
板を酸化雰囲気中に保持して露出した結晶性シリコン薄
膜９を厚さ方向に全て熱酸化させた。これにより素子間
の分離が行われ、ＴＦＴの活性層１１と素子間を分離す
るＳｉＯ₂膜１０が形成される。本発明の実施の形態で
は例えば１０％の水蒸気を含む１気圧、６００℃の酸素
雰囲気に３時間程度保持した。加熱時間は加熱温度と結
晶性シリコン薄膜８の膜厚によって決定される。加熱温
度を一定とすれば結晶性シリコン薄膜８の膜厚が薄けれ
ば短時間で熱酸化が完了し、膜厚が厚ければ熱酸化に長
時間を要することになる。加熱温度は用いられる基板の
材質や結晶性シリコン薄膜の膜質等を考慮して５００〜
６５０℃の範囲内で適宜決定すればよい。加熱温度を５
００〜６５０℃の範囲とすると、通常の半導体装置の活
性層に用いられるシリコン薄膜であれば、加熱時間は概
ね３〜５時間程度が好ましい範囲である。熱酸化された
結晶性シリコン薄膜は初期の膜厚の１．５〜２倍程度の
膜厚のＳｉＯ₂膜１０となる。

【００３５】次に図１（ｆ）に示すようにＳｉＮ_X膜６
を除去し、続いてゲート絶縁膜となる第２の絶縁膜１２
およびゲート電極１３を形成する。ゲート電極には低抵
抗の配線材料であるＡｌ系の金属を用いることができ
る。耐熱性等を考慮してＡｌ−Ｔｉ等のＡｌ合金を用い
ることが望ましい。次に活性層１０にイオン注入法、レ
ーザードーピング法、あるいはプラズマドーピング法等
を用いてＮチャネルトランジスタを作成するときにはＰ
⁺、Ｐチャネルトランジスタを作成するときにはＢ⁺をド
ーピングしてソース領域およびドレイン領域１４を形成
する。ゲート電極１３の下方領域はチャネル領域１５と
なる。その後、レーザーアニール等の方法を用いて不純
物の活性化を行い、その後層間絶縁膜１６を積層する。
層間絶縁膜１６には段差被覆性のよい有機シランを材料
としたプラズマＣＶＤ法等によるＳｉＯ₂膜を数百ｎｍ
〜数μｍ積層するのが一般的である。また、他には窒化
シリコン膜を用いることもできる。次に層間絶縁膜１６
及びゲート絶縁膜１２にコンタクトホールを開口し、ソ
ース電極およびドレイン電極１７を形成する。ソース電
極及びドレイン電極１７はゲート電極１３と同様にＡｌ
系の金属で形成する。Ａｌ系の金属以外に高融点金属を
用いても良い。高融点金属はＡｌに比べて段差被覆性に
優れている。以上、本発明の実施の形態において、素子
間を分離するＳｉＯ₂膜形成後のＴＦＴの製造方法はそ
の一例を示したものであり、ＴＦＴの製造方法はこれに
限定されるものではない。

【００３６】（実施の形態２）図２（ａ）〜（ｆ）は本
発明の他の製造方法の詳細を示す断面図である。本発明
の実施の形態では絶縁性基板の例としてガラス基板を用
いて説明する。プロセス温度は石英基板であれば、１２
００℃の高温プロセスにも耐えられるが、ガラス基板を
用いる場合には、歪点が低いため約６００℃程度の低温
に制限される。より大面積で、かつ安価な基板を用いよ
うとする場合にはガラス基板の方が有利である。

【００３７】図２（ａ）に示すように、まず初めにガラ
ス基板等の絶縁性基板１上に減圧ＣＶＤ法、プラズマＣ
ＶＤ法またはスパッタリング法等により下地膜２となる
第１の絶縁膜としてＳｉＯ₂膜を形成する。引き続きそ
の上に減圧ＣＶＤ法、またはプラズマＣＶＤ法等により
非晶質シリコン薄膜３としてノンドープ非晶質シリコン
薄膜を１０〜５０ｎｍ、例えば約４０ｎｍの膜厚で堆積
させる。次にＳｉＮ_X膜６を例えば約１００ｎｍの膜厚
で堆積させる。下地膜２、非晶質シリコン薄膜３、Ｓｉ
Ｎ_X膜６の成膜をその都度、成膜装置から取り出すこと
なく、同一装置内で連続して行っても良い。同一装置内
で連続して成膜すれば各膜の界面が外気に晒されること
なく、清浄な状態に保たれるため、半導体装置の特性を
向上させることができる。更に製造工程も短縮でき、ス
ループットも向上するという利点がある。その後、絶縁
性基板を成膜装置のチャンバーより取り出してスパッタ
法等により非晶質シリコン薄膜３上に非晶質シリコン薄
膜よりも比熱容量の小さい材料、例えば金属膜４を形成
する。金属膜４は非晶質シリコン薄膜から熱を吸収する
役割を持つため、膜厚が極端に薄いと効果が少ない。そ
のため膜厚は１００〜５００ｎｍ程度は必要であり、例
えば本発明の実施の形態では約３００ｎｍ堆積させ、所
定の形状にパターニングした。本発明の実施の形態では
窓パターンの寸法を長辺方向を４０μｍ〜６０μｍ、例
えば５０μｍ程度とし、短辺方向を例えば１０μｍ程度
とした。以下、上述の実施の形態１と同様である。

【００３８】次に図２（ｂ）に示すように絶縁性基板の
裏面側からレーザー光５を照射して、非晶質シリコン薄
膜３を結晶化する。使用するレーザー光および照射条件
は上述の実施の形態１と同様である。上述のように実施
の形態２においても絶縁性基板の裏面側からレーザー光
を照射するため、半導体薄膜の表面が粗面化したり凹凸
が発生する等の悪影響を回避する効果がある。

【００３９】次に図２（ｃ）に示すようにレジスト７を
全面に塗布して所定の形状にパターン化する。本発明の
実施の形態２では絶縁性基板１のレジスト７を塗布した
表面と反対側の表面、即ち絶縁性基板１の裏面側から露
光８を行う。金属膜４をマスクとして裏面露光を行うこ
とにより、レジスト７は金属膜４の間隔部分にパターン
化されることになる。金属膜４をマスクとして自己整合
的にレジスト７をパターン化するため、この工程におい
てフォトマスクは必要ない。

【００４０】次に図２（ｄ）に示すように金属膜４及び
金属膜４の下部のＳｉＮ_X膜６をエッチングにより除去
して結晶性シリコン薄膜８の表面を露出させる。金属膜
４及びＳｉＮ_X膜６を除去するためのエッチング方法等
は上述の実施の形態１と同様である。

【００４１】次に図２（ｅ）に示すようにパターン化さ
れたＳｉＮ_X膜６を残してレジスト７を剥離した後、基
板を酸化雰囲気中に保持して露出した結晶性シリコン薄
膜９を厚さ方向に全て熱酸化させた。これにより素子間
の分離が行われ、ＴＦＴの活性層１１と素子間を分離す
るＳｉＯ₂膜１０が形成される。結晶性シリコン薄膜９
を熱酸化させる条件等は上述の実施の形態１と同様であ
る。

【００４２】次に図２（ｆ）に示すようにＳｉＮ_X膜６
を除去し、続いてゲート絶縁膜１２となるＳｉＯ₂膜及
びその上にゲート電極１３を形成する。以下の製造工程
は上述の実施の形態１と同様である。

【００４３】（実施の形態３）図３（ａ）〜（ｆ）は本
発明の他の製造方法の詳細を示す断面図である。本発明
の実施の形態３では絶縁性基板の例としてガラス基板を
用いて説明する。プロセス温度は石英基板であれば、１
２００℃の高温プロセスにも耐えられるが、ガラス基板
を用いる場合には、歪点が低いため約６００℃程度の低
温に制限される。より大面積で、かつ安価な基板を用い
ようとする場合にはガラス基板の方が有利である。

【００４４】図３（ａ）に示すように、まず初めにガラ
ス基板等の絶縁性基板１上に減圧ＣＶＤ法、プラズマＣ
ＶＤ法またはスパッタリング法等により下地膜２となる
第１の絶縁膜としてＳｉＯ₂ 膜を形成する。引き続きそ
の上に減圧ＣＶＤ法またはプラズマＣＶＤ法等により非
晶質シリコン薄膜３としてノンドープ非晶質シリコン薄
膜を５０〜１５０ｎｍ、例えば約１００ｎｍの膜厚で堆
積させる。次にＳｉＮ_X膜６を例えば約１００ｎｍの膜
厚で堆積させる。下地膜２、非晶質シリコン薄膜３、Ｓ
ｉＮ_X膜６の成膜をその都度、成膜装置から取り出すこ
となく、同一装置内で連続して行っても良い。同一装置
内で連続して成膜すれば各膜の界面が外気に晒されるこ
となく、清浄な状態に保たれるため、半導体装置の特性
を向上させることができる。更に製造工程も短縮でき、
スループットも向上するという利点がある。その後、絶
縁性基板を成膜装置のチャンバーより取り出してスパッ
タ法等により非晶質シリコン薄膜３上に非晶質シリコン
薄膜３よりも比熱容量の小さい材料、例えば金属膜４を
形成する。金属膜４は非晶質シリコン薄膜から熱を吸収
する役割を持つため、膜厚が極端に薄いと効果が少な
い。そのため膜厚は１００〜５００ｎｍ程度は必要であ
り、例えば本発明の実施の形態では約３００ｎｍ堆積さ
せ、所定の形状にパターニングした。本発明の実施の形
態では窓パターンの寸法を長辺方向を４０μｍ〜６０μ
ｍ、例えば５０μｍ程度とし、短辺方向を例えば１０μ
ｍ程度とした。以下、上述の実施の形態１と同様であ
る。

【００４５】次に図３（ｂ）に示すように絶縁性基板の
裏面側からレーザー光５を照射して、非晶質シリコン薄
膜３を結晶化する。使用するレーザー光は上述の実施の
形態１と同様である。レーザー光の照射条件はレーザー
光を照射される膜の膜質、膜厚等により異なる。本発明
の実施の形態３では絶縁性基板や下地膜によるレーザー
光の吸収による損失を考慮してレーザー光のエネルギー
密度は２００〜４００ｍＪ／ｃｍ²、例えば３５０ｍＪ
／ｃｍ²程度とした。レーザー光照射時に基板を２００
〜３００℃、あるいは４００℃に加熱しても良い。レー
ザー光の形状はレンズ等の光学系により数ｍｍ角〜数ｃ
ｍ角程度のスポット状のものや、長辺が数ｃｍ〜十数ｃ
ｍ程度、短辺が数ｍｍ程度の長尺状に加工することがで
き、いずれのレーザー光も本発明の実施の形態３では用
いることができる。本発明の実施の形態３では非晶質シ
リコン薄膜を約１５０ｎｍの膜厚で堆積させているた
め、非晶質シリコン薄膜を薄く堆積させた場合、例えば
１０〜４０ｎｍ程度堆積させた場合に比べ、膜の熱容量
が増加するため、レーザー光のエネルギー密度の分布に
よるバラツキが緩和され、結晶性の良い多結晶シリコン
薄膜が得られるという利点がある。また、上述のように
レーザー光のエネルギー密度の分布によるバラツキが緩
和されるため、レーザー光の照射条件、特にエネルギー
密度の微妙な調整が不要となり、レーザー光の制御が容
易となる。本発明の実施の形態のように絶縁性基板の裏
面側からレーザー光を照射すると、半導体薄膜の表面が
粗面化したり凹凸が発生する等の悪影響を回避する効果
がある。

【００４６】次に図３（ｃ）に示すようにレジスト７を
全面に塗布して所定の形状にパターン化する。本実施の
形態３では絶縁性基板１のレジスト７を塗布した表面と
反対側の表面、即ち絶縁性基板１の裏面側から露光８を
行う。金属膜４をマスクとして裏面露光を行うことによ
り、レジスト７は金属膜４の間隔部分にパターン化され
ることになる。金属膜４をマスクとして自己整合的にレ
ジスト７をパターン化するため、この工程においてフォ
トマスクは必要ない。

【００４７】次に図３（ｄ）に示すように金属膜４及び
金属膜４の下部のＳｉＮ_x膜６をエッチングにより除去
して結晶性シリコン薄膜９の表面を露出させる。金属膜
４及びＳｉＮ_x膜６を除去するためのエッチング方法等
は上述の実施の形態１と同様である。

【００４８】次に図３（ｅ）に示すようにパターン化さ
れたＳｉＮ_x膜６を残してレジスト７を剥離した後、基
板を酸化雰囲気中に保持して露出した結晶性シリコン薄
膜９を厚さ方向に全て熱酸化させた。これにより素子間
の分離が行われ、ＴＦＴの活性層１１と素子間を分離す
るＳｉＯ₂膜１０が形成される。本発明の実施の形態で
は例えば１０％の水蒸気を含む１気圧、６００℃の酸素
雰囲気に４時間程度保持した。

【００４９】次に図３（ｆ）に示すようにＳｉＮ_x膜６
を除去し、結晶性シリコン薄膜９を露出させた後、再度
基板を酸化雰囲気中に保持して露出された結晶性シリコ
ン薄膜９の表面から膜厚方向に一部を熱酸化させて熱酸
化によるゲート絶縁膜１８を形成する。この際の熱酸化
条件は素子間分離を行う際の条件と同一とした。但し、
加熱時間を短時間とした。本発明の実施の形態では約１
〜２時間程度、酸化雰囲気中に保持した。これにより活
性層１１の膜厚の２／３〜１／２程度が熱酸化され、活
性層１１は薄膜化されることになる。本発明の実施の形
態では熱酸化によりゲート絶縁膜を形成するため高品質
のゲート絶縁膜１８を形成することができ、結晶性シリ
コン薄膜とゲート絶縁膜の界面特性が良好なものとな
る。また、活性層、特にチャネル領域が薄膜化されるた
め、ＴＦＴのオフ時のリーク電流が低減できる。その後
ゲート絶縁膜１８上にゲート電極１３を形成する。以下
の製造工程は上述の実施の形態１と同様である。

【００５０】（実施の形態４）図４（ａ）〜（ｆ）は本
発明の他の製造方法の詳細を示す断面図である。本発明
の実施の形態では絶縁性基板の例としてガラス基板を用
いて説明する。プロセス温度は石英基板であれば、１２
００℃の高温プロセスにも耐えられるが、ガラス基板を
用いる場合には、歪点が低いため約６００℃程度の低温
に制限される。より大面積で、かつ安価な基板を用いよ
うとする場合にはガラス基板の方が有利である。

【００５１】図４（ａ）に示すように、まず初めにガラ
ス基板等の絶縁性基板１上に減圧ＣＶＤ法、またはプラ
ズマＣＶＤ法等により下地膜２となる第１の絶縁膜とし
てＳｉＯ₂膜を形成する。引き続きその上に減圧ＣＶＤ
法、またはプラズマＣＶＤ法等により非晶質シリコン薄
膜３としてノンドープ非晶質シリコン薄膜を１０〜５０
ｎｍ、例えば約４０ｎｍの膜厚で堆積させる。引き続き
その上に後にゲート絶縁膜となるＳｉＯ₂膜１９を堆積
する。下地膜２、非晶質シリコン薄膜３、ＳｉＯ₂膜１
９の成膜をその都度、成膜装置から取り出すことなく、
同一装置内で連続して成膜すれば各膜の界面が外気に晒
されることなく、清浄な状態に保たれるため、半導体装
置の特性を向上させることができる。更に製造工程も短
縮でき、スループットも向上するという利点がある。次
にプラズマＣＶＤ法等によりＳｉＮ_x膜６を堆積する。
本発明の実施の形態では約１００ｎｍ程度堆積させた。
ＳｉＮ_x膜６をＳｉＯ₂膜１９を堆積する工程に引き続き
同一装置内で連続して行えば更にスループットが向上す
る。本発明の実施の形態ではＳｉＮ_x膜６は必ずしも下
地膜２等の成膜に引き続き同一装置内で連続して成膜す
る必要はない。絶縁性基板上に下地膜２、非晶質シリコ
ン薄膜３、ＳｉＯ₂膜１９、ＳｉＮ_x膜６がそれぞれ堆積
された後、絶縁性基板をＣＶＤ装置のチャンバーより取
り出してスパッタ法等により第２の絶縁膜上に非晶質シ
リコン薄膜よりも比熱容量の小さい材料、例えば金属膜
４を形成する。金属膜４は非晶質シリコン薄膜から熱を
吸収する役割を持つため、膜厚が極端に薄いと効果が少
ない。そのため膜厚は１００〜５００ｎｍ程度は必要で
あり、例えば本発明の実施の形態では約３００ｎｍ堆積
させ、所定の形状にパターニングした。本発明の実施の
形態では窓パターンの寸法を長辺方向を４０μｍ〜６０
μｍ、例えば５０μｍ程度とし、短辺方向を例えば１０
μｍ程度とした。以下、上述の実施の形態１と同様であ
る。

【００５２】次に図４（ｂ）に示すように絶縁性基板の
裏面側からレーザー光５を照射して、非晶質シリコン薄
膜３を結晶化する。使用するレーザー光は上述の実施の
形態１と同様である。本発明の実施の形態のように絶縁
性基板の裏面側からレーザー光を照射すると、半導体薄
膜の表面が粗面化したり凹凸が発生する等の悪影響を回
避する効果がある。

【００５３】次に図４（ｃ）に示すように続いてレジス
ト７を全面に塗布して所定の形状にパターン化する。本
実施の形態では絶縁性基板１のレジスト７を塗布した表
面と反対側の表面、即ち絶縁性基板１の裏面側から露光
８を行う。金属膜４をマスクとして裏面露光を行うこと
により、レジスト７は下方に金属膜４が設けられていな
いＳｉＮ_x膜６の表面にパターン化されることになる。
金属膜４マスクとして自己整合的にレジスト７をパター
ン化するため、この工程においてフォトマスクは必要な
い。

【００５４】次に図４（ｄ）に示すようにレジスト７に
よって被覆されたＳｉＮ_x膜６以外のＳｉＮ_x膜６をエッ
チングにより除去する。ＳｉＮ_x膜６及び金属膜４を除
去するためのエッチング方法等は上述の実施の形態１と
同様である。続いてＳｉＯ₂膜１９をエッチングにより
除去して結晶性シリコン薄膜９の表面を露出させる。Ｓ
ｉＯ₂膜１９はＢＨＦ（緩衝フッ酸）によりエッチング
除去することができる。また、ＣＦ₄ガスあるいはＣＨ
Ｆ₃（トリフルオルメタン）＋ＣＦ₄＋Ａｒガスを用いた
ドライエッチングにより除去することも可能である。本
発明の実施の形態ではＳｉＯ₂膜１９をエッチングによ
り除去する方法で説明したが、ＳｉＯ₂膜１９は必ずし
もエッチングにより除去する必要はない。ＳｉＯ₂膜１
９を残存させた状態で熱酸化工程を行っても差し支えな
い。

【００５５】次に図４（ｅ）に示すようにパターン化さ
れたＳｉＮ_x膜６を残してレジスト７を剥離した後、基
板を酸化雰囲気中に保持して露出した結晶性シリコン薄
膜９を厚さ方向に全て熱酸化させた。これにより素子間
の分離が行われ、ＴＦＴの活性層１１と素子間を分離す
るＳｉＯ₂膜１０が形成される。結晶性シリコン薄膜９
を熱酸化させる条件等は上述の実施の形態１と同様であ
る。

【００５６】次に図４（ｆ）に示すようにＳｉＮ_x膜６
を除去する。ゲート絶縁膜１２はＳｉＮ_x膜６の下方に
残存させたＳｉＯ₂膜１９を用いる。本発明の実施の形
態では非晶質シリコン薄膜堆積後、同一成膜装置内でゲ
ート絶縁膜を連続して形成するため、その後、成膜工程
やエッチング等のフォトリソ工程を経ても結晶性シリコ
ン薄膜とゲート絶縁膜の界面特性が良好な状態で保持さ
れる。その結果、ＴＦＴ特性の向上が図られる。その後
ゲート絶縁膜１２上にゲート電極１３を形成する。以下
の製造工程は上述の実施の形態１と同様である。

【００５７】

【発明の効果】以上、上述のように本発明の半導体装置
の製造方法によると、絶縁性基板上に非晶質シリコン薄
膜を堆積し、その上に非晶質シリコン薄膜より比熱容量
の小さい材料を所定の間隔で配置して、絶縁性基板の裏
面側からレーザー光を照射して非晶質シリコン薄膜を結
晶化するようにしたため、選択的に大粒径の結晶粒を得
ることができる。その後、比熱容量の小さい材料が形成
されていた領域の結晶性シリコン薄膜を膜厚方向に全て
熱酸化して素子間を分離する。即ち、大粒径の結晶粒が
成長した領域は熱酸化されずに残存することになり、そ
の領域をＴＦＴの活性層として用いることにより、特に
ＴＦＴのチャネル領域における結晶粒界を極めて少なく
することができ、ＴＦＴのオン電流を減少させることな
く、オフ時のリーク電流を効果的に低減することができ
る。

【００５８】また、結晶性シリコン薄膜を熱酸化させる
際のマスクとなる窒化膜によるマスクパターンの形成
を、非晶質シリコン薄膜に絶縁性基板の裏面側からレー
ザー光を照射して結晶化させた後、非晶質シリコン薄膜
より比熱容量の小さい材料をマスクとして裏面露光によ
り行うため、新たにそのためのフォトマスクを用いるこ
となく、比熱容量の小さい材料に自己整合的に窒化膜に
よるマスクパターンを形成することができる。更に、結
晶性シリコン薄膜を熱酸化して素子間を分離させた後、
窒化膜によるマスクパターンを除去して結晶性シリコン
薄膜の表面を露出させ、再度熱酸化により結晶性シリコ
ン薄膜の一部を酸化させることにより、酸化された膜は
高品質のＳｉＯ₂膜となり、ＴＦＴの活性層と良好な界
面状態を形成すると同時にＴＦＴの活性層は薄膜化され
る。従ってゲート絶縁膜であるＳｉＯ₂膜とＴＦＴの活
性層との界面状態が良好となることと、ＴＦＴの活性層
を薄膜化するとによる相乗効果によってＴＦＴのオン電
流を減少させることなく、オフ時のリーク電流を効果的
に低減することができる。

【００５９】以上のように本発明は高性能な半導体装
置、特に高い電界効果移動度を持つ高性能のＴＦＴから
構成される半導体装置あるいは半導体回路を効率よく製
造することができる産業上有益な発明である。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造工程を示す断面図で
ある。

【図２】本発明の他の半導体装置の製造工程を示す断面
図である。

【図３】第２の発明の半導体装置の製造工程を示す断面
図である。

【図４】第２の発明の他の半導体装置の製造工程を示す
断面図である。

【図５】本発明の半導体装置の製造方法の主要部を示す
断面図である。

【図６】レーザー光の強度分布を示す図である。

【図７】レーザー光照射における半導体薄膜の温度の時
間的変化を示す図である。

【図８】本発明における半導体薄膜の温度分布を示す図
である。

【図９】レーザーアニール装置の概念図である。

【図１０】金属膜の形状の一例を示す図である。

【図１１】金属膜の形状の他の例を示す図である。

【符号の説明】

１絶縁性基板２下地膜３非晶質シリコン薄膜４金属膜５レーザー光６ＳｉＮ_x膜７フォトレジスト８露光９結晶性シリコン薄膜１０素子間を分離するＳｉＯ₂膜１１活性層１２ゲート絶縁膜１３ゲート電極１４ソース領域およびドレイン領域１５チャネル領域１６層間絶縁膜１７ソース電極およびドレイン電極１８熱酸化によるゲート絶縁膜１９ＳｉＯ₂膜２０結晶粒界２１レーザー発振器２２アッテネーター２３ホモジナイザー２４プロセスチャンバー２５ステージ２６基板

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/285 Ｈ０１Ｌ 29/78 ６２１６２６Ｃ

Claims

【特許請求の範囲】

【請求項１】絶縁性基板上に非晶質半導体薄膜を堆積
する工程と、前記非晶質半導体薄膜上に前記非晶質半導体薄膜よりも
比熱容量の小さい材料を所定の間隔で選択的に配置する
工程と、前記絶縁性基板の前記非晶質半導体薄膜を堆積した表面
とは別の表面側からレーザー光を照射して前記非晶質半
導体薄膜を結晶化させ、結晶性半導体薄膜とする工程
と、前記所定の間隔で選択的に配置された比熱容量の小さい
材料間の領域にマスクパターンを形成する工程と、前記非晶質半導体薄膜よりも比熱容量の小さい材料を除
去して結晶性半導体薄膜の表面を露出させ、前記マスク
パターンをマスクとして熱酸化させることにより半導体
素子間を分離する工程を有することを特徴とする半導体
装置の製造方法。
【請求項２】絶縁性基板上に非晶質半導体薄膜を堆積
する工程と、前記非晶質半導体薄膜上に窒化膜を堆積する工程と、前記窒化膜上に前記非晶質半導体薄膜よりも比熱容量の
小さい材料を所定の間隔で選択的に配置する工程と、前記絶縁性基板の前記非晶質半導体薄膜を堆積した表面
とは別の表面側からレーザー光を照射して前記非晶質半
導体薄膜を結晶化させ、結晶性半導体薄膜とする工程
と、前記所定の間隔で選択的に配置された比熱容量の小さい
材料間の領域にフォトレジストによるマスクパターンを
形成する工程と、前記フォトレジストをマスクとして前記比熱容量の小さ
い材料及び前記窒化膜の一部をエッチング除去して結晶
性半導体薄膜の表面を露出させる工程と、前記窒化膜によるマスクパターンをマスクとして前記結
晶性半導体薄膜を熱酸化させることにより半導体素子間
を分離する工程を有することを特徴とする半導体装置の
製造方法。
【請求項３】絶縁性基板上に非晶質半導体薄膜を堆積
する工程と、前記非晶質半導体薄膜上に窒化膜を堆積する工程と、前記窒化膜上に前記非晶質半導体薄膜よりも比熱容量の
小さい材料を所定の間隔で選択的に配置する工程と、前記絶縁性基板の前記非晶質半導体薄膜を堆積した表面
とは別の表面側からレーザー光を照射して前記非晶質半
導体薄膜を結晶化させ、結晶性半導体薄膜とする工程
と、前記所定の間隔で選択的に配置された比熱容量の小さい
材料間の領域にフォトレジストによるマスクパターンを
形成する工程と、前記フォトレジストをマスクとして前記比熱容量の小さ
い材料及び前記窒化膜の一部をエッチング除去して結晶
性半導体薄膜の表面を露出させる工程と、前記窒化膜によるマスクパターンをマスクとして前記結
晶性半導体薄膜を熱酸化させることにより半導体素子間
を分離する工程と、前記窒化膜によるマスクパターンをエッチング除去して
結晶性半導体薄膜の表面を露出させた後、再度、前記結
晶性半導体薄膜の膜厚方向の一部を熱酸化する工程を有
することを特徴とする半導体装置の製造方法。
【請求項４】絶縁性基板上に非晶質半導体薄膜と、酸
化シリコン膜とを同一成膜装置内で連続して堆積する工
程と、前記酸化シリコン膜上に窒化膜を堆積する工程と、前記窒化膜上に前記非晶質半導体薄膜よりも比熱容量の
小さい材料を所定の間隔で選択的に配置する工程と、前記絶縁性基板の前記非晶質半導体薄膜を堆積した表面
とは別の表面側からレーザー光を照射して前記非晶質半
導体薄膜を結晶化させ、結晶性半導体薄膜とする工程
と、前記所定の間隔で選択的に配置された比熱容量の小さい
材料間の領域にフォトレジストによるマスクパターンを
形成する工程と、前記フォトレジストをマスクとして前記比熱容量の小さ
い材料、及び前記窒化膜の一部、前記酸化シリコン膜の
一部をエッチング除去して結晶性半導体薄膜の表面を露
出させる工程と、前記窒化膜によるマスクパターンをマスクとして前記結
晶性半導体薄膜の膜厚方向に全てを熱酸化させることに
より半導体素子間を分離する工程を有することを特徴と
する半導体装置の製造方法。
【請求項５】前記半導体素子間は、前記非晶質半導体
薄膜よりも比熱容量の小さい材料によるパターンによっ
て自己整合的に素子間分離されていることを特徴とする
請求項１乃至第４記載の半導体装置の製造方法。
【請求項６】前記窒化膜によるマスクパターンは前記
非晶質半導体薄膜よりも比熱容量の小さい材料をマスク
とした裏面露光により形成されることを特徴とする請求
項１乃至第４記載の半導体装置の製造方法。
【請求項７】前記非晶質半導体薄膜よりも比熱容量の
小さい材料は金属膜であり、その金属膜はＣｒ、Ｔａ、
Ｔｉ、Ｎｂ、Ｎｉ、Ｍｏ、Ｗまたはこれらの合金あるい
はシリサイドから選ばれる少なくとも一つであることを
特徴とする請求項１乃至第４記載の半導体装置の製造方
法。