JPH0556872B2 - - Google Patents
Info
- Publication number
- JPH0556872B2 JPH0556872B2 JP61047842A JP4784286A JPH0556872B2 JP H0556872 B2 JPH0556872 B2 JP H0556872B2 JP 61047842 A JP61047842 A JP 61047842A JP 4784286 A JP4784286 A JP 4784286A JP H0556872 B2 JPH0556872 B2 JP H0556872B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- film
- thin film
- hydrogen
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010408 film Substances 0.000 claims description 157
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 73
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 72
- 229910052739 hydrogen Inorganic materials 0.000 claims description 72
- 239000001257 hydrogen Substances 0.000 claims description 71
- 239000010409 thin film Substances 0.000 claims description 66
- 239000004065 semiconductor Substances 0.000 claims description 65
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 49
- 150000002431 hydrogen Chemical class 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 150000003377 silicon compounds Chemical class 0.000 claims description 5
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 4
- 230000005284 excitation Effects 0.000 claims 3
- 239000010410 layer Substances 0.000 description 31
- 238000005984 hydrogenation reaction Methods 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 238000003475 lamination Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007750 plasma spraying Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- -1 sensors Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000013112 stability test Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は薄膜半導体装置およびその製造方法に
関するものである。
関するものである。
従来の技術
従来の薄膜半導体装置の窒化シリコン膜による
薄膜半導体層の水素化とその保護については、ア
イイーイーイー、イーデイーエル−５：1IEEE.
EDL−５、No.11（’84）P468に述べられている。
第４図に代表例としてMOSFETの断面構成図を
示して説明する。絶縁体基板３１の上にソースと
ドレインをｎ型に注入された薄膜半導体層３２が
積層され、前記薄膜半導体層３２の上にPSG膜
３３が積層され、さらに前記PSG膜３３の上に
窒化シリコン膜３４が積層されている。その整合
に際しては、まず薄膜半導体層３２を基板３１上
に積層してパターン出しを行つた後、ゲート絶縁
膜３５を熱酸化で形成し、さらにその上にゲート
電極としての薄膜半導体層３６を積層する。その
後、ゲート部のパターン出しをしてPSG膜３３
を6000Å積層し、コンタクトホールを開けてアル
ミ３７を積層し、アルミ配線のパターン出しを
し、450℃で熱処理する。その後に多量に水素を
含む窒化シリコン膜３４をSi、H4、NH3、N2の
混合ガスを用い基板３１湿度300℃でプラズマ
CVDで積層してから、450℃、N2中で熱処理す
ることによつて、窒化シリコン膜３４中の水素を
薄膜半導体層に熱拡散して水素化を行うものであ
る。
薄膜半導体層の水素化とその保護については、ア
イイーイーイー、イーデイーエル−５：1IEEE.
EDL−５、No.11（’84）P468に述べられている。
第４図に代表例としてMOSFETの断面構成図を
示して説明する。絶縁体基板３１の上にソースと
ドレインをｎ型に注入された薄膜半導体層３２が
積層され、前記薄膜半導体層３２の上にPSG膜
３３が積層され、さらに前記PSG膜３３の上に
窒化シリコン膜３４が積層されている。その整合
に際しては、まず薄膜半導体層３２を基板３１上
に積層してパターン出しを行つた後、ゲート絶縁
膜３５を熱酸化で形成し、さらにその上にゲート
電極としての薄膜半導体層３６を積層する。その
後、ゲート部のパターン出しをしてPSG膜３３
を6000Å積層し、コンタクトホールを開けてアル
ミ３７を積層し、アルミ配線のパターン出しを
し、450℃で熱処理する。その後に多量に水素を
含む窒化シリコン膜３４をSi、H4、NH3、N2の
混合ガスを用い基板３１湿度300℃でプラズマ
CVDで積層してから、450℃、N2中で熱処理す
ることによつて、窒化シリコン膜３４中の水素を
薄膜半導体層に熱拡散して水素化を行うものであ
る。
発明が解決しようとする問題点
しかしながら、薄膜半導体層の水素化とその保
護は、たとえば多結晶SiのMOSFETでは、移動
度、Vth、オンオフ特性などに関係する。水素化
することによりそれらの特性は向上するが、薄膜
半導体層からの水素の放出により劣化が生じる。
護は、たとえば多結晶SiのMOSFETでは、移動
度、Vth、オンオフ特性などに関係する。水素化
することによりそれらの特性は向上するが、薄膜
半導体層からの水素の放出により劣化が生じる。
従来の構成の窒化シリコン膜３４では、水素化
は多量に水素を含んだ窒化シリコン膜３４の形成
後、450℃N2中で行なわれる。水素化の際、窒化
シリコン膜３４中の水素は、薄膜半導体層３２と
外部へ熱拡散または放出してなくなる。したがつ
て、従来の構成では、薄膜半導体層３２の上にあ
るのはPSG膜３３と水素の抜けた窒化シリコン
膜３４のみである。水素が抜けた窒化シリコン膜
３４は、内部に結合の弱い所ができて膜クラツク
が発生しやすく、また保護膜としても水素を放出
したことにより弱くなり、水などに侵されやす
く、また薄膜半導体層３２からの水素の放出を保
持する力も弱くなることから、薄膜半導体装置の
特性の安定性を悪くするという問題点があつた。
また密着性イメージセンサなどのように摩耗の生
じやすい所に従来の薄膜半導体装置を用いた場合
は、水素の放出した窒化シリコン膜３４では耐摩
耗性などの機械的強度も弱くなるという問題点が
あつた。さらに従来の構成では、熱処理をして水
素化するのに、その熱処理温度が430℃より低い
と水素の拡散が十分でなく、また反対470℃より
高いと水素の放出が多く、430℃〜470℃の狭い温
度範囲でないと十分な効果は期待できなかつた。
以上のことにより、特性の安定した薄膜半導体装
置はまだ実用化に至つてない。
は多量に水素を含んだ窒化シリコン膜３４の形成
後、450℃N2中で行なわれる。水素化の際、窒化
シリコン膜３４中の水素は、薄膜半導体層３２と
外部へ熱拡散または放出してなくなる。したがつ
て、従来の構成では、薄膜半導体層３２の上にあ
るのはPSG膜３３と水素の抜けた窒化シリコン
膜３４のみである。水素が抜けた窒化シリコン膜
３４は、内部に結合の弱い所ができて膜クラツク
が発生しやすく、また保護膜としても水素を放出
したことにより弱くなり、水などに侵されやす
く、また薄膜半導体層３２からの水素の放出を保
持する力も弱くなることから、薄膜半導体装置の
特性の安定性を悪くするという問題点があつた。
また密着性イメージセンサなどのように摩耗の生
じやすい所に従来の薄膜半導体装置を用いた場合
は、水素の放出した窒化シリコン膜３４では耐摩
耗性などの機械的強度も弱くなるという問題点が
あつた。さらに従来の構成では、熱処理をして水
素化するのに、その熱処理温度が430℃より低い
と水素の拡散が十分でなく、また反対470℃より
高いと水素の放出が多く、430℃〜470℃の狭い温
度範囲でないと十分な効果は期待できなかつた。
以上のことにより、特性の安定した薄膜半導体装
置はまだ実用化に至つてない。
そこで本発明は、このような問題点を解決する
ことを目的としている。
ことを目的としている。
問題点を解決するための手段
上記問題点を解決するため本発明装置は、半導
体装置を構成する絶縁膜を、水素を５％より多く
含む第１の窒化シリコン膜と、前記第１の窒化シ
リコン膜上に積層された水素を５％以下含む絶縁
体膜とで形成したものである。
体装置を構成する絶縁膜を、水素を５％より多く
含む第１の窒化シリコン膜と、前記第１の窒化シ
リコン膜上に積層された水素を５％以下含む絶縁
体膜とで形成したものである。
また、第１の本発明方法は、半導体装置を構成
する絶縁膜を形成するに際し、気体状シリコン化
合物と少なくとも窒素原子を含むガスとの混合ガ
スを使つた高周波励起のCVDにより水素を５％
より多く含む第１の窒化シリコン膜を形成し、こ
の第１の窒化シリコン膜の上に基板温度が350℃
以上かつ550℃以下で水素を５％以下含の絶縁体
膜を積層するものである。
する絶縁膜を形成するに際し、気体状シリコン化
合物と少なくとも窒素原子を含むガスとの混合ガ
スを使つた高周波励起のCVDにより水素を５％
より多く含む第１の窒化シリコン膜を形成し、こ
の第１の窒化シリコン膜の上に基板温度が350℃
以上かつ550℃以下で水素を５％以下含の絶縁体
膜を積層するものである。
また、第２の本発明方法は、半導体装置を構成
する絶縁膜を形成するに際し、気体状シリコン化
合物と少なくとも窒素原子を含むガスとの混合ガ
スを使つた高周波励起のCVDにより水素を５％
より多く含む第１の窒化シリコン膜を形成し、こ
の第１の窒化シリコン膜の上に水素を５％以下含
む絶縁体膜を積層し、その後、温度350℃以上か
つ550℃以下で熱処理するものである。
する絶縁膜を形成するに際し、気体状シリコン化
合物と少なくとも窒素原子を含むガスとの混合ガ
スを使つた高周波励起のCVDにより水素を５％
より多く含む第１の窒化シリコン膜を形成し、こ
の第１の窒化シリコン膜の上に水素を５％以下含
む絶縁体膜を積層し、その後、温度350℃以上か
つ550℃以下で熱処理するものである。
作 用
本発明による作用は次のようになる。
すなわち、水素の拡散源となる水素を多量に含
む第１の窒化シリコン膜を水素の含有量の少ない
絶縁体膜で被覆することにより、水素化により水
素を多量に含む窒化シリコン膜から水素が抜け出
して薄膜半導体層に拡散した後も、水素を放出し
た第１の窒化シリコン膜の表面を保護し、第１の
窒化シリコン膜の機械的強度を補い、薄膜半導体
層から外部への水素の放出を抑制して薄膜半導体
装置の特性の安定性と機械的強度とを向上させ
る。また、水素化の熱処理のときに水素が外部へ
放出するのを抑制するので、水素化の熱処理温度
などの条件が広くなり、製造が容易になる。
む第１の窒化シリコン膜を水素の含有量の少ない
絶縁体膜で被覆することにより、水素化により水
素を多量に含む窒化シリコン膜から水素が抜け出
して薄膜半導体層に拡散した後も、水素を放出し
た第１の窒化シリコン膜の表面を保護し、第１の
窒化シリコン膜の機械的強度を補い、薄膜半導体
層から外部への水素の放出を抑制して薄膜半導体
装置の特性の安定性と機械的強度とを向上させ
る。また、水素化の熱処理のときに水素が外部へ
放出するのを抑制するので、水素化の熱処理温度
などの条件が広くなり、製造が容易になる。
実施例
以下、本発明の実施例について説明する。
第１図は、本発明の第１の実施例のＮチヤンネ
ル薄膜MOSFETの断面構成図である。石英基板
１の上に薄膜半導体層２として多結晶Si膜が積層
されている。多結晶Siの薄膜半導体層２のソース
とドレイン部はAsを注入してＮ型となつていて、
チヤンネル部には拡散を行つていない。チヤンネ
ル部の上にはゲート絶縁膜３があり、その上にゲ
ート電極の多結晶Si膜４が積層されている。薄膜
半導体層２は熱酸化膜５により被覆されている。
熱酸化膜５にはアルミ電極６と薄膜半導体層との
コンタクトのためのコンタクトホールが開けられ
ている。さらに、それらの上に、層間絶縁膜であ
りかつ保護膜である、水素の拡散源としての、水
素を多量に含む第１の窒化シリコン膜７が積層さ
れていて、その上に水素を多く含まない第２の窒
化シリコン膜８が積層されている。
ル薄膜MOSFETの断面構成図である。石英基板
１の上に薄膜半導体層２として多結晶Si膜が積層
されている。多結晶Siの薄膜半導体層２のソース
とドレイン部はAsを注入してＮ型となつていて、
チヤンネル部には拡散を行つていない。チヤンネ
ル部の上にはゲート絶縁膜３があり、その上にゲ
ート電極の多結晶Si膜４が積層されている。薄膜
半導体層２は熱酸化膜５により被覆されている。
熱酸化膜５にはアルミ電極６と薄膜半導体層との
コンタクトのためのコンタクトホールが開けられ
ている。さらに、それらの上に、層間絶縁膜であ
りかつ保護膜である、水素の拡散源としての、水
素を多量に含む第１の窒化シリコン膜７が積層さ
れていて、その上に水素を多く含まない第２の窒
化シリコン膜８が積層されている。
次に製造方法について述べる。厚さ１mmの石英
基板１上に減圧CVD法でSi H4／He＝0.2、真空
度0.5Torr、温度550℃〜650℃で多結晶または非
晶質のSiの薄膜半導体層２を300Å〜1μｍ積層し、
島状のパターンにエツチングする（前記Siの薄膜
半導体層２は、積層直後はＸ線的に非晶質Si膜で
あつても、後の熱処理で多結晶Si膜になる）。次
にゲート絶縁膜３を水蒸気の熱酸化で500Å〜
2000Å形成し、その上にゲート電極の多結晶Si膜
４を減圧CVD法で積層し、ゲート部のパターン
出しをエツチングにより行う。そして、ソースと
ドレイン部にAsを120kVで３×1015／cm2注入し、
N2中950℃で５〜20分熱処理して活性化する（イ
オン注入を行うときには薄膜半導体層２のソース
とドレインに当る所の上には酸化膜はない）。次
に、水蒸気酸化で熱酸化膜５を全体の表面に500
〜200Å形成した後にこの熱酸化膜５をコンタク
トホールを開け、アルミ電極６を積層する。水素
の拡散源としての、水素を多量に含む窒化シリコ
ン膜７を、SiH4、NH3、H2の混合ガスを用い、
基板１温度を室温から350℃以下までとして、プ
ラズマCVDにより厚さ500Å〜2μｍ積層する。そ
の上に、水素を多く含まない窒化シリコン膜８
を、SiH4、N2、H2の混合ガスを用い、基板１温
度を350℃以上かつ550以下で、200Å〜2μｍ積層
する。その後アルミ電極６のパツドに当たる所の
コンタクトホールを前記の窒化シリコン膜７，８
に開ける。
基板１上に減圧CVD法でSi H4／He＝0.2、真空
度0.5Torr、温度550℃〜650℃で多結晶または非
晶質のSiの薄膜半導体層２を300Å〜1μｍ積層し、
島状のパターンにエツチングする（前記Siの薄膜
半導体層２は、積層直後はＸ線的に非晶質Si膜で
あつても、後の熱処理で多結晶Si膜になる）。次
にゲート絶縁膜３を水蒸気の熱酸化で500Å〜
2000Å形成し、その上にゲート電極の多結晶Si膜
４を減圧CVD法で積層し、ゲート部のパターン
出しをエツチングにより行う。そして、ソースと
ドレイン部にAsを120kVで３×1015／cm2注入し、
N2中950℃で５〜20分熱処理して活性化する（イ
オン注入を行うときには薄膜半導体層２のソース
とドレインに当る所の上には酸化膜はない）。次
に、水蒸気酸化で熱酸化膜５を全体の表面に500
〜200Å形成した後にこの熱酸化膜５をコンタク
トホールを開け、アルミ電極６を積層する。水素
の拡散源としての、水素を多量に含む窒化シリコ
ン膜７を、SiH4、NH3、H2の混合ガスを用い、
基板１温度を室温から350℃以下までとして、プ
ラズマCVDにより厚さ500Å〜2μｍ積層する。そ
の上に、水素を多く含まない窒化シリコン膜８
を、SiH4、N2、H2の混合ガスを用い、基板１温
度を350℃以上かつ550以下で、200Å〜2μｍ積層
する。その後アルミ電極６のパツドに当たる所の
コンタクトホールを前記の窒化シリコン膜７，８
に開ける。
試作したＮチヤンネル薄膜MOSFETの中で、
チヤンネル幅Ｗ＝100μｍ、チヤンネル長Ｌ＝10μ
ｍのものについて、その移動度と水素化の熱処理
温度との関係を従来のものと比較した図を第２図
に示す。
チヤンネル幅Ｗ＝100μｍ、チヤンネル長Ｌ＝10μ
ｍのものについて、その移動度と水素化の熱処理
温度との関係を従来のものと比較した図を第２図
に示す。
本実施例の方が、熱処理温度が高くても移動度
の低下の小さいことがわかるし、全体的にも特性
も向上している。また、安定性試験の結果から
も、本実施例の方が従来のものよりも安定で耐環
境性に強いことがわかつた。
の低下の小さいことがわかるし、全体的にも特性
も向上している。また、安定性試験の結果から
も、本実施例の方が従来のものよりも安定で耐環
境性に強いことがわかつた。
また、本実施例では、水素の拡散源である窒化
シリコン膜７と同じ窒化シリコン膜８を水素を多
く含まない絶縁膜として用いることにより、同じ
窒化シリコン膜７，８が積層されるので、熱処理
張系数の違いにより窒化シリコン膜７に発生する
クラツクをなくすことができた。さらに、表面を
水素を多く含まない窒化シリコン膜８で覆つたの
で、窒化シリコン膜８自体からの水素の放出によ
るそれ自体の劣化がなく、薄膜半導体層２からの
水素の放出を抑制する。さらに、窒化シリコン膜
８は耐水性が特に良いので、本実施例の薄膜半導
体装置の安定性と耐水性が向上した。また窒化シ
リコン膜８は、水素の拡散源である窒化シリコン
膜７と同じプラズマCVD法でガスと基板１温度
だけを変えるだけで積層できるので、製造工程の
短縮ができ（特に２チヤンバ以上のプラズマ
CVD装置があれば便利である）、水素の拡散源で
ある窒化シリコン膜７が外雰囲気にさらされるこ
となく、水素化しながら、その上に特性の良い保
護膜の窒化シリコン膜８が積層できた。
シリコン膜７と同じ窒化シリコン膜８を水素を多
く含まない絶縁膜として用いることにより、同じ
窒化シリコン膜７，８が積層されるので、熱処理
張系数の違いにより窒化シリコン膜７に発生する
クラツクをなくすことができた。さらに、表面を
水素を多く含まない窒化シリコン膜８で覆つたの
で、窒化シリコン膜８自体からの水素の放出によ
るそれ自体の劣化がなく、薄膜半導体層２からの
水素の放出を抑制する。さらに、窒化シリコン膜
８は耐水性が特に良いので、本実施例の薄膜半導
体装置の安定性と耐水性が向上した。また窒化シ
リコン膜８は、水素の拡散源である窒化シリコン
膜７と同じプラズマCVD法でガスと基板１温度
だけを変えるだけで積層できるので、製造工程の
短縮ができ（特に２チヤンバ以上のプラズマ
CVD装置があれば便利である）、水素の拡散源で
ある窒化シリコン膜７が外雰囲気にさらされるこ
となく、水素化しながら、その上に特性の良い保
護膜の窒化シリコン膜８が積層できた。
また、水素化は窒化シリコン膜８の積層と同時
に行えるので、後で熱処理する必要がない。さら
にこのとき同時にアルミ電極６と薄膜半導体層２
とのコンタクト部の熱処理を行つている（アルミ
電極のコンタクト部の熱処理だけを先に行つても
別に問題はない）。またアルミ電極６は、窒化膜
８を積層した後に形成しても問題はない。また窒
化シリコン膜８は、窒化シリコン膜７のように薄
膜半導体層に多量に水素を供給する必要がないの
で、窒化シリコン膜７より膜厚が薄くても十分に
その効果はあり、200〜500Å程度でもよく、その
膜厚の比が１：３程度であれば、機械的強度の点
からもなお有効である。また本実施例では350℃
より高く550℃以下という高温で水素の含有料の
少ない絶縁体膜である窒化シリコン膜８を積層し
たので、その結晶性が良く、緻密な保護膜ができ
有効であることがわかつた。そのような高温で水
素の含有量の少ない結晶性の良い絶縁体膜を形成
するには、他の材料、たとえばBN、TiNなどの
窒化膜や、SiC、Al2O3、Ta2O5などの酸化膜も
有効である。それらの形成方法は、金属膜（Ｂ、
Ti、Al、Taなど）を先に積層して窒化または酸
化したり、スパツタ、プラズマCVD、クラスタ
ーイオンビーム、CVD、蒸着、プラズマ溶射な
ど多くのものがある。
に行えるので、後で熱処理する必要がない。さら
にこのとき同時にアルミ電極６と薄膜半導体層２
とのコンタクト部の熱処理を行つている（アルミ
電極のコンタクト部の熱処理だけを先に行つても
別に問題はない）。またアルミ電極６は、窒化膜
８を積層した後に形成しても問題はない。また窒
化シリコン膜８は、窒化シリコン膜７のように薄
膜半導体層に多量に水素を供給する必要がないの
で、窒化シリコン膜７より膜厚が薄くても十分に
その効果はあり、200〜500Å程度でもよく、その
膜厚の比が１：３程度であれば、機械的強度の点
からもなお有効である。また本実施例では350℃
より高く550℃以下という高温で水素の含有料の
少ない絶縁体膜である窒化シリコン膜８を積層し
たので、その結晶性が良く、緻密な保護膜ができ
有効であることがわかつた。そのような高温で水
素の含有量の少ない結晶性の良い絶縁体膜を形成
するには、他の材料、たとえばBN、TiNなどの
窒化膜や、SiC、Al2O3、Ta2O5などの酸化膜も
有効である。それらの形成方法は、金属膜（Ｂ、
Ti、Al、Taなど）を先に積層して窒化または酸
化したり、スパツタ、プラズマCVD、クラスタ
ーイオンビーム、CVD、蒸着、プラズマ溶射な
ど多くのものがある。
本実施例のように水素の拡散源である窒化シリ
コン膜７を形成する前に熱酸化膜５を形成してお
くと、プラズマによる薄膜半導体層へのダメージ
がないので、特性の良い薄膜半導体装置ができ
た。さらに、その酸化膜が熱酸化膜であるから、
PSGよりも緻密性が良く、薄膜半導体層からの
水素の放出を防止して、特性の安定性が良い薄膜
半導体装置ができた。またこれらの熱酸化膜５と
窒化膜７，８を積層することで、窒化膜だけと下
の薄膜半導体層２がSi薄膜だつた場合に熱膨張係
数の差が大きく、このSi薄膜にクラツクが発生し
やすいのを、熱酸化膜５と窒化膜７，８の中間当
りにSi薄膜の熱膨張係数があることから、熱酸化
膜５が熱膨張係数の差を緩和してクラツクの発生
を防止する。
コン膜７を形成する前に熱酸化膜５を形成してお
くと、プラズマによる薄膜半導体層へのダメージ
がないので、特性の良い薄膜半導体装置ができ
た。さらに、その酸化膜が熱酸化膜であるから、
PSGよりも緻密性が良く、薄膜半導体層からの
水素の放出を防止して、特性の安定性が良い薄膜
半導体装置ができた。またこれらの熱酸化膜５と
窒化膜７，８を積層することで、窒化膜だけと下
の薄膜半導体層２がSi薄膜だつた場合に熱膨張係
数の差が大きく、このSi薄膜にクラツクが発生し
やすいのを、熱酸化膜５と窒化膜７，８の中間当
りにSi薄膜の熱膨張係数があることから、熱酸化
膜５が熱膨張係数の差を緩和してクラツクの発生
を防止する。
また、水素の拡散源である水素を多量含む窒化
シリコン膜７の中の水素の量は、水素化の熱処理
後も５％よりも多く、反対に、水素を多く含まな
い窒化シリコン膜８は５％以下であることが
SIMS、赤外吸収などの測定でわかつた。また水
素を多く含まない窒化シリコン膜８の水素の量を
５％よりも多くすると、保護膜として積層した窒
化シリコン膜８自体からの水素の放出が顕著にな
り、膜の劣化が始まり良くない。
シリコン膜７の中の水素の量は、水素化の熱処理
後も５％よりも多く、反対に、水素を多く含まな
い窒化シリコン膜８は５％以下であることが
SIMS、赤外吸収などの測定でわかつた。また水
素を多く含まない窒化シリコン膜８の水素の量を
５％よりも多くすると、保護膜として積層した窒
化シリコン膜８自体からの水素の放出が顕著にな
り、膜の劣化が始まり良くない。
第３図に本発明の第２の実施例を示し、説明す
る。第１の実施例と同じＮチヤンネル薄膜
MOSFETであるが、第１の実施例と違う所はイ
オン注入後に熱酸化膜を形成しない点である。す
なわち、薄膜半導体層２１の上に直接、水素を多
量に含む第１の窒化シリコン膜２２を積層して、
その上にプラズマ溶射で水素を多く含まない絶縁
体膜２３としてBNを基板２４温度を室温から
350℃で積層した。その後、不活性ガスまはH2、
またはその混合ガス中で350℃以上かつ550℃以下
で熱処理して水素化を行つた。
る。第１の実施例と同じＮチヤンネル薄膜
MOSFETであるが、第１の実施例と違う所はイ
オン注入後に熱酸化膜を形成しない点である。す
なわち、薄膜半導体層２１の上に直接、水素を多
量に含む第１の窒化シリコン膜２２を積層して、
その上にプラズマ溶射で水素を多く含まない絶縁
体膜２３としてBNを基板２４温度を室温から
350℃で積層した。その後、不活性ガスまはH2、
またはその混合ガス中で350℃以上かつ550℃以下
で熱処理して水素化を行つた。
すると、薄膜半導体層２１と水素の拡散源の窒
化シリコン膜２２との間に酸化膜がないので、薄
膜半導体層２１の水素化を比較的低温で速くでき
た。また、製造工程の短縮化になつた。また、
BN、Ti、MoNなどの窒化膜とSiCとｉ−Ｃは耐
摩耗性が強いので、密着性イメージセンサ、IC
カードなどの耐摩耗性を必要とする物の薄膜半導
体装置の窒化シリコン膜２２の上に被覆するのに
は最適である。また絶縁体膜２３を、ECRによ
る窒化シリコン膜によつても形成できる。ECR
による窒化シリコン膜は、水素の含有量が少な
く、緻密で堅く、耐薬品性も強いので、保護膜と
して有効である。
化シリコン膜２２との間に酸化膜がないので、薄
膜半導体層２１の水素化を比較的低温で速くでき
た。また、製造工程の短縮化になつた。また、
BN、Ti、MoNなどの窒化膜とSiCとｉ−Ｃは耐
摩耗性が強いので、密着性イメージセンサ、IC
カードなどの耐摩耗性を必要とする物の薄膜半導
体装置の窒化シリコン膜２２の上に被覆するのに
は最適である。また絶縁体膜２３を、ECRによ
る窒化シリコン膜によつても形成できる。ECR
による窒化シリコン膜は、水素の含有量が少な
く、緻密で堅く、耐薬品性も強いので、保護膜と
して有効である。
以上の実施例では、薄膜半導体層２，２１を
LPCVDによる多結晶Si膜として、その水素化に
ついて説明したが、これらのことは、非晶質Si膜
や多結晶Si膜を、電子線、レーザ、ランプ熱ふく
射などで再結晶化または単結晶化したSi膜にも有
効である。つまり、多結晶Si膜や再結晶化Si膜に
存在する結晶粒界にある欠陥や、バルク内部に存
在する未結合手を、ターミネートする効果があ
る。さらに、Si膜とゲート絶縁膜との界面の、未
結合手を少なくする効果があるので、単結晶化し
たSi膜にも有効である。また上記実施例では薄膜
半導体装置を構成する絶縁膜にMOSFETの保護
膜または層間絶縁膜についてだけ記述したが、ゲ
ート絶縁膜にも本発明が効果があるのはいうまで
もない。また、材料内部の水素の量によつて特性
の変化する部品、装置にも本発明が使えるのはい
うまでもない。特に磁性体のように水素によつて
飽和磁場定数やHcが変化するもので、センサー、
磁性半導体、磁気記録材料、磁気抵抗素子などに
効果がある。さらに、水素貯蔵合金などにも本発
明の技術手段が有効に使える。
LPCVDによる多結晶Si膜として、その水素化に
ついて説明したが、これらのことは、非晶質Si膜
や多結晶Si膜を、電子線、レーザ、ランプ熱ふく
射などで再結晶化または単結晶化したSi膜にも有
効である。つまり、多結晶Si膜や再結晶化Si膜に
存在する結晶粒界にある欠陥や、バルク内部に存
在する未結合手を、ターミネートする効果があ
る。さらに、Si膜とゲート絶縁膜との界面の、未
結合手を少なくする効果があるので、単結晶化し
たSi膜にも有効である。また上記実施例では薄膜
半導体装置を構成する絶縁膜にMOSFETの保護
膜または層間絶縁膜についてだけ記述したが、ゲ
ート絶縁膜にも本発明が効果があるのはいうまで
もない。また、材料内部の水素の量によつて特性
の変化する部品、装置にも本発明が使えるのはい
うまでもない。特に磁性体のように水素によつて
飽和磁場定数やHcが変化するもので、センサー、
磁性半導体、磁気記録材料、磁気抵抗素子などに
効果がある。さらに、水素貯蔵合金などにも本発
明の技術手段が有効に使える。
発明の効果
以上述べたように、本発明によれば、薄膜半導
体装置を構成する絶縁膜を、水素の拡散源となる
水素を多量に含む窒化シリコン膜と、その上に積
層した水素の含有量の少ない絶縁体膜とで構成す
ることにより、薄膜半導体層への水素の拡散を有
効かつ容易に行い、薄膜半導体層の保護としても
クラツクがなく、耐水性が強く、機械的強度の強
いものができ、薄膜半導体装置の特性の向上と安
定性の向上に寄与可能となる。また、その製造も
容易である。
体装置を構成する絶縁膜を、水素の拡散源となる
水素を多量に含む窒化シリコン膜と、その上に積
層した水素の含有量の少ない絶縁体膜とで構成す
ることにより、薄膜半導体層への水素の拡散を有
効かつ容易に行い、薄膜半導体層の保護としても
クラツクがなく、耐水性が強く、機械的強度の強
いものができ、薄膜半導体装置の特性の向上と安
定性の向上に寄与可能となる。また、その製造も
容易である。
第１図は本発明の第１実施例におけるＮチヤン
ネル薄膜MOSFETの断面図、第２図は本発明の
第１実施例のMOSFETの移動度と水素化の熱処
理温度との関係を示す図、第３図は本発明の第２
の実施例のＮチヤンネル薄膜MOSFETの断面
図、第４図は従来のＮチヤンネル薄膜MOSFET
の断面図である。 １……石英基板、７，２２……第１の窒化シリ
コン膜、８……第２の窒化シリコン膜（絶縁体
膜）、２３……絶縁体膜、２４……基板。
ネル薄膜MOSFETの断面図、第２図は本発明の
第１実施例のMOSFETの移動度と水素化の熱処
理温度との関係を示す図、第３図は本発明の第２
の実施例のＮチヤンネル薄膜MOSFETの断面
図、第４図は従来のＮチヤンネル薄膜MOSFET
の断面図である。 １……石英基板、７，２２……第１の窒化シリ
コン膜、８……第２の窒化シリコン膜（絶縁体
膜）、２３……絶縁体膜、２４……基板。
Claims (1)
- 【特許請求の範囲】 １ 半導体装置を構成する絶縁膜が、水素を５％
より多く含む第１の窒化シリコン膜と、前記第１
の窒化シリコン膜上に積層された水素を５％以下
含む絶縁体膜とで形成されていることを特徴とす
る薄膜半導体装置。 ２ 水素を５％以下含む絶縁体膜が第２の窒化シ
リコン膜であることを特徴とする特許請求の範囲
第１項記載の薄膜半導体装置。 ３ 第１の窒化シリコン膜の下に酸化膜が形成さ
れていることを特徴とする特許請求の範囲第１項
または第２項記載の薄膜半導体装置。 ４ 薄膜半導体層が非晶質Siまたは多結晶Siまた
は再結晶化Siまたは単結晶化Siであることを特徴
とする特許請求の範囲第１項記載の薄膜半導体装
置。 ５ 半導体装置を構成する絶縁膜を形成するに際
し、気体状シリコン化合物と少なくとも窒素原子
を含むガスとの混合ガスを使つた高周波励起の
CVDにより水素を５％より多く含む第１の窒化
シリコン膜を形成し、この第１の窒化シリコン膜
の上に基板温度が350℃以上かつ550℃以下で水素
を５％以下含む絶縁体膜を積層することを特徴と
する薄膜半導体装置の製造方法。 ６ 基板温度を室温から350℃として第１の窒化
シリコン膜を形成し、かつ前記絶縁体膜として第
２の窒化シリコン膜を形成することを特徴とする
特許請求の範囲第５項記載の薄膜半導体装置の製
造方法。 ７ 第１の窒化シリコン膜を形成する際の混合ガ
スが少なくともNH3を含み、かつ前記絶縁体膜
として、気体状シリコン化合物と窒化原子または
分子を含む混合ガスとを使つた高周波励起により
第２の窒化シリコン膜を形成することを特徴とす
る特許請求の範囲第５項記載の薄膜半導体装置の
製造方法。 ８ 半導体装置を構成する絶縁膜を、最初に酸化
膜を形成した後に形成することを特徴とする特許
請求の範囲第５項から第７項までのいずれか１項
記載の薄膜半導体装置の製造方法。 ９ 薄膜半導体層が非晶質Siまたは多結晶Siまた
は再結晶化Siまたは単結晶化Siであることを特徴
とする特許請求の範囲第５項から第８項までのい
ずれか１項記載の薄膜半導体装置の製造方法。 １０ 半導体装置を構成する絶縁膜を形成するに
際し、気体状シリコン化合物と少なくとも窒素原
子を含むガスとの混合ガスを使つた高周波励起の
CVDにより水素を５％より多く含む第１の窒化
シリコン膜を形成し、この第１の窒化シリコン膜
の上に水素を５％以下含む絶縁体膜を積層し、そ
の後、温度350℃以上かつ550℃以下で熱処理する
ことを特徴とする薄膜半導体装置の製造方法。 １１ 薄膜半導体層が非晶質Siまたは多結晶Siま
たは再結晶化Siまたは単結晶化Siであることを特
徴とする特許請求の範囲第１０項記載の薄膜半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4784286A JPS62204575A (ja) | 1986-03-05 | 1986-03-05 | 薄膜半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4784286A JPS62204575A (ja) | 1986-03-05 | 1986-03-05 | 薄膜半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62204575A JPS62204575A (ja) | 1987-09-09 |
| JPH0556872B2 true JPH0556872B2 (ja) | 1993-08-20 |
Family
ID=12786620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4784286A Granted JPS62204575A (ja) | 1986-03-05 | 1986-03-05 | 薄膜半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62204575A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01185926A (ja) * | 1988-01-20 | 1989-07-25 | Nec Corp | 窒化シリコン膜の製造方法 |
| JPH0727900B2 (ja) * | 1988-06-28 | 1995-03-29 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPH02103936A (ja) * | 1988-10-13 | 1990-04-17 | Mitsubishi Electric Corp | 半導体装置 |
| JPH02187030A (ja) * | 1989-01-13 | 1990-07-23 | Kawasaki Steel Corp | 半導体装置への保護膜の形成方法 |
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| US7253440B1 (en) | 1991-10-16 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least first and second thin film transistors |
| JP2784615B2 (ja) | 1991-10-16 | 1998-08-06 | 株式会社半導体エネルギー研究所 | 電気光学表示装置およびその駆動方法 |
| US6759680B1 (en) | 1991-10-16 | 2004-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device having thin film transistors |
| US7071910B1 (en) | 1991-10-16 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of driving and manufacturing the same |
| JP4382375B2 (ja) | 2003-03-13 | 2009-12-09 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタの製造方法 |
| CN104335332B (zh) * | 2012-05-28 | 2017-09-05 | 夏普株式会社 | 半导体装置及其制造方法 |
| US20170288062A1 (en) * | 2014-09-02 | 2017-10-05 | Sharp Kabushiki Kaisha | Semiconductor device and method of producing semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128851A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Semiconductor memory device |
| JPS60136259A (ja) * | 1983-12-24 | 1985-07-19 | Sony Corp | 電界効果型トランジスタの製造方法 |
-
1986
- 1986-03-05 JP JP4784286A patent/JPS62204575A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128851A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Semiconductor memory device |
| JPS60136259A (ja) * | 1983-12-24 | 1985-07-19 | Sony Corp | 電界効果型トランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62204575A (ja) | 1987-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0864555A (ja) | 半導体装置及びその製造方法 | |
| JPH09219444A (ja) | 浅い溝アイソレーション構造内に結晶質窒化珪素被膜の薄膜を形成する方法及びサブミクロンの集積回路デバイス用の浅い溝アイソレーション構造 | |
| JPH0556872B2 (ja) | ||
| JPH10247723A (ja) | 半導体装置のキャパシタの製造方法 | |
| US6831362B2 (en) | Diffusion barrier layer for semiconductor device and fabrication method thereof | |
| RU2113034C1 (ru) | Полупроводниковое устройство, обладающее двухслойной силицидной структурой и способы его изготовления /варианты/ | |
| US6579614B2 (en) | Structure having refractory metal film on a substrate | |
| JPH06204170A (ja) | 半導体装置およびその製造方法 | |
| US4224636A (en) | Semiconductor device with thermally compensating SiO2 -silicate glass-SiC passivation layer | |
| JP3332467B2 (ja) | 多結晶半導体の製造方法 | |
| TWI279840B (en) | Polysilicon thin-film transistors and fabricating method thereof | |
| JPH0294476A (ja) | 半導体装置のゲート電極の製造方法 | |
| JPH02130961A (ja) | 電界効果型トランジスタ | |
| JP2001036078A5 (ja) | ||
| US20050136658A1 (en) | Manufacture of semiconductor device having insulation film of high dielectric constant | |
| JPH10189605A (ja) | タングステン領域に形成された窒化タングステン側壁を有する半導体素子およびその構成方法 | |
| JPH043978A (ja) | 半導体装置の製造方法 | |
| JPH021124A (ja) | 誘電体膜の製造方法 | |
| JP2001351878A (ja) | 半導体装置用ＷＳｉ膜、ならびにそのＷＳｉ膜を用いた半導体装置 | |
| TW416111B (en) | Fabrication method of diffusion barrier layer of semiconductor device | |
| JPH01238126A (ja) | 半導体装置の製造方法 | |
| JPH06275620A (ja) | 半導体集積回路配線構造体 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JPS5829254B2 (ja) | インジウム−アンチモンハクマクノ ネツシヨリホウ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |