JPH09219444A - 浅い溝アイソレーション構造内に結晶質窒化珪素被膜の薄膜を形成する方法及びサブミクロンの集積回路デバイス用の浅い溝アイソレーション構造 - Google Patents
浅い溝アイソレーション構造内に結晶質窒化珪素被膜の薄膜を形成する方法及びサブミクロンの集積回路デバイス用の浅い溝アイソレーション構造Info
- Publication number
- JPH09219444A JPH09219444A JP8267699A JP26769996A JPH09219444A JP H09219444 A JPH09219444 A JP H09219444A JP 8267699 A JP8267699 A JP 8267699A JP 26769996 A JP26769996 A JP 26769996A JP H09219444 A JPH09219444 A JP H09219444A
- Authority
- JP
- Japan
- Prior art keywords
- shallow trench
- film
- trench isolation
- isolation structure
- sti
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229910021419 crystalline silicon Inorganic materials 0.000 title claims abstract description 12
- 238000002955 isolation Methods 0.000 title claims abstract description 12
- 239000010409 thin film Substances 0.000 title claims abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 title abstract description 3
- 239000010408 film Substances 0.000 claims abstract description 14
- 238000000137 annealing Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 17
- 238000000576 coating method Methods 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 238000004151 rapid thermal annealing Methods 0.000 claims 1
- 238000001556 precipitation Methods 0.000 abstract description 4
- 229910007277 Si3 N4 Inorganic materials 0.000 abstract 6
- 238000010893 electron trap Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 238000003917 TEM image Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000002524 electron diffraction data Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000003949 trap density measurement Methods 0.000 description 2
- 241000205585 Aquilegia canadensis Species 0.000 description 1
- 244000068485 Convallaria majalis Species 0.000 description 1
- 235000009046 Convallaria majalis Nutrition 0.000 description 1
- 235000000836 Epigaea repens Nutrition 0.000 description 1
- 241000257303 Hymenoptera Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 集積回路デバイスにおける浅い溝アイソレー
ション（ＳＴＩ）構造内に結晶質窒化珪素（Ｓｉ3Ｎ4）
被膜の薄膜を形成する方法を提供する。 【解決手段】 低圧化学蒸気析出法（ＬＰＣＶＶＤ）に
よって５〜１０ｎｍ厚さのＳｉ3Ｎ4被膜をＳＴＩ構造内
に７２０〜７８０℃の温度で析出させ、かつＳｉ3Ｎ4被
膜の析出直後に、高温の高速熱アニールを１０５０〜１
１００℃で６０秒間実施してＳｉ3Ｎ4被膜をアモルファ
ス状態から結晶質状態に転化する。 【効果】 得られた結晶質Ｓｉ3Ｎ4は、析出したままの
アモルファスＳｉ3Ｎ4よりも低い電子トラップ密度を有
する。厚さの制御範囲が大きくなる。
ション（ＳＴＩ）構造内に結晶質窒化珪素（Ｓｉ3Ｎ4）
被膜の薄膜を形成する方法を提供する。 【解決手段】 低圧化学蒸気析出法（ＬＰＣＶＶＤ）に
よって５〜１０ｎｍ厚さのＳｉ3Ｎ4被膜をＳＴＩ構造内
に７２０〜７８０℃の温度で析出させ、かつＳｉ3Ｎ4被
膜の析出直後に、高温の高速熱アニールを１０５０〜１
１００℃で６０秒間実施してＳｉ3Ｎ4被膜をアモルファ
ス状態から結晶質状態に転化する。 【効果】 得られた結晶質Ｓｉ3Ｎ4は、析出したままの
アモルファスＳｉ3Ｎ4よりも低い電子トラップ密度を有
する。厚さの制御範囲が大きくなる。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的にはサブミ
クロンの集積回路の製造方法、詳細にはＯ2バリア被膜
としての浅い溝アイソレーション（ＳＴＩ）構造内に薄
い窒化珪素（Ｓｉ3Ｎ4）被膜を施す方法に関する。
クロンの集積回路の製造方法、詳細にはＯ2バリア被膜
としての浅い溝アイソレーション（ＳＴＩ）構造内に薄
い窒化珪素（Ｓｉ3Ｎ4）被膜を施す方法に関する。
【０００２】
【従来の技術】シリコン集積回路機能及び生産高に影響
する最も重要なパラメータの１つは、デバイス処理中に
シリコン基板内部に発生する応力の量である。シリコン
（Ｓｉ）の機械的降伏強さを越える応力は、Ｓｉ結晶欠
陥（例えばディスロケーション及びスタッキング欠陥）
を形成し、デバイス性能及び歩留りに悪影響を及ぼす。
応力の顕著な原因は、電子デバイスのアイソレーション
プロセスで起こる。浅い溝アイソレーション（ＳＴＩ）
は、０．５μｍ以下で設計されたパターンのために使用
される。この方法は、 １）“浅い（shallow)”溝（即ち０．５μｍ以下）のエ
ッチング、 ２）エッチング直後の酸化物薄膜の成長、 ３）トレンチへの誘電体（即ち析出した酸化物）の充
填、 ４）誘電体の酸化又は不活性雰囲気内での高温アニール
の使用のいずれかによる、誘電体の緻密化（desifyin
g）及び ５）誘電体の平坦化 を包含する。
する最も重要なパラメータの１つは、デバイス処理中に
シリコン基板内部に発生する応力の量である。シリコン
（Ｓｉ）の機械的降伏強さを越える応力は、Ｓｉ結晶欠
陥（例えばディスロケーション及びスタッキング欠陥）
を形成し、デバイス性能及び歩留りに悪影響を及ぼす。
応力の顕著な原因は、電子デバイスのアイソレーション
プロセスで起こる。浅い溝アイソレーション（ＳＴＩ）
は、０．５μｍ以下で設計されたパターンのために使用
される。この方法は、 １）“浅い（shallow)”溝（即ち０．５μｍ以下）のエ
ッチング、 ２）エッチング直後の酸化物薄膜の成長、 ３）トレンチへの誘電体（即ち析出した酸化物）の充
填、 ４）誘電体の酸化又は不活性雰囲気内での高温アニール
の使用のいずれかによる、誘電体の緻密化（desifyin
g）及び ５）誘電体の平坦化 を包含する。
【０００３】デバイス形状はその寸法を縮小続けてお
り、一方応力は面積に反比例するので、アイソレーショ
ン処理中の応力を可能な限り減少させることは最も重要
なことである。
り、一方応力は面積に反比例するので、アイソレーショ
ン処理中の応力を可能な限り減少させることは最も重要
なことである。
【０００４】２５６メガバイト（ＭＢ）ダイナミック・
ランダム・アクセス・メモリー（ＤＲＡＭ）チップは、
コンデンサアレー内の種々のトランジスタを隔離するた
めに“深い（deep）”溝アレー（コンデンサとして）及
びＳＴＩを使用する。トレンチ・コンデンサアレー内の
Ｓｉ結晶欠陥を排除するためには基板内で成長する酸化
物の量の制限が必要であることが確認されている。Ｓｉ
基板内の酸素Ｏ2を“ブロックアウト”するために一般
に使用される方法は、ＳＴＩ内に酸化物薄膜を成長させ
た直後に、低圧化学蒸気析出（ＬＰＣＶＤ）によって析
出させた窒化珪素（Ｓｉ3Ｎ4）薄膜（＜５ｎｍ）を使用
することである。Ｓｉ3Ｎ4薄膜は５μｍ以下であると記
載されている。この厚さ制限の理由は、この薄膜は熱燐
酸浴（例えばパッドＳｉ3Ｎ4を除去するため）並びにフ
ッ化水素酸浴（例えばパッドＳｉ3Ｎ4除去するため）内
でエッチング耐性を有するべきであることが判明した。
ＳＴＩ溝内でＳｉ3Ｎ4ライナーとして使用されるＬＰＣ
ＶＤ−Ｓｉ3Ｎ4厚膜は、熱燐酸内で急速にエッチングさ
れることが判明した。
ランダム・アクセス・メモリー（ＤＲＡＭ）チップは、
コンデンサアレー内の種々のトランジスタを隔離するた
めに“深い（deep）”溝アレー（コンデンサとして）及
びＳＴＩを使用する。トレンチ・コンデンサアレー内の
Ｓｉ結晶欠陥を排除するためには基板内で成長する酸化
物の量の制限が必要であることが確認されている。Ｓｉ
基板内の酸素Ｏ2を“ブロックアウト”するために一般
に使用される方法は、ＳＴＩ内に酸化物薄膜を成長させ
た直後に、低圧化学蒸気析出（ＬＰＣＶＤ）によって析
出させた窒化珪素（Ｓｉ3Ｎ4）薄膜（＜５ｎｍ）を使用
することである。Ｓｉ3Ｎ4薄膜は５μｍ以下であると記
載されている。この厚さ制限の理由は、この薄膜は熱燐
酸浴（例えばパッドＳｉ3Ｎ4を除去するため）並びにフ
ッ化水素酸浴（例えばパッドＳｉ3Ｎ4除去するため）内
でエッチング耐性を有するべきであることが判明した。
ＳＴＩ溝内でＳｉ3Ｎ4ライナーとして使用されるＬＰＣ
ＶＤ−Ｓｉ3Ｎ4厚膜は、熱燐酸内で急速にエッチングさ
れることが判明した。
【０００５】Ｓｉ3Ｎ4ライナーと関連した１つの問題
は、該ライナーが電子をトラップする傾向を有すること
であった。Ｓｉ3Ｎ4ライナーの電荷トラッピング挙動
（インターフェース及びバルク）は、ＤＲＡＭｓのセン
スアンプリファイヤー（即ち“サポート回路”）におけ
るＳＴＩ境界漏れ（Ｎウェル・ツウ・Ｎウェル）を強化
する、従って高い予備電流を惹起することが観察され
た。最近のデータは明らかに、Ｓｉ3Ｎ4ライナーが限界
電圧（Ｖｔ）を低下させかつ接合漏れを１０の数乗程度
増大することを示している。
は、該ライナーが電子をトラップする傾向を有すること
であった。Ｓｉ3Ｎ4ライナーの電荷トラッピング挙動
（インターフェース及びバルク）は、ＤＲＡＭｓのセン
スアンプリファイヤー（即ち“サポート回路”）におけ
るＳＴＩ境界漏れ（Ｎウェル・ツウ・Ｎウェル）を強化
する、従って高い予備電流を惹起することが観察され
た。最近のデータは明らかに、Ｓｉ3Ｎ4ライナーが限界
電圧（Ｖｔ）を低下させかつ接合漏れを１０の数乗程度
増大することを示している。
【０００６】Ｓｉ3Ｎ4ライナーによりトラップされる電
荷の量を確認するために、（１）熱成長酸化物（ＳｉＯ
2-１０ｎｍ）、（２）ＬＰＣＶＤ-Ｓｉ3Ｎ4（４ｎｍ）
及び（３）１０ｎｍＳｉＯ2／１０ｎｍＬＰＣＶＤ-Ｓｉ
3Ｎ4からなるブランケットウエーハ実験用ろうが分析さ
れた。アルミニウムをドットマスクを介して絶縁被膜上
に析出させることにより、簡単な金属-絶縁体半導体が
製造された。Ｃ−Ｖ測定（低周波数及び高周波数）が実
施され、その結果、（１）Ｓｉ3Ｎ4被膜だけは酸化物よ
りもほぼ１０の二乗大きい電荷トラッピング状態を含有
する（即ち１０12対１０10）、及び（２）酸化物とＳｉ
3Ｎ4の組合せは電荷トラッピング状態の密度を限界的に
のみ低下させる（例えば〜５×１０11対１０10）ことが
判明した。理想的には、電荷をトラップせず、なおかつ
熱燐酸及びフッ化水素酸に対して耐性であるＳｉ3Ｎ4薄
膜を発生又は析出させることは最良である。
荷の量を確認するために、（１）熱成長酸化物（ＳｉＯ
2-１０ｎｍ）、（２）ＬＰＣＶＤ-Ｓｉ3Ｎ4（４ｎｍ）
及び（３）１０ｎｍＳｉＯ2／１０ｎｍＬＰＣＶＤ-Ｓｉ
3Ｎ4からなるブランケットウエーハ実験用ろうが分析さ
れた。アルミニウムをドットマスクを介して絶縁被膜上
に析出させることにより、簡単な金属-絶縁体半導体が
製造された。Ｃ−Ｖ測定（低周波数及び高周波数）が実
施され、その結果、（１）Ｓｉ3Ｎ4被膜だけは酸化物よ
りもほぼ１０の二乗大きい電荷トラッピング状態を含有
する（即ち１０12対１０10）、及び（２）酸化物とＳｉ
3Ｎ4の組合せは電荷トラッピング状態の密度を限界的に
のみ低下させる（例えば〜５×１０11対１０10）ことが
判明した。理想的には、電荷をトラップせず、なおかつ
熱燐酸及びフッ化水素酸に対して耐性であるＳｉ3Ｎ4薄
膜を発生又は析出させることは最良である。
【０００７】
【発明が解決しようとする課題】従って、本発明の課題
は、析出したままの（as-deposited）ＬＰＣＶＤ−Ｓｉ
３Ｎ4よりも低密度のトラッピング中心を含有し、かつ
Ｏ2バリヤー被膜として極めて有効であり、しかも熱燐
酸及びフッ化水素酸に対して耐性を有するＳｉ3Ｎ4薄膜
を提供することである。
は、析出したままの（as-deposited）ＬＰＣＶＤ−Ｓｉ
３Ｎ4よりも低密度のトラッピング中心を含有し、かつ
Ｏ2バリヤー被膜として極めて有効であり、しかも熱燐
酸及びフッ化水素酸に対して耐性を有するＳｉ3Ｎ4薄膜
を提供することである。
【０００８】
【課題を解決するための手段】本発明によれば、ＳＴＩ
構造内にＯ2バリヤーとして薄い結晶質Ｓｉ3Ｎ4被膜が
施される。該結晶質Ｓｉ3Ｎ4は、析出したままのＬＰＣ
ＶＤ−Ｓｉ3Ｎ4よりも、低密度のトラッピング中心を含
有し、かつ熱燐酸及びフッ化水素酸腐食に対して良好な
耐性を有し、かつＯ2バリヤー被膜として極めて有効で
ある。事実、結晶質Ｓｉ3Ｎ4が低い密度のトラッピング
中心を有し、若干の場合には全く、現行のＳＴＩ技術で
使用される析出したままのＬＰＣＶＤ−Ｓｉ3Ｎ4被膜に
より惹起される寄生トランジスタを防止する。更に、現
行の技術で明記されている制限的厚さとは異なり、本発
明は、ＳＴＩ溝内でＯ2バリヤー被膜として使用される
べき結晶質ＬＰＣＶＤ−Ｓｉ3Ｎ4厚さの大きな範囲（例
えば５ｎｍ〜１０ｎｍ）を可能にする。このことは製造
における厚さ制御可能性のために大きな処理窓を可能に
する。
構造内にＯ2バリヤーとして薄い結晶質Ｓｉ3Ｎ4被膜が
施される。該結晶質Ｓｉ3Ｎ4は、析出したままのＬＰＣ
ＶＤ−Ｓｉ3Ｎ4よりも、低密度のトラッピング中心を含
有し、かつ熱燐酸及びフッ化水素酸腐食に対して良好な
耐性を有し、かつＯ2バリヤー被膜として極めて有効で
ある。事実、結晶質Ｓｉ3Ｎ4が低い密度のトラッピング
中心を有し、若干の場合には全く、現行のＳＴＩ技術で
使用される析出したままのＬＰＣＶＤ−Ｓｉ3Ｎ4被膜に
より惹起される寄生トランジスタを防止する。更に、現
行の技術で明記されている制限的厚さとは異なり、本発
明は、ＳＴＩ溝内でＯ2バリヤー被膜として使用される
べき結晶質ＬＰＣＶＤ−Ｓｉ3Ｎ4厚さの大きな範囲（例
えば５ｎｍ〜１０ｎｍ）を可能にする。このことは製造
における厚さ制御可能性のために大きな処理窓を可能に
する。
【０００９】
【実施例】以下に図面を参照して、実施例につき本発明
の前述のかつその他の目的、態様及び利点を詳細に説明
する。
の前述のかつその他の目的、態様及び利点を詳細に説明
する。
【００１０】図１のＡ，Ｂ及びＣには、本発明に基づき
ＳＴＩ溝内に結晶化されたＳｉ３Ｎ4を形成する方法が
示されている。図１のＡで、狭い溝がエッチングされた
後に、薄い熱酸化物（典型的には厚さ１０ｎｍ）をエッ
チングダメージを除去するために成長させる。次に、図
１のＢで、Ｓｉ3Ｎ4薄膜（５〜１0ｎｍ）をＳＴＩ溝内
の熱成長した酸化物層の上面に析出させる。次いで、図
１のＣで、ＬＰＣＶＤ−Ｓｉ3Ｎ4を典型的には７２０〜
７８０℃の温度で析出させる、そのようにして一般にア
モルファス状態で析出させる。析出の直後、純粋な窒素
（ＲＴＮ）又はアンモニア（ＮＨ4）内での高温の高速
熱アニールを実施する。ＬＰＣＶＤ−Ｓｉ3Ｎ4の結晶化
は１０５０℃開始しかつ６０秒程度のアニール時間に亙
り実施する。１０５０℃よりも高い温度及び／又は６０
秒よりも長いアニール時間は、ＬＰＣＶＤ−Ｓｉ3Ｎ4の
更なる結晶化及び粒子成長を惹起することがある。付加
的に、より厚いＬＰＣＶＤ−Ｓｉ3Ｎ4（１０ｎｍまで）
は、１１００℃未満の温度で結晶化することができる。
このことはＲＹＮ工程中のウエーハ・ワーページ（wafe
r warpage）の制限及びウエーハエッジに沿ったスリッ
プライン形成のために極めて重要である。
ＳＴＩ溝内に結晶化されたＳｉ３Ｎ4を形成する方法が
示されている。図１のＡで、狭い溝がエッチングされた
後に、薄い熱酸化物（典型的には厚さ１０ｎｍ）をエッ
チングダメージを除去するために成長させる。次に、図
１のＢで、Ｓｉ3Ｎ4薄膜（５〜１0ｎｍ）をＳＴＩ溝内
の熱成長した酸化物層の上面に析出させる。次いで、図
１のＣで、ＬＰＣＶＤ−Ｓｉ3Ｎ4を典型的には７２０〜
７８０℃の温度で析出させる、そのようにして一般にア
モルファス状態で析出させる。析出の直後、純粋な窒素
（ＲＴＮ）又はアンモニア（ＮＨ4）内での高温の高速
熱アニールを実施する。ＬＰＣＶＤ−Ｓｉ3Ｎ4の結晶化
は１０５０℃開始しかつ６０秒程度のアニール時間に亙
り実施する。１０５０℃よりも高い温度及び／又は６０
秒よりも長いアニール時間は、ＬＰＣＶＤ−Ｓｉ3Ｎ4の
更なる結晶化及び粒子成長を惹起することがある。付加
的に、より厚いＬＰＣＶＤ−Ｓｉ3Ｎ4（１０ｎｍまで）
は、１１００℃未満の温度で結晶化することができる。
このことはＲＹＮ工程中のウエーハ・ワーページ（wafe
r warpage）の制限及びウエーハエッジに沿ったスリッ
プライン形成のために極めて重要である。
【００１１】結晶質Ｓｉ3Ｎ4の典型的な形態は、図２及
び図３に示されている。図２及びず３は、それぞれ、１
１００℃でアニールした１０ｎｍＳｉＯ2／４ｎｍＳｉ3
Ｎ4絶縁体対の明視野透過型電子顕微鏡写真（ＴＥＭ）
及び相応する電子回折パターンである。１１００℃で、
Ｓｉ3Ｎ4被膜は大部分が結晶質であることが見られる。
しかしながら、１０５０℃では、被膜の大部分がアモル
ファスであることが明らかであるが、Ｓｉ3Ｎ4の小さな
結晶が観察される。１０５０℃と１１００℃でアニール
した試料の電子回折分析は、低温度-六方晶（α）Ｓｉ3
Ｎ4相であることを示す。
び図３に示されている。図２及びず３は、それぞれ、１
１００℃でアニールした１０ｎｍＳｉＯ2／４ｎｍＳｉ3
Ｎ4絶縁体対の明視野透過型電子顕微鏡写真（ＴＥＭ）
及び相応する電子回折パターンである。１１００℃で、
Ｓｉ3Ｎ4被膜は大部分が結晶質であることが見られる。
しかしながら、１０５０℃では、被膜の大部分がアモル
ファスであることが明らかであるが、Ｓｉ3Ｎ4の小さな
結晶が観察される。１０５０℃と１１００℃でアニール
した試料の電子回折分析は、低温度-六方晶（α）Ｓｉ3
Ｎ4相であることを示す。
【００１２】ＬＰＣＶＤ−Ｓｉ3Ｎ4の結晶化被膜は、析
出したままのＬＰＣＶＤ−Ｓｉ3Ｎ4の結晶化被膜と比較
すると極めて低いトラップ密度を有する。高温度アニー
ルで（１０５０℃〜１１５０℃）で結晶化した１０ｎｍ
ＳｉＯ2／４ｎｍＳｉ3Ｎ4絶縁体対のＣ−Ｖ測定の結果
は、トラップ密度が最低で１桁の程度低下したことを示
す。更に、結晶化したＬＰＣＶＤ−Ｓｉ3Ｎ4被膜は、熱
燐酸及びフッ化水素酸の対して著しく高いエッチング耐
性を有することを示す。エッチング速度の調査から、結
晶化したＬＰＣＶＤ−Ｓｉ3Ｎ4被膜は最低でも析出した
ままのＬＰＣＶＤ−Ｓｉ3Ｎ4よりも熱燐酸中で４５％低
いエッチング速度及び純粋なフッ化水素酸内で３０％程
低いエッチング速度を有することが判明した。
出したままのＬＰＣＶＤ−Ｓｉ3Ｎ4の結晶化被膜と比較
すると極めて低いトラップ密度を有する。高温度アニー
ルで（１０５０℃〜１１５０℃）で結晶化した１０ｎｍ
ＳｉＯ2／４ｎｍＳｉ3Ｎ4絶縁体対のＣ−Ｖ測定の結果
は、トラップ密度が最低で１桁の程度低下したことを示
す。更に、結晶化したＬＰＣＶＤ−Ｓｉ3Ｎ4被膜は、熱
燐酸及びフッ化水素酸の対して著しく高いエッチング耐
性を有することを示す。エッチング速度の調査から、結
晶化したＬＰＣＶＤ−Ｓｉ3Ｎ4被膜は最低でも析出した
ままのＬＰＣＶＤ−Ｓｉ3Ｎ4よりも熱燐酸中で４５％低
いエッチング速度及び純粋なフッ化水素酸内で３０％程
低いエッチング速度を有することが判明した。
【００１３】本発明を唯一の有利な実施例で説明して来
たが、本発明は、特許請求の範囲に記載の思想及び範囲
内で変更して実施できることは、当業者にとって自明の
ことである。
たが、本発明は、特許請求の範囲に記載の思想及び範囲
内で変更して実施できることは、当業者にとって自明の
ことである。
【図１】Ａ，Ｂ及びＣは、ＳＩＴ構造内への結晶質Ｓｉ
3Ｎ4薄膜の形成プロセスを示す。
3Ｎ4薄膜の形成プロセスを示す。
【図２】結晶質Ｓｉ3Ｎ4の明視野透過型電子顕微鏡写真
である。
である。
【図３】ＴＥＭの電子回折パターンの写真である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハーバート ホー アメリカ合衆国 ニュー ヨーク ワシン トンヴィル バーネット ウエイ ７ (72)発明者 エルヴィン ハマール ドイツ連邦共和国 エマーティング アー ダルベルト−シュティフター−シュトラー セ 21 (72)発明者 デイヴィッド エム ドブツィンスキー アメリカ合衆国 ニュー ヨーク ホープ ウエル ジャンクション シェナンドー ロード 29 (72)発明者 ヨット ヘルベルト パルム アメリカ合衆国 ニュー ヨーク ワッピ ンガーズ フォールズ タウン ヴュー ドライヴ 207 (72)発明者 スティーヴン フガルディ アメリカ合衆国 コネチカット ニュー ミルフォードミーティングハウス テラス 31 (72)発明者 アトゥル アジメラ アメリカ合衆国 ニュー ヨーク ワッピ ンガー エリザベス テラス 22 (72)発明者 ジェームズ イー モーズマン アメリカ合衆国 ニュー ヨーク ドーヴ ァー プレインズ メイフラワー アヴェ ニュー 51 (72)発明者 サミュエル シー ラマク アメリカ合衆国 ニュー ヨーク ワッピ ンガーズ フォールズ ウインスロープ コート 32 ビー
Claims (7)
- 【請求項１】 集積回路デバイスにおける浅い溝アイソ
レーション（ＳＴＩ）構造内に結晶質窒化珪素（Ｓｉ3
Ｎ4）被膜の薄膜を形成する方法において、 低圧化学蒸気析出法（ＬＰＣＶＶＤ）によって５〜１０
ｎｍ厚さのＳｉ3Ｎ4被膜をＳＴＩ構造内に７２０〜７８
０℃の温度で析出させ、かつＳｉ3Ｎ4被膜の析出直後
に、高速熱アニールを１０５０〜１１５０℃でほぼ６０
秒間実施してＳｉ3Ｎ4被膜をアモルファス状態から結晶
質状態に変換させること特徴とする、浅い溝アイソレー
ション構造内に結晶質窒化珪素被膜の薄膜を形成する方
法。 - 【請求項２】 ＳＴＩ構造を、 シリコン基板内に０．５μｍ以下の浅い溝をエッチング
し、かつエッチングしたトレンチ内に薄膜熱酸化物をほ
ぼ１０ｎｍの厚さに成長させて、エッチングダメージを
除去することにより形成する、請求項１記載の方法。 - 【請求項３】 アニール温度が１１００℃である、請求
項１記載の方法。 - 【請求項４】 高速熱アニールを純粋窒素内で実施す
る、請求項１記載の方法。 - 【請求項５】 高速熱アニールをアンモニア内で実施す
る、請求項１記載の方法。 - 【請求項６】 サブミクロンの集積回路デバイス用の改
良された浅い溝アイソレーション（ＳＴＩ）構造におい
て、 シリコン基板内のエッチングされた０．５μｍ以下の浅
い溝及び前記浅い溝内の５〜１０ｎｍの薄い結晶質Ｓｉ
3Ｎ4被膜からなること特徴とする、サブミクロンの集積
回路デバイス用の浅い溝アイソレーション構造。 - 【請求項７】 更に、前記浅い溝をエッチング内に成長
させたほぼ１０ｎｍの厚さの薄い熱酸化物被膜を有し、
前記薄い結晶質Ｓｉ3Ｎ4被膜が薄い熱酸化物上に形成さ
れている、請求項６記載の改良された浅い溝アイソレー
ション構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/531,844 US5643823A (en) | 1995-09-21 | 1995-09-21 | Application of thin crystalline Si3 N4 liners in shallow trench isolation (STI) structures |
| US08/531,844 | 1995-09-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09219444A true JPH09219444A (ja) | 1997-08-19 |
Family
ID=24119291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8267699A Withdrawn JPH09219444A (ja) | 1995-09-21 | 1996-09-19 | 浅い溝アイソレーション構造内に結晶質窒化珪素被膜の薄膜を形成する方法及びサブミクロンの集積回路デバイス用の浅い溝アイソレーション構造 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5643823A (ja) |
| EP (1) | EP0764981B1 (ja) |
| JP (1) | JPH09219444A (ja) |
| KR (1) | KR100424823B1 (ja) |
| DE (1) | DE69632768T2 (ja) |
| TW (1) | TW306040B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11233612A (ja) * | 1997-12-01 | 1999-08-27 | Samsung Electronics Co Ltd | 半導体装置のトレンチ隔離形成方法 |
Families Citing this family (66)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5985735A (en) * | 1995-09-29 | 1999-11-16 | Intel Corporation | Trench isolation process using nitrogen preconditioning to reduce crystal defects |
| TW333671B (en) * | 1996-03-25 | 1998-06-11 | Sanyo Electric Co | The semiconductor device and its producing method |
| US5763315A (en) * | 1997-01-28 | 1998-06-09 | International Business Machines Corporation | Shallow trench isolation with oxide-nitride/oxynitride liner |
| US6013937A (en) * | 1997-09-26 | 2000-01-11 | Siemens Aktiengesellshaft | Buffer layer for improving control of layer thickness |
| EP0908942A3 (en) * | 1997-09-30 | 2002-03-13 | Siemens Aktiengesellschaft | Improved nitride etch stop layer |
| TW365049B (en) * | 1997-10-18 | 1999-07-21 | United Microelectronics Corp | Manufacturing method for shallow trench isolation structure |
| US6194283B1 (en) * | 1997-10-29 | 2001-02-27 | Advanced Micro Devices, Inc. | High density trench fill due to new spacer fill method including isotropically etching silicon nitride spacers |
| US6200896B1 (en) | 1998-01-22 | 2001-03-13 | Cypress Semiconductor Corporation | Employing an acidic liquid and an abrasive surface to polish a semiconductor topography |
| US6143663A (en) * | 1998-01-22 | 2000-11-07 | Cypress Semiconductor Corporation | Employing deionized water and an abrasive surface to polish a semiconductor topography |
| US6479368B1 (en) * | 1998-03-02 | 2002-11-12 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device having a shallow trench isolating region |
| US6171180B1 (en) | 1998-03-31 | 2001-01-09 | Cypress Semiconductor Corporation | Planarizing a trench dielectric having an upper surface within a trench spaced below an adjacent polish stop surface |
| US6117748A (en) * | 1998-04-15 | 2000-09-12 | Worldwide Semiconductor Manufacturing Corporation | Dishing free process for shallow trench isolation |
| US6175147B1 (en) * | 1998-05-14 | 2001-01-16 | Micron Technology Inc. | Device isolation for semiconductor devices |
| US6232646B1 (en) * | 1998-05-20 | 2001-05-15 | Advanced Micro Devices, Inc. | Shallow trench isolation filled with thermal oxide |
| EP0967637A1 (en) * | 1998-06-24 | 1999-12-29 | Siemens Aktiengesellschaft | Semiconductor device and manufacturing method |
| US5989978A (en) * | 1998-07-16 | 1999-11-23 | Chartered Semiconductor Manufacturing, Ltd. | Shallow trench isolation of MOSFETS with reduced corner parasitic currents |
| US5940718A (en) * | 1998-07-20 | 1999-08-17 | Advanced Micro Devices | Nitridation assisted polysilicon sidewall protection in self-aligned shallow trench isolation |
| US6534378B1 (en) | 1998-08-31 | 2003-03-18 | Cypress Semiconductor Corp. | Method for forming an integrated circuit device |
| US5972124A (en) * | 1998-08-31 | 1999-10-26 | Advanced Micro Devices, Inc. | Method for cleaning a surface of a dielectric material |
| US6232231B1 (en) | 1998-08-31 | 2001-05-15 | Cypress Semiconductor Corporation | Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect |
| KR100292616B1 (ko) | 1998-10-09 | 2001-07-12 | 윤종용 | 트렌치격리의제조방법 |
| US6218720B1 (en) * | 1998-10-21 | 2001-04-17 | Advanced Micro Devices, Inc. | Semiconductor topography employing a nitrogenated shallow trench isolation structure |
| US6566249B1 (en) | 1998-11-09 | 2003-05-20 | Cypress Semiconductor Corp. | Planarized semiconductor interconnect topography and method for polishing a metal layer to form wide interconnect structures |
| US6204146B1 (en) * | 1998-12-10 | 2001-03-20 | United Microelectronics Corp. | Method of fabricating shallow trench isolation |
| US6765280B1 (en) * | 1998-12-21 | 2004-07-20 | Agilent Technologies, Inc. | Local oxidation of a sidewall sealed shallow trench for providing isolation between devices of a substrate |
| US6037238A (en) * | 1999-01-04 | 2000-03-14 | Vanguard International Semiconductor Corporation | Process to reduce defect formation occurring during shallow trench isolation formation |
| KR100322531B1 (ko) * | 1999-01-11 | 2002-03-18 | 윤종용 | 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자 |
| US6521947B1 (en) | 1999-01-28 | 2003-02-18 | International Business Machines Corporation | Method of integrating substrate contact on SOI wafers with STI process |
| US6140208A (en) * | 1999-02-05 | 2000-10-31 | International Business Machines Corporation | Shallow trench isolation (STI) with bilayer of oxide-nitride for VLSI applications |
| US6027982A (en) * | 1999-02-05 | 2000-02-22 | Chartered Semiconductor Manufacturing Ltd. | Method to form shallow trench isolation structures with improved isolation fill and surface planarity |
| US6184107B1 (en) * | 1999-03-17 | 2001-02-06 | International Business Machines Corp. | Capacitor trench-top dielectric for self-aligned device isolation |
| US6316815B1 (en) * | 1999-03-26 | 2001-11-13 | Vanguard International Semiconductor Corporation | Structure for isolating integrated circuits in semiconductor substrate and method for making it |
| KR100366619B1 (ko) * | 1999-05-12 | 2003-01-09 | 삼성전자 주식회사 | 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자 |
| US6500321B1 (en) | 1999-05-26 | 2002-12-31 | Novellus Systems, Inc. | Control of erosion profile and process characteristics in magnetron sputtering by geometrical shaping of the sputtering target |
| US6255194B1 (en) * | 1999-06-03 | 2001-07-03 | Samsung Electronics Co., Ltd. | Trench isolation method |
| US6350662B1 (en) | 1999-07-19 | 2002-02-26 | Taiwan Semiconductor Manufacturing Company | Method to reduce defects in shallow trench isolations by post liner anneal |
| US20020137362A1 (en) * | 1999-07-29 | 2002-09-26 | Rajarao Jammy | Method for forming crystalline silicon nitride |
| DE19944011B4 (de) * | 1999-09-14 | 2007-10-18 | Infineon Technologies Ag | Verfahren zur Bildung mindestens zweier Speicherzellen eines Halbleiterspeichers |
| KR100338767B1 (ko) | 1999-10-12 | 2002-05-30 | 윤종용 | 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법 |
| US6372573B2 (en) | 1999-10-26 | 2002-04-16 | Kabushiki Kaisha Toshiba | Self-aligned trench capacitor capping process for high density DRAM cells |
| US6207542B1 (en) * | 1999-12-07 | 2001-03-27 | Advanced Micro Devices, Inc. | Method for establishing ultra-thin gate insulator using oxidized nitride film |
| US6472291B1 (en) | 2000-01-27 | 2002-10-29 | Infineon Technologies North America Corp. | Planarization process to achieve improved uniformity across semiconductor wafers |
| US6388297B1 (en) * | 2000-04-12 | 2002-05-14 | Ultratech Stepper, Inc. | Structure and method for an optical block in shallow trench isolation for improved laser anneal control |
| US6348394B1 (en) * | 2000-05-18 | 2002-02-19 | International Business Machines Corporation | Method and device for array threshold voltage control by trapped charge in trench isolation |
| US6387790B1 (en) | 2000-06-23 | 2002-05-14 | International Business Machines Corporation | Conversion of amorphous layer produced during IMP Ti deposition |
| US6559052B2 (en) | 2000-07-07 | 2003-05-06 | Applied Materials, Inc. | Deposition of amorphous silicon films by high density plasma HDP-CVD at low temperatures |
| KR20020005851A (ko) * | 2000-07-10 | 2002-01-18 | 윤종용 | 트렌치 소자 분리형 반도체 장치 및 그 형성방법 |
| US6583025B2 (en) * | 2000-07-10 | 2003-06-24 | Samsung Electronics Co., Ltd. | Method of forming a trench isolation structure comprising annealing the oxidation barrier layer thereof in a furnace |
| KR100386946B1 (ko) | 2000-08-01 | 2003-06-09 | 삼성전자주식회사 | 트렌치 소자 분리형 반도체 장치의 형성방법 |
| KR100346842B1 (ko) * | 2000-12-01 | 2002-08-03 | 삼성전자 주식회사 | 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법 |
| KR100357199B1 (ko) * | 2000-12-30 | 2002-10-19 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US6969684B1 (en) | 2001-04-30 | 2005-11-29 | Cypress Semiconductor Corp. | Method of making a planarized semiconductor structure |
| US7267037B2 (en) | 2001-05-05 | 2007-09-11 | David Walter Smith | Bidirectional singulation saw and method |
| KR100421046B1 (ko) * | 2001-07-13 | 2004-03-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| EP1282160A1 (de) * | 2001-07-31 | 2003-02-05 | Infineon Technologies AG | Verfahren zur Herstellung von Schichten eines Nitrid/Oxid-Dielektrikums |
| US6828678B1 (en) | 2002-03-29 | 2004-12-07 | Silicon Magnetic Systems | Semiconductor topography with a fill material arranged within a plurality of valleys associated with the surface roughness of the metal layer |
| KR100672753B1 (ko) * | 2003-07-24 | 2007-01-22 | 주식회사 하이닉스반도체 | 전자트랩을 억제할 수 있는 트렌치형 소자분리막의 형성방법 |
| US20050093103A1 (en) * | 2003-10-29 | 2005-05-05 | Yoyi Gong | Shallow trench isolation and fabricating method thereof |
| US7407896B2 (en) * | 2004-04-23 | 2008-08-05 | Massachusetts Institute Of Technology | CMOS-compatible light emitting aperiodic photonic structures |
| US20090093074A1 (en) * | 2004-04-23 | 2009-04-09 | Jae Hyung Yi | Light Emission From Silicon-Based Nanocrystals By Sequential Thermal Annealing Approaches |
| KR100600055B1 (ko) | 2004-06-30 | 2006-07-13 | 주식회사 하이닉스반도체 | 리프팅을 방지한 반도체소자의 소자분리 방법 |
| JP2007258266A (ja) * | 2006-03-20 | 2007-10-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| US20090078989A1 (en) * | 2007-09-21 | 2009-03-26 | Samsung Electronics Co., Ltd. | Method of forming silicon nitride at low temperature, charge trap memory device including crystalline nano dots formed by using the same, and method of manufacturing the charge trap memory device |
| CN102479738B (zh) * | 2010-11-23 | 2014-05-28 | 中国科学院微电子研究所 | 沟槽隔离结构及其形成方法 |
| CN102716953A (zh) * | 2012-06-21 | 2012-10-10 | 陕西科技大学 | 一种凸轮式变曲率管子弯曲系统及方法 |
| CN105280545A (zh) | 2014-07-24 | 2016-01-27 | 联华电子股份有限公司 | 半导体装置的浅沟槽隔离结构与其制造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4631803A (en) * | 1985-02-14 | 1986-12-30 | Texas Instruments Incorporated | Method of fabricating defect free trench isolation devices |
| US4918028A (en) * | 1986-04-14 | 1990-04-17 | Canon Kabushiki Kaisha | Process for photo-assisted epitaxial growth using remote plasma with in-situ etching |
| DE3752286T2 (de) * | 1986-12-22 | 2000-01-13 | Texas Instruments Inc | In einem tiefen Graben formierte Isolation mit Kontakt an der Oberfläche des Substrates |
| US5085711A (en) * | 1989-02-20 | 1992-02-04 | Sanyo Electric Co., Ltd. | Photovoltaic device |
| JPH02257640A (ja) * | 1989-03-30 | 1990-10-18 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH05190796A (ja) * | 1991-07-30 | 1993-07-30 | Internatl Business Mach Corp <Ibm> | ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法 |
| US5342808A (en) * | 1992-03-12 | 1994-08-30 | Hewlett-Packard Company | Aperture size control for etched vias and metal contacts |
| US5272104A (en) * | 1993-03-11 | 1993-12-21 | Harris Corporation | Bonded wafer process incorporating diamond insulator |
| US5322809A (en) * | 1993-05-11 | 1994-06-21 | Texas Instruments Incorporated | Self-aligned silicide process |
| US5393702A (en) * | 1993-07-06 | 1995-02-28 | United Microelectronics Corporation | Via sidewall SOG nitridation for via filling |
| US5472904A (en) * | 1994-03-02 | 1995-12-05 | Micron Technology, Inc. | Thermal trench isolation |
| US5492858A (en) * | 1994-04-20 | 1996-02-20 | Digital Equipment Corporation | Shallow trench isolation process for high aspect ratio trenches |
| US5447884A (en) * | 1994-06-29 | 1995-09-05 | International Business Machines Corporation | Shallow trench isolation with thin nitride liner |
-
1995
- 1995-09-21 US US08/531,844 patent/US5643823A/en not_active Expired - Lifetime
-
1996
- 1996-09-04 EP EP96114166A patent/EP0764981B1/en not_active Expired - Lifetime
- 1996-09-04 DE DE69632768T patent/DE69632768T2/de not_active Expired - Lifetime
- 1996-09-16 KR KR1019960040077A patent/KR100424823B1/ko not_active IP Right Cessation
- 1996-09-19 JP JP8267699A patent/JPH09219444A/ja not_active Withdrawn
- 1996-09-24 TW TW085111665A patent/TW306040B/zh not_active IP Right Cessation
-
1997
- 1997-01-21 US US08/785,322 patent/US5747866A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11233612A (ja) * | 1997-12-01 | 1999-08-27 | Samsung Electronics Co Ltd | 半導体装置のトレンチ隔離形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69632768D1 (de) | 2004-07-29 |
| US5643823A (en) | 1997-07-01 |
| EP0764981A2 (en) | 1997-03-26 |
| KR100424823B1 (ko) | 2004-06-16 |
| DE69632768T2 (de) | 2005-07-07 |
| US5747866A (en) | 1998-05-05 |
| EP0764981B1 (en) | 2004-06-23 |
| TW306040B (ja) | 1997-05-21 |
| EP0764981A3 (en) | 1997-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09219444A (ja) | 浅い溝アイソレーション構造内に結晶質窒化珪素被膜の薄膜を形成する方法及びサブミクロンの集積回路デバイス用の浅い溝アイソレーション構造 | |
| US4764248A (en) | Rapid thermal nitridized oxide locos process | |
| US5395790A (en) | Stress-free isolation layer | |
| JPS647488B2 (ja) | ||
| JPH07153761A (ja) | 半導体素子の配線製造方法 | |
| JPH10214889A (ja) | シャロートレンチアイソレーション構造内に結晶質窒化珪素被膜の薄膜を形成する方法、サブミクロンの集積回路デバイス用のシャロートレンチアイソレーション構造及び結晶質窒化珪素被膜 | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| US6211077B1 (en) | Method for forming polycrystal silicon film for semiconductor elements | |
| JPH0556872B2 (ja) | ||
| US5719086A (en) | Method for isolating elements of semiconductor device | |
| JP3171810B2 (ja) | 素子分離酸化膜の製造方法 | |
| JPS58120595A (ja) | マスク層上に単結晶シリコン層を形成する方法 | |
| JP2861343B2 (ja) | 半導体装置およびその製造方法 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| US6177310B1 (en) | Method for forming capacitor of memory cell | |
| US7547646B2 (en) | Trench capacitor structure and process for applying a covering layer and a mask for trench etching processes in semiconductor substrates | |
| US6225160B1 (en) | Method of manufacturing bottom electrode of capacitor | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| JPH11176828A (ja) | シリコン酸化膜の形成方法 | |
| JPH0468770B2 (ja) | ||
| US4840917A (en) | Method of interface state reduction in MNOS capacitors | |
| KR100190194B1 (ko) | 반도체 소자의 제조방법 | |
| US5175129A (en) | Method of fabricating a semiconductor structure having an improved polysilicon layer | |
| KR100403958B1 (ko) | 폴리사이드구조의게이트전극형성방법 | |
| JP3420098B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |