JPS58120595A - マスク層上に単結晶シリコン層を形成する方法 - Google Patents
マスク層上に単結晶シリコン層を形成する方法Info
- Publication number
- JPS58120595A JPS58120595A JP58000398A JP39883A JPS58120595A JP S58120595 A JPS58120595 A JP S58120595A JP 58000398 A JP58000398 A JP 58000398A JP 39883 A JP39883 A JP 39883A JP S58120595 A JPS58120595 A JP S58120595A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- deposition
- etching
- single crystal
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title description 19
- 229910021419 crystalline silicon Inorganic materials 0.000 title 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 50
- 229910052710 silicon Inorganic materials 0.000 claims description 49
- 239000010703 silicon Substances 0.000 claims description 49
- 238000000151 deposition Methods 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 31
- 239000007789 gas Substances 0.000 claims description 25
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 24
- 239000013078 crystal Substances 0.000 claims description 19
- 239000012159 carrier gas Substances 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000008021 deposition Effects 0.000 description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 230000006911 nucleation Effects 0.000 description 10
- 238000010899 nucleation Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 101100264195 Caenorhabditis elegans app-1 gene Proteins 0.000 description 1
- QQQIECGTIMUVDS-UHFFFAOYSA-N N-[[4-[2-(dimethylamino)ethoxy]phenyl]methyl]-3,4-dimethoxybenzamide Chemical compound C1=C(OC)C(OC)=CC=C1C(=O)NCC1=CC=C(OCCN(C)C)C=C1 QQQIECGTIMUVDS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000002362 mulch Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02642—Mask materials other than SiO2 or SiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、単結晶シリコンの層をエピタキシャル的に
形成する方法１更に具体的には単結晶基板上に形成され
ている孔の明いたマスク層上に単結晶シリコンを生成す
る方法に、関するものである。
形成する方法１更に具体的には単結晶基板上に形成され
ている孔の明いたマスク層上に単結晶シリコンを生成す
る方法に、関するものである。
半導体装置の製造の分野では、エピタキシャル法で被着
したシリコンが広く種々の用途に利用されている。基本
的に、この被着は、被着したシリコンが基板の結晶格子
と連続した構造を形造るようにある結晶格子の上ヘガヌ
源からシリコンを析出させる過程を含んでいる。通常使
用されるシリコンのガス源（ソース）は、シラン（ Ｓ
，４）Ｔ４） Ｎ四“塩化シリコン（ Ｓｉ− Ｃｅ４
） 、 ）ジクロロシラン（Ｓ。
したシリコンが広く種々の用途に利用されている。基本
的に、この被着は、被着したシリコンが基板の結晶格子
と連続した構造を形造るようにある結晶格子の上ヘガヌ
源からシリコンを析出させる過程を含んでいる。通常使
用されるシリコンのガス源（ソース）は、シラン（ Ｓ
，４）Ｔ４） Ｎ四“塩化シリコン（ Ｓｉ− Ｃｅ４
） 、 ）ジクロロシラン（Ｓ。
ＨＯ５８）およびジクロロシラン（ＳｉＨ２Ｃ４２）で
あって１その代表的な処理に関しては「ジクロロシラン
のエピタキシャル技術の進歩（ ＡＤＶＡＮＣＥＳＩＮ
Ｄ工ＣＨＬＯＰＯＳＩＴ，ＡＮＥ Ｅ）’ＩＴＡＸ工
ＡＬ ＴＥＣＨＮＯ−ＬＯＧＹ） Ｊデロング（ Ｄ．
、Ｊ．Ｄｅｌｏｎｇ ）代著ソリット・ステート・テク
ノロジ（ （ Ｓｏｌｉｄ ｓｔａｔｅ ’］’＋ ＋
１ｈ−ｎｏｌｏｇｙ ） ｌ’９ ７ ２ １０月刊０
’Ｊ ｐｐ．２９ − ３４Ｓ４１およびゴールドスミ
ス（ Ｇｏｌｄｓｍｉｔｈ）氏他による米国特許第３．
９４５，８６４号に詳細に説明されている。シリコンの
品質と被着速度は、上記の文献および米国特許と共にサ
ートル（Ｆ２．５ｊ−ｒｔｌ ）氏による米国特許第３
，２３９，３７２号に詳述されているように）被着温度
とガスの組成との関数である。
あって１その代表的な処理に関しては「ジクロロシラン
のエピタキシャル技術の進歩（ ＡＤＶＡＮＣＥＳＩＮ
Ｄ工ＣＨＬＯＰＯＳＩＴ，ＡＮＥ Ｅ）’ＩＴＡＸ工
ＡＬ ＴＥＣＨＮＯ−ＬＯＧＹ） Ｊデロング（ Ｄ．
、Ｊ．Ｄｅｌｏｎｇ ）代著ソリット・ステート・テク
ノロジ（ （ Ｓｏｌｉｄ ｓｔａｔｅ ’］’＋ ＋
１ｈ−ｎｏｌｏｇｙ ） ｌ’９ ７ ２ １０月刊０
’Ｊ ｐｐ．２９ − ３４Ｓ４１およびゴールドスミ
ス（ Ｇｏｌｄｓｍｉｔｈ）氏他による米国特許第３．
９４５，８６４号に詳細に説明されている。シリコンの
品質と被着速度は、上記の文献および米国特許と共にサ
ートル（Ｆ２．５ｊ−ｒｔｌ ）氏による米国特許第３
，２３９，３７２号に詳述されているように）被着温度
とガスの組成との関数である。
シリコンのエピタキシャル・フィルムは１単結晶シリコ
ン基板の表面にある二酸化シリコン（Ｓｌ。
ン基板の表面にある二酸化シリコン（Ｓｌ。
ｏ２）マスクの開孔中に選択的に成長させられていた。
その様な方法の一例は「シリコンの選択的エピタキシャ
ル被１（ＳＥＴ、ＥＣＴＩＶＥ ＩＤＰ工ＴＡＸ■ＡＴ
。
ル被１（ＳＥＴ、ＥＣＴＩＶＥ ＩＤＰ工ＴＡＸ■ＡＴ
。
ＤＥＰＯＳ Ｉ丁工０ＮＯＦＳＩＬ工Ｃ０Ｎ）Ｊジョイ
ヌ（Ｂ、Ｄ。
ヌ（Ｂ、Ｄ。
ＪＯｙＣｅ）氏他（ネイチャ（Ｎａｔｔｌｒｅ ） １
９５巻ｐｐ、４ｓ５−６％１９６２年８月４日号）に詳
述されている。
９５巻ｐｐ、４ｓ５−６％１９６２年８月４日号）に詳
述されている。
選択的なエピタキシャル被着法は）成る格子状の単結晶
シリコン島状部の形成に可使用されており１この格子は
二酸化シリコン層における開孔アレイの或特別の中心間
々隔で定められておりまた各シリコン島状部はこの各開
孔を囲んでいる二酸化シリコン上に或特定距離にわたっ
て重畳成長しているものである。その様な重畳成長構造
とその製造法は、［エピコン・アレイ 新しい半導体ア
レイ型撮像管構造（ＴＥ（Ｅ ＰＥＰ：［ＣＯＮ″Ａ）
任ＡＹ：Ａ ＮＥＷＳＥＭＩＣＯＮＤＴＪＣＴＯＲＩＲ
ＡＹ−ＴＹＰＥ ＣＡＭＥＲＡ ＴＵ−ＢＥ ５ＴＲＴ
ＪＣＴＬ］ＲＥ） ｘ ンゲ？ （Ｗ、 Ｅ、 Ｅｎｇ
ｅｌｅｒ ）民地１アブフィト・フィジフクス・レター
ズ（、Ａｐｐ−１’ｌｅｄ Ｐｈｙｓｉ、ｃｓ Ｌｅｔ
ｔｅｒｓ ） １６巻５号％ １９７０年３月１日号、
［エピコン撮像管：エピタキシャル タ゛イオードアレ
イ ビジコン（ＴＥ（Ｅ ＥＰ工ＣＯＮ ＯＡ−ＭＥＲ
ＡＴＬＩＢＥ ： ＡＮ ＥＰＩＴＡＸＩＡＬ ＤＩ
ＯＤＥ ＡＴ−（ＰＡＹＶＩＤＩＣＯＮ ）ブルー メ
ン７ ｘ ／Ｌ／ド（Ｓ、 Ｍ、 Ｂｌｕｍｅｎ’−ｆ
ｅｌｄ ）氏他、ＩＥＥＥ ）？ンザクショ＞、（Ｉ
ＥＥＥＴｒａｎｓ、 ） １巻ＥＤ１８．１１号％ １
９７１年１１月、およびエンゲラ（Ｗ、 Ｅ、 Ｅｎｇ
ｅｌｅｒ ）氏による米国特許第３．７４６，９０８号
に説明されている０上述の各引用文献に開示されている
ように１単結晶シリコンのエピタキシャル被着法は半導
体工業分野で確立されている。たとえば、反応温度１被
着用ガスの組成、およびガスの流速などが品質および被
着速度に及ぼす影響は良く判っている。
シリコン島状部の形成に可使用されており１この格子は
二酸化シリコン層における開孔アレイの或特別の中心間
々隔で定められておりまた各シリコン島状部はこの各開
孔を囲んでいる二酸化シリコン上に或特定距離にわたっ
て重畳成長しているものである。その様な重畳成長構造
とその製造法は、［エピコン・アレイ 新しい半導体ア
レイ型撮像管構造（ＴＥ（Ｅ ＰＥＰ：［ＣＯＮ″Ａ）
任ＡＹ：Ａ ＮＥＷＳＥＭＩＣＯＮＤＴＪＣＴＯＲＩＲ
ＡＹ−ＴＹＰＥ ＣＡＭＥＲＡ ＴＵ−ＢＥ ５ＴＲＴ
ＪＣＴＬ］ＲＥ） ｘ ンゲ？ （Ｗ、 Ｅ、 Ｅｎｇ
ｅｌｅｒ ）民地１アブフィト・フィジフクス・レター
ズ（、Ａｐｐ−１’ｌｅｄ Ｐｈｙｓｉ、ｃｓ Ｌｅｔ
ｔｅｒｓ ） １６巻５号％ １９７０年３月１日号、
［エピコン撮像管：エピタキシャル タ゛イオードアレ
イ ビジコン（ＴＥ（Ｅ ＥＰ工ＣＯＮ ＯＡ−ＭＥＲ
ＡＴＬＩＢＥ ： ＡＮ ＥＰＩＴＡＸＩＡＬ ＤＩ
ＯＤＥ ＡＴ−（ＰＡＹＶＩＤＩＣＯＮ ）ブルー メ
ン７ ｘ ／Ｌ／ド（Ｓ、 Ｍ、 Ｂｌｕｍｅｎ’−ｆ
ｅｌｄ ）氏他、ＩＥＥＥ ）？ンザクショ＞、（Ｉ
ＥＥＥＴｒａｎｓ、 ） １巻ＥＤ１８．１１号％ １
９７１年１１月、およびエンゲラ（Ｗ、 Ｅ、 Ｅｎｇ
ｅｌｅｒ ）氏による米国特許第３．７４６，９０８号
に説明されている０上述の各引用文献に開示されている
ように１単結晶シリコンのエピタキシャル被着法は半導
体工業分野で確立されている。たとえば、反応温度１被
着用ガスの組成、およびガスの流速などが品質および被
着速度に及ぼす影響は良く判っている。
単結晶基板上に単結晶シリコンは良く核を作るが多結晶
表面または非晶質（アモルファヌ）表面に核を作らない
ことは蔦既によく知られている。通常に酸化シリコン層
の表面の如き非単結晶表面をエピタキシャル被着環境の
中におくと１非単結晶シリコン・フィルムが被着する。
表面または非晶質（アモルファヌ）表面に核を作らない
ことは蔦既によく知られている。通常に酸化シリコン層
の表面の如き非単結晶表面をエピタキシャル被着環境の
中におくと１非単結晶シリコン・フィルムが被着する。
従来、二酸化ンリコン上に単結晶シリコンを形成するこ
とは）エンゲラ氏およびブルーメンフェルト氏が発表し
たように単結晶シリコン島状部の格子を作り出すことに
よって１行なっていた。この方法はシリコン島状部の成
長を助長するようにシリコン島状部相互間の酸化物表面
を横切ってシリコン＼原子が移動する現象に依存してい
る。もしある特定の温度で析出するシリコンの移動距離
がシリコン島状部相互間の距離の２分の１より短かいと
きは１単結晶シリコン島状部相互間の酸化物上に非単結
晶シリコンの核が生ずる。
とは）エンゲラ氏およびブルーメンフェルト氏が発表し
たように単結晶シリコン島状部の格子を作り出すことに
よって１行なっていた。この方法はシリコン島状部の成
長を助長するようにシリコン島状部相互間の酸化物表面
を横切ってシリコン＼原子が移動する現象に依存してい
る。もしある特定の温度で析出するシリコンの移動距離
がシリコン島状部相互間の距離の２分の１より短かいと
きは１単結晶シリコン島状部相互間の酸化物上に非単結
晶シリコンの核が生ずる。
非単結晶シリコン層の形成を防止し、またエピタキシャ
ルの核生成位置の形状寸法や成長時間に制限されない被
着方法を提供する研究の過程で、この発明の方法が発見
された。
ルの核生成位置の形状寸法や成長時間に制限されない被
着方法を提供する研究の過程で、この発明の方法が発見
された。
この発明の方法では１基板、の単結晶部分を露出させる
ような少なくとも１個の開孔を有するマヌク層を、半導
体基板上に形成する０次に１シリコン・ソースガスとキ
ャリヤガスを含む混合ゲスから、シリコンをエピタキシ
ャル被着させる０次に）この基板を・既に被着されたシ
リコンの一部がエツチングされるように、エンチングガ
スとキャリヤガスから成る混合ガスにさらす。この被着
とエツチングのサイクルを適当回数繰返して・このマ“
スフ層上に所定寸法の単結晶シリコン層を得る。
ような少なくとも１個の開孔を有するマヌク層を、半導
体基板上に形成する０次に１シリコン・ソースガスとキ
ャリヤガスを含む混合ゲスから、シリコンをエピタキシ
ャル被着させる０次に）この基板を・既に被着されたシ
リコンの一部がエツチングされるように、エンチングガ
スとキャリヤガスから成る混合ガスにさらす。この被着
とエツチングのサイクルを適当回数繰返して・このマ“
スフ層上に所定寸法の単結晶シリコン層を得る。
以下１図面を参照しつ一詳細に説明する。
第１図に例示したようにＳ実質的に平坦な表面１２を有
する基板１０を先ず用意する。好ましい実施例にあって
は・この基板１０の材料は単結晶シリコンであり１その
表面１２は主結晶表面であるｏしかし、後述するように
基板１ｏの材料はシリコンに限定される。ものではない
。好ましい実施例では厚さが約０．１乃至１．０μの二
酸化シリコン（Ｓ１０□）層より成る有孔マスク１４を
基板表面１２の上に形成する。二酸化シリコンは、非晶
質でありまた後続するエピタキシャル被着工程に物理的
に耐え得るという理由で１マスク材料として選ばれる。
する基板１０を先ず用意する。好ましい実施例にあって
は・この基板１０の材料は単結晶シリコンであり１その
表面１２は主結晶表面であるｏしかし、後述するように
基板１ｏの材料はシリコンに限定される。ものではない
。好ましい実施例では厚さが約０．１乃至１．０μの二
酸化シリコン（Ｓ１０□）層より成る有孔マスク１４を
基板表面１２の上に形成する。二酸化シリコンは、非晶
質でありまた後続するエピタキシャル被着工程に物理的
に耐え得るという理由で１マスク材料として選ばれる。
更に、ＳＩＯ□マスク１４は１形成が容易でかつ普通の
ホトエツチング技法で容易に開孔を作ることができるし
かし１この発明は１．３１０２を使用することに限定さ
れないし、また上記特定厚さのマスクの使用のみには限
定されない。マスク１４の重要な物理的特性は）非単結
晶質であること＼・後続する工程期間中にさらされる温
度に耐え得ることである。
ホトエツチング技法で容易に開孔を作ることができるし
かし１この発明は１．３１０２を使用することに限定さ
れないし、また上記特定厚さのマスクの使用のみには限
定されない。マスク１４の重要な物理的特性は）非単結
晶質であること＼・後続する工程期間中にさらされる温
度に耐え得ることである。
他の適当なマスク材料としては、たとえば、窒化シリコ
ンおよび酸化アルミニウムなどがある。
ンおよび酸化アルミニウムなどがある。
第１図において、マスク１４には複数個の開孔１６があ
り１その寸法、間隔および形状は変えることができる。
り１その寸法、間隔および形状は変えることができる。
更に、第１図の実施例では複数個の開孔１６を持つもの
を示しているが）この発明は１個の開孔１６さえあれば
可能である。この複数の開孔を有する形態は単なる例示
のためである。図示のしま状をしたものである。
を示しているが）この発明は１個の開孔１６さえあれば
可能である。この複数の開孔を有する形態は単なる例示
のためである。図示のしま状をしたものである。
各開孔１６によって露出している基板表面１２の部分を
以丁「核生成位置１８」ということにする。第１図にお
ける核生成位ｆｉ１８は表面１２上のどこにでも位置決
めすることができる。唯一の制限は・各核生起位置１８
は単結晶構造でなければな・らぬことである。これは、
たとえば１基板１０をバルク単結晶材料で作ること・本
来は非単結晶基板１０の表面１２に単結晶層を設けるこ
と１或いは各開孔１６が粒子の境界内に完全に入り得る
ような大きさの粒子をもつ多結晶表面１２を作ること１
によって実現できる。
以丁「核生成位置１８」ということにする。第１図にお
ける核生成位ｆｉ１８は表面１２上のどこにでも位置決
めすることができる。唯一の制限は・各核生起位置１８
は単結晶構造でなければな・らぬことである。これは、
たとえば１基板１０をバルク単結晶材料で作ること・本
来は非単結晶基板１０の表面１２に単結晶層を設けるこ
と１或いは各開孔１６が粒子の境界内に完全に入り得る
ような大きさの粒子をもつ多結晶表面１２を作ること１
によって実現できる。
マスクを施した第１図の構体を続いて２つの段階すなわ
ちシリコン被Ｍおよびエツチングのサイクルで処理する
。以下＼被着段階という第１の段階テは１シリコン・ソ
ースカスとキャリヤガスを含む混合ガスからシリコンを
被着させる。更に・この被着段階の期間中にシリコン・
エツチングがスを上記混合ガス中に含ませることもでき
る。エンチング段階という第２の段階では１第１の段階
で被着されたシリコンの一部を１シリコン・エツチング
ガスとキャリヤガスの混合ガス中でエツチングする。こ
の被着とエツチングのサイクルは、マスク層１４上に所
定寸法の単結晶シリコン層が形成されるまで必要に応じ
何回でも、繰返す。各核生成位置１８では、結晶の成長
がマスク１４の厚みを通してはｆ縦方向（表面１２に垂
直に）に進行しまた次いでマスク１４の表面を横切って
横方向に進行することになる。このサイクルの反復によ
り１最終的には第２図に示されるように各核生成位置１
８に単結晶シリコンの島状部２ｏができる。
ちシリコン被Ｍおよびエツチングのサイクルで処理する
。以下＼被着段階という第１の段階テは１シリコン・ソ
ースカスとキャリヤガスを含む混合ガスからシリコンを
被着させる。更に・この被着段階の期間中にシリコン・
エツチングがスを上記混合ガス中に含ませることもでき
る。エンチング段階という第２の段階では１第１の段階
で被着されたシリコンの一部を１シリコン・エツチング
ガスとキャリヤガスの混合ガス中でエツチングする。こ
の被着とエツチングのサイクルは、マスク層１４上に所
定寸法の単結晶シリコン層が形成されるまで必要に応じ
何回でも、繰返す。各核生成位置１８では、結晶の成長
がマスク１４の厚みを通してはｆ縦方向（表面１２に垂
直に）に進行しまた次いでマスク１４の表面を横切って
横方向に進行することになる。このサイクルの反復によ
り１最終的には第２図に示されるように各核生成位置１
８に単結晶シリコンの島状部２ｏができる。
この被着とエンチング（以下＼被着／エツチングと記す
）のサイクルは１大気圧゛のまたは減圧した普通の炉の
中で行なうことが可能であり、また種々のシリコン・ソ
ースカス）シリコン・エツチングガスおよびキャリヤガ
スを使用することができる。シリコン・ソースカスとし
てジクロロシランを１エツチングガヌとしてＨＣｌを（
両段階で）１キヤリヤガスとして水率−；＠用した場合
の、−例被着／エツチングの諸パラメータをまとめると
下表の通りである。
）のサイクルは１大気圧゛のまたは減圧した普通の炉の
中で行なうことが可能であり、また種々のシリコン・ソ
ースカス）シリコン・エツチングガスおよびキャリヤガ
スを使用することができる。シリコン・ソースカスとし
てジクロロシランを１エツチングガヌとしてＨＣｌを（
両段階で）１キヤリヤガスとして水率−；＠用した場合
の、−例被着／エツチングの諸パラメータをまとめると
下表の通りである。
流 ｉｔ（リンドル７分）
Ｈ２ＨＣｌ１ ％ ８２０ｇ２ 時間（分）被着サイ
クル ２４ ０．１５ ０．２０ ２エツチング
サイクル ２４ ０．３０ − １流速
２４ｃＮ／秒 炉の温度 １１００’Ｃ（パイロメータ
による）圧力 １気圧 これらのパラメータは・縦方向の成長速度が大体１．０
μ／分および水平成長速度対縦方向成長速度の比が１．
５のとき観測されたものである。
クル ２４ ０．１５ ０．２０ ２エツチング
サイクル ２４ ０．３０ − １流速
２４ｃＮ／秒 炉の温度 １１００’Ｃ（パイロメータ
による）圧力 １気圧 これらのパラメータは・縦方向の成長速度が大体１．０
μ／分および水平成長速度対縦方向成長速度の比が１．
５のとき観測されたものである。
この縦方向の成長速度・水平対縦の成長速度比および’
ＩＢＭサイクル中にシリコン・エツチングガスを使用す
るかどうかの決定は１シリコン・ソースカスとその流量
１シリコン・エツチングガスとその流量、被着サイクル
の時間１エンチング・−サイクルの時間気流速１炉の温
度−％および被着圧力の関数として変化する。たとえば
１シリコン・ンーｙ−カフ、ｈ Ｌ ７ Ｓ−、８２Ｃ
’（１２を使用すｈば、ＳＩ Ｈ２Ｃ１２の流量を約０
．１０から１．０ＩＪントル／分の間で変化させかつ被
着段階の期間シリコン・エツチングガスの流量を適当に
調節することによって１その縦方向成長速度を約０．４
〜２．０μ／分の間で変化させることができる。
ＩＢＭサイクル中にシリコン・エツチングガスを使用す
るかどうかの決定は１シリコン・ソースカスとその流量
１シリコン・エツチングガスとその流量、被着サイクル
の時間１エンチング・−サイクルの時間気流速１炉の温
度−％および被着圧力の関数として変化する。たとえば
１シリコン・ンーｙ−カフ、ｈ Ｌ ７ Ｓ−、８２Ｃ
’（１２を使用すｈば、ＳＩ Ｈ２Ｃ１２の流量を約０
．１０から１．０ＩＪントル／分の間で変化させかつ被
着段階の期間シリコン・エツチングガスの流量を適当に
調節することによって１その縦方向成長速度を約０．４
〜２．０μ／分の間で変化させることができる。
反応温度が低いと水平対縦方向の成長速度比が一献に増
大する。たとえば１上記した表に示されたパラメータを
使頴した場合に・その炉内の温度を１２００°Ｃから１
０５０°Ｃに変化させると水平対縦方向の成長速度比は
大体１．０７！： ２．２の間で変化することが観測さ
れた。
大する。たとえば１上記した表に示されたパラメータを
使頴した場合に・その炉内の温度を１２００°Ｃから１
０５０°Ｃに変化させると水平対縦方向の成長速度比は
大体１．０７！： ２．２の間で変化することが観測さ
れた。
炉の温度が成長速度と水平対縦方向成長速度比とに及ぼ
す影響の大きさも、使用するシリコン・ソースガスと被
着圧力とに依存している０たとえ成と温度の関数として
変化させることができる。
す影響の大きさも、使用するシリコン・ソースガスと被
着圧力とに依存している０たとえ成と温度の関数として
変化させることができる。
たとえば１実際の被着時間の範囲は大体３０秒から４分
であり）またエツチング・サイクルの時間の実用上の範
囲は約２０秒から２分である。
であり）またエツチング・サイクルの時間の実用上の範
囲は約２０秒から２分である。
上記した被着／エツチング段階の被着段階の期間＋ｃｚ
基板とマスクの全露出表面にシリコン・ソースガスから
シリコンが析出する。各核生成位置１８上に被着するシ
リコンはその位置における単結晶格子構造に従う。これ
と反対に１マスク１４上に析出するシリコンは好ましい
配向を持たず、従って分離された非単結晶集合体の形で
被着する。更に〜前述のパラメータで１マスク上に非単
結晶の゛被着が生ずる前には成る時間の遅れがあるが単
結晶シリコンの１１着は直ちに開始され゛ることを確認
したＯ 被着サイクル中に（−ＴＣｅのような成るシリコン・エ
ツチングガヌカ存在すると旭被着時にマスク１４上に非
単結晶シリコンの？！１着が生ずる可能性が減少スる０
この被着期間中１シリコン・ソースガスとシリコン・エ
ツチングガスの相対量および被着時間は、マスク１４上
゛に被着する非単結晶シリコンを後のエツチング段階で
除去し得る能力を保ちっ一単結晶シリコンの実用的な成
長速度が得られるように、平衡をとらねばならない。
基板とマスクの全露出表面にシリコン・ソースガスから
シリコンが析出する。各核生成位置１８上に被着するシ
リコンはその位置における単結晶格子構造に従う。これ
と反対に１マスク１４上に析出するシリコンは好ましい
配向を持たず、従って分離された非単結晶集合体の形で
被着する。更に〜前述のパラメータで１マスク上に非単
結晶の゛被着が生ずる前には成る時間の遅れがあるが単
結晶シリコンの１１着は直ちに開始され゛ることを確認
したＯ 被着サイクル中に（−ＴＣｅのような成るシリコン・エ
ツチングガヌカ存在すると旭被着時にマスク１４上に非
単結晶シリコンの？！１着が生ずる可能性が減少スる０
この被着期間中１シリコン・ソースガスとシリコン・エ
ツチングガスの相対量および被着時間は、マスク１４上
゛に被着する非単結晶シリコンを後のエツチング段階で
除去し得る能力を保ちっ一単結晶シリコンの実用的な成
長速度が得られるように、平衡をとらねばならない。
ガスの組成と被着／エツチング段階におけるエツチング
段階の継続時間は、被着段階の後マスク１４上に残留す
る非単結晶集合体をすべて完全に除去するように定める
。このエツチングによって１核生成位置１８から成長し
た単結晶シリコンの幾分かも除去されるが１この単結晶
シリコンの溶解速度は非単結晶集合体の溶解速度に比べ
て相当に低い。従って１１回の被着／エツチングサイク
ルの後では）エツチング段階中にエツチング除去される
よりも多量のシリコンが被着段階で被着されており・こ
の被着材料は本質的に全部単結晶である。
段階の継続時間は、被着段階の後マスク１４上に残留す
る非単結晶集合体をすべて完全に除去するように定める
。このエツチングによって１核生成位置１８から成長し
た単結晶シリコンの幾分かも除去されるが１この単結晶
シリコンの溶解速度は非単結晶集合体の溶解速度に比べ
て相当に低い。従って１１回の被着／エツチングサイク
ルの後では）エツチング段階中にエツチング除去される
よりも多量のシリコンが被着段階で被着されており・こ
の被着材料は本質的に全部単結晶である。
上記の被着／エンチング法によって得られる縦方向対水
平単結晶成長速度比によって１種々の有用な半導体構造
を作ることができる。第２図に示された構造は、たとえ
ば、複数個の個々に選択的に配置された半導体装置を形
成するのに使用することができる。その様な装置は＼た
とえば１基板ｌＯとシリコン島状部２０を通常の半導体
処理技法により選択的にドープすることにより作ること
ができる。たとえば、各シリコン島状部２０と基板１０
の間の界面はドーピングによって整流性あるいは非整性
にすることができ、また、各シリコン島状部２０内およ
び基板１０内の内部ドー１．ピング分布（よ普通のホト
エツチング技法を使って調節することができる。
平単結晶成長速度比によって１種々の有用な半導体構造
を作ることができる。第２図に示された構造は、たとえ
ば、複数個の個々に選択的に配置された半導体装置を形
成するのに使用することができる。その様な装置は＼た
とえば１基板ｌＯとシリコン島状部２０を通常の半導体
処理技法により選択的にドープすることにより作ること
ができる。たとえば、各シリコン島状部２０と基板１０
の間の界面はドーピングによって整流性あるいは非整性
にすることができ、また、各シリコン島状部２０内およ
び基板１０内の内部ドー１．ピング分布（よ普通のホト
エツチング技法を使って調節することができる。
第３図から第６図までは・この発明の方法で製作し得る
また別の構造を示している。第２図に示される構造に対
して上記の被着／エンチング法を゛続けて施すことによ
り１複数個のシリコン島状部は互に成長して最後には第
３図に示゛されるように連続的な単結晶、＜リコン層２
２が形成される。第５図は、マスク１４上に単結晶シリ
コン層２２が形成された第３図のそれと同様な構造が為
マスク１４の１個の開孔１６によって露出する１個の核
生成位置１８から製造可能であることを示している。
また別の構造を示している。第２図に示される構造に対
して上記の被着／エンチング法を゛続けて施すことによ
り１複数個のシリコン島状部は互に成長して最後には第
３図に示゛されるように連続的な単結晶、＜リコン層２
２が形成される。第５図は、マスク１４上に単結晶シリ
コン層２２が形成された第３図のそれと同様な構造が為
マスク１４の１個の開孔１６によって露出する１個の核
生成位置１８から製造可能であることを示している。
第４図は、集積回路（ＩＣ）の設計において重要な別の
実施例を示している。これは、第３図のシリコン層２２
中の開孔１６に相当する部分にエツチングによって空洞
部２４を形成することにより１作り得る。この実施例に
おいて１、空洞部２４は１シリコン層２２の全厚さおよ
び各開孔１６内のエピタキシャル・シリコンを貫通して
１基板表面１２を露出させている。従って１開孔１６の
寸法形状をその様に設計すれば電気的に分離された複数
個のシリコン島状部２６を形成することができる。この
形式の構造は、絶縁基板上に複数個の単結晶シリコン島
状部が形成されたシリコン・オン・サファイヤ型（ＳＯ
８型）の応用面に特に有用である。更に１第４図の構造
の用途次第で１この構造中の空洞部２４に引続き誘電体
１抵抗材料または導電材料を充填して平坦な構造とする
ことができる。
実施例を示している。これは、第３図のシリコン層２２
中の開孔１６に相当する部分にエツチングによって空洞
部２４を形成することにより１作り得る。この実施例に
おいて１、空洞部２４は１シリコン層２２の全厚さおよ
び各開孔１６内のエピタキシャル・シリコンを貫通して
１基板表面１２を露出させている。従って１開孔１６の
寸法形状をその様に設計すれば電気的に分離された複数
個のシリコン島状部２６を形成することができる。この
形式の構造は、絶縁基板上に複数個の単結晶シリコン島
状部が形成されたシリコン・オン・サファイヤ型（ＳＯ
８型）の応用面に特に有用である。更に１第４図の構造
の用途次第で１この構造中の空洞部２４に引続き誘電体
１抵抗材料または導電材料を充填して平坦な構造とする
ことができる。
第４図の構造は１第５図の１個の開孔を持った構造から
同様にして作り得ることが判る。また、同様に鳥第２図
の構造成いは第２図と第３図に示された構造の中間の構
造に１空洞部を設けることもできる。
同様にして作り得ることが判る。また、同様に鳥第２図
の構造成いは第２図と第３図に示された構造の中間の構
造に１空洞部を設けることもできる。
第６図は、この発明膚こよって製造可能なマルチには１
前述の被着／エンチング法で、互に分離された単結晶シ
リコン島状部２６を形成する。次いで・このシリコン島
状部２６上に有孔マヌク２８を形成し、次にその上に同
様にシリコン島状部３０の第２の組をエピタキシャル成
長させる。必要に応じて１個または複数個の空洞部２４
を設けて各シリコン島状部２６と／または各シリコン島
状部３０を分離することができる。この様にして、たと
えばＳ−１，０２７７りによフて各レベルが選択的に分
離されたマルチレベル集積回路を、この発明の被Ｍ／エ
ツチング・法で作ることができる。この技術は、将来の
集積回路における集積密度および集積し、ベルに強い効
果を及ぼすものと考えられる。
前述の被着／エンチング法で、互に分離された単結晶シ
リコン島状部２６を形成する。次いで・このシリコン島
状部２６上に有孔マヌク２８を形成し、次にその上に同
様にシリコン島状部３０の第２の組をエピタキシャル成
長させる。必要に応じて１個または複数個の空洞部２４
を設けて各シリコン島状部２６と／または各シリコン島
状部３０を分離することができる。この様にして、たと
えばＳ−１，０２７７りによフて各レベルが選択的に分
離されたマルチレベル集積回路を、この発明の被Ｍ／エ
ツチング・法で作ることができる。この技術は、将来の
集積回路における集積密度および集積し、ベルに強い効
果を及ぼすものと考えられる。
以上説明した実施例は何れも単なる例示のためであって
この発明の範囲全制限する意味を持つものではないと理
解されたい。この被着／エツチング法を使用して多種多
様な単一レベルまたはマルチレベル構造を作ることが可
能である。
この発明の範囲全制限する意味を持つものではないと理
解されたい。この被着／エツチング法を使用して多種多
様な単一レベルまたはマルチレベル構造を作ることが可
能である。
第１図および第２図はこの発明による処理順序の一例を
示す図、第３図乃至第６図は何れもこの発明の方法によ
り製造される種々の構造を示す図である。 １０・・・基板１１２・・・基板の表面１１４・・・マ
スク層１１６・・・開孔％ １８・・・核生成位置１２
０・・・単結晶シリコン島状部。 特許出願人 アールシーニー コーポレーション代
理 人 清 水 哲 ほか２名才Ｉ出 １′ｚ図 ２３日 １５図 １′乙図 第１頁の続き ０発 明 者 スコツト・カールトン・ブラックストー
ン アメリカ合衆国ニュージャージ 州ホープウェル・セミナリイ・ アベニュ１７ ０発 明 者 ロパート・ヘンリイ・パグリアロ・ジュ
ニア アメリカ合衆国ニュージャージ 州トレントン・ホーム・アベニ ュ５１１
示す図、第３図乃至第６図は何れもこの発明の方法によ
り製造される種々の構造を示す図である。 １０・・・基板１１２・・・基板の表面１１４・・・マ
スク層１１６・・・開孔％ １８・・・核生成位置１２
０・・・単結晶シリコン島状部。 特許出願人 アールシーニー コーポレーション代
理 人 清 水 哲 ほか２名才Ｉ出 １′ｚ図 ２３日 １５図 １′乙図 第１頁の続き ０発 明 者 スコツト・カールトン・ブラックストー
ン アメリカ合衆国ニュージャージ 州ホープウェル・セミナリイ・ アベニュ１７ ０発 明 者 ロパート・ヘンリイ・パグリアロ・ジュ
ニア アメリカ合衆国ニュージャージ 州トレントン・ホーム・アベニ ュ５１１
Claims (1)
- （１）表面に単結晶部分を有し・かつこの単結晶基板上
に開孔を有するマスク層を上記表面に設けた半導体基板
を用意する段階と・シリコン・ソースガスとキャリヤガ
スを含んでいる混合ガスからシリコンを被着させる段階
と・更に・この被着したシリコンの一部をシリコン・エ
ッチングガスとキャリヤガスより成る混合がス中でエツ
チングする段階とを有し１上記の被着とエンチングのサ
イクルを繰返して上記マスク層の上記開孔部の基板表面
から延長して上記マスク層に所定距離に亘って重畳する
単結晶シリコン島状部を得るようにする・マスク層上に
単結晶シリコン層を形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US33895882A | 1982-01-12 | 1982-01-12 | |
| US338958 | 1982-01-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58120595A true JPS58120595A (ja) | 1983-07-18 |
| JPH0435439B2 JPH0435439B2 (ja) | 1992-06-11 |
Family
ID=23326867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58000398A Granted JPS58120595A (ja) | 1982-01-12 | 1983-01-05 | マスク層上に単結晶シリコン層を形成する方法 |
Country Status (8)
| Country | Link |
|---|---|
| JP (1) | JPS58120595A (ja) |
| DE (1) | DE3300716A1 (ja) |
| FR (1) | FR2522695B1 (ja) |
| GB (1) | GB2113465B (ja) |
| IN (1) | IN157312B (ja) |
| IT (1) | IT1173651B (ja) |
| SE (1) | SE462756B (ja) |
| YU (1) | YU6083A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214424A (ja) * | 1985-07-11 | 1987-01-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5429983A (en) * | 1993-12-27 | 1995-07-04 | Fujitsu Limited | Method of manufacturing semiconductor device |
| JP2007042671A (ja) * | 2005-07-29 | 2007-02-15 | Hitachi Kokusai Electric Inc | 基板処理装置 |
| WO2010067517A1 (ja) * | 2008-12-11 | 2010-06-17 | 株式会社日立国際電気 | 半導体装置の製造方法 |
| WO2010070981A1 (ja) * | 2008-12-17 | 2010-06-24 | 株式会社日立国際電気 | 半導体製造方法と装置 |
| WO2012029333A1 (ja) * | 2010-08-31 | 2012-03-08 | Akiyama Nobuyuki | シリコン薄膜の製造方法、シリコン薄膜太陽電池の製造方法、シリコン薄膜、シリコン薄膜太陽電池 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2505754B2 (ja) * | 1986-07-11 | 1996-06-12 | キヤノン株式会社 | 光電変換装置の製造方法 |
| US4829016A (en) * | 1987-10-19 | 1989-05-09 | Purdue Research Foundation | Bipolar transistor by selective and lateral epitaxial overgrowth |
| US5403771A (en) * | 1990-12-26 | 1995-04-04 | Canon Kabushiki Kaisha | Process for producing a solar cell by means of epitaxial growth process |
| US20110272011A1 (en) * | 2009-06-05 | 2011-11-10 | Amberwave, Inc. | Solar Cell |
| CN115198352B (zh) * | 2022-08-24 | 2024-03-26 | 西安奕斯伟材料科技股份有限公司 | 一种外延生长方法及外延晶圆 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL131048C (ja) * | 1960-01-15 | |||
| US3746608A (en) * | 1963-05-14 | 1973-07-17 | Nitto Boseki Co Ltd | Shaped article of synthetic resin having mechanically disordered orientation |
| DE2059116C3 (de) * | 1970-12-01 | 1974-11-21 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung eines Halbleiterbauelementes |
| US3945864A (en) * | 1974-05-28 | 1976-03-23 | Rca Corporation | Method of growing thick expitaxial layers of silicon |
| DE3008058A1 (de) * | 1980-03-03 | 1981-09-17 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur herstellung einer monolithisch integrierten halbleiterschaltungsanordnung |
-
1982
- 1982-09-10 IN IN1046/CAL/82A patent/IN157312B/en unknown
- 1982-12-30 GB GB08236936A patent/GB2113465B/en not_active Expired
- 1982-12-31 FR FR8222189A patent/FR2522695B1/fr not_active Expired
-
1983
- 1983-01-04 SE SE8300040A patent/SE462756B/sv not_active IP Right Cessation
- 1983-01-05 JP JP58000398A patent/JPS58120595A/ja active Granted
- 1983-01-10 IT IT19043/83A patent/IT1173651B/it active
- 1983-01-11 DE DE19833300716 patent/DE3300716A1/de active Granted
- 1983-01-12 YU YU00060/83A patent/YU6083A/xx unknown
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214424A (ja) * | 1985-07-11 | 1987-01-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5429983A (en) * | 1993-12-27 | 1995-07-04 | Fujitsu Limited | Method of manufacturing semiconductor device |
| US5620924A (en) * | 1993-12-27 | 1997-04-15 | Fujitsu Limited | Method of preventing deterioration of film quality of transparent conductive film |
| JP2007042671A (ja) * | 2005-07-29 | 2007-02-15 | Hitachi Kokusai Electric Inc | 基板処理装置 |
| WO2010067517A1 (ja) * | 2008-12-11 | 2010-06-17 | 株式会社日立国際電気 | 半導体装置の製造方法 |
| WO2010070981A1 (ja) * | 2008-12-17 | 2010-06-24 | 株式会社日立国際電気 | 半導体製造方法と装置 |
| WO2012029333A1 (ja) * | 2010-08-31 | 2012-03-08 | Akiyama Nobuyuki | シリコン薄膜の製造方法、シリコン薄膜太陽電池の製造方法、シリコン薄膜、シリコン薄膜太陽電池 |
| JP2012054364A (ja) * | 2010-08-31 | 2012-03-15 | Nobuyuki Akiyama | シリコン薄膜の製造方法、シリコン薄膜太陽電池の製造方法、シリコン薄膜、シリコン薄膜太陽電池 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3300716A1 (de) | 1983-07-21 |
| IN157312B (ja) | 1986-03-01 |
| GB2113465B (en) | 1986-08-06 |
| GB2113465A (en) | 1983-08-03 |
| SE8300040L (sv) | 1983-07-13 |
| YU6083A (en) | 1985-10-31 |
| IT1173651B (it) | 1987-06-24 |
| SE462756B (sv) | 1990-08-27 |
| FR2522695A1 (fr) | 1983-09-09 |
| JPH0435439B2 (ja) | 1992-06-11 |
| SE8300040D0 (sv) | 1983-01-04 |
| DE3300716C2 (ja) | 1993-01-21 |
| FR2522695B1 (fr) | 1987-02-27 |
| IT8319043A0 (it) | 1983-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4578142A (en) | Method for growing monocrystalline silicon through mask layer | |
| US4549926A (en) | Method for growing monocrystalline silicon on a mask layer | |
| US3620833A (en) | Integrated circuit fabrication | |
| JPH09219444A (ja) | 浅い溝アイソレーション構造内に結晶質窒化珪素被膜の薄膜を形成する方法及びサブミクロンの集積回路デバイス用の浅い溝アイソレーション構造 | |
| JPS58120595A (ja) | マスク層上に単結晶シリコン層を形成する方法 | |
| KR960016834B1 (ko) | 반도체기판의 제조방법 | |
| US5951755A (en) | Manufacturing method of semiconductor substrate and inspection method therefor | |
| US5690736A (en) | Method of forming crystal | |
| TW200425335A (en) | A method of forming an element of a microelectronic circuit | |
| JPS61194826A (ja) | 半導体製造方法 | |
| JPS5893220A (ja) | 半導体単結晶膜の製造方法 | |
| JP2900588B2 (ja) | 結晶物品の形成方法 | |
| JPH03154372A (ja) | 半導体装置の製造方法 | |
| JP3018408B2 (ja) | 半導体装置の製造方法 | |
| JPS63239932A (ja) | 結晶の形成方法 | |
| JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
| JP2629427B2 (ja) | アルミニウム膜の形成方法 | |
| JPS5945996A (ja) | 半導体の気相成長方法 | |
| JPH02192496A (ja) | 結晶物品及びその形成方法 | |
| JPS63114144A (ja) | 半導体装置の製造方法 | |
| JPH05175121A (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| JPS5968949A (ja) | 半導体装置の製造方法 | |
| JPS58168260A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3206944B2 (ja) | 半導体装置 | |
| JPH0670983B2 (ja) | 化学気相成長方法 |