DE2059116C3 - Verfahren zur Herstellung eines Halbleiterbauelementes - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelementes

Info

Publication number
DE2059116C3
DE2059116C3 DE19702059116 DE2059116A DE2059116C3 DE 2059116 C3 DE2059116 C3 DE 2059116C3 DE 19702059116 DE19702059116 DE 19702059116 DE 2059116 A DE2059116 A DE 2059116A DE 2059116 C3 DE2059116 C3 DE 2059116C3
Authority
DE
Germany
Prior art keywords
substrate
semiconductor
manufacturing
layer
electrically insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19702059116
Other languages
English (en)
Other versions
DE2059116A1 (de
DE2059116B2 (de
Inventor
Heinrich Dipl.-Phys. Dr. 8019 Ebersberg Schloetterer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19702059116 priority Critical patent/DE2059116C3/de
Priority to NL7115760A priority patent/NL7115760A/xx
Priority to IT3167871A priority patent/IT941388B/it
Priority to LU64363D priority patent/LU64363A1/xx
Priority to BE775973A priority patent/BE775973A/xx
Priority to FR7142813A priority patent/FR2116424A1/fr
Priority to GB5585371A priority patent/GB1358438A/en
Publication of DE2059116A1 publication Critical patent/DE2059116A1/de
Publication of DE2059116B2 publication Critical patent/DE2059116B2/de
Application granted granted Critical
Publication of DE2059116C3 publication Critical patent/DE2059116C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Description

i-Über-
1. Verfahren zur Herstellung eines Halbleiterbauelementes oder einer integrierten Halbleiterschaltung, bei dem auf ein Substrat aus elektrisch isolierendem Material unter Verwendung von Masken eine Halbleiterschicht in Form von Inseln nur auf vorgegebene Bereiche des Substrates
aufgebracht wird, dadurch gekennzeich-io Halbleitermaterial erhabene
net, daß zunächst auf das isolierende Substrat daß in den unmaskierten Zonen erhabene
(2) eine elektrisch isolierende Zwischenschicht gänge entstehen.
(3) und darauf eine Auflage (4) aufgebracht wird. Der Erfindung hegt ,^Aufgab daß anschließend über den vorgegebenen Berei- seits die durch ι
chen Teile der Zwischenschicht (3) und der Auf- ^ nung bewirkten, ;cr,i;PrPnHPn
lage (4) entfernt werden, so daß die Teilschichten wohl im Halbleitermaterial als auch imisolierenden (8) und (7) entstehen, daß auf die freigelegten,
vorgegebenen Bereiche des Substrates (2) die
Halbleiterschicht (12) aufgebracht wird und daß
die so-
Substrat auftreten könnten, zu vermeiden und andererseits zugleich mit der Herstellung von Inseln
na.».««:.*.-.,,«.! μ UUiBCu1^1U w..u u.,u «-« aus Halbleitermaterial auch die Z^chcnräurne mit schließlich die Teilschicht(en) (8) der Auflage (4) ,. elektrisch isolierendem Material auszu ullen s daß
bei der Verbindung der einzelnen Halbleiterbauelemente auf den Inseln durch Leiterbahnen keine Stufen zu überwinden sind.
Diese Aufgabe wird durch ein Verfahren zur Herstellung eines Halbleiterbauelementes gelöst, das erfindungsgemäß dadurch gekennzeichnet ist, daß zunächst auf das isolierende Substrat eine elektrisch isolierende Zwischenschicht und darauf eine Auflage
,. vC„a„,c„ „α... t,„tl„ u.. ™.aF,u...v. aufgebracht wird, daß anschließend über den vorgebis 3, dadi.-ϊπ gekennzeichnet, daß die Zwischen- 30 gebenen Bereichen Teile der Zwischenschicht und schicht (7) aus Siliziumnitrid Si3N4 besteht. der Auflage entfernt werden, so_ daß_die_Te_.ls_chich-
5. Verfahren nach eir ;m der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Auflage
zusammen mit dem darauf befindlichen Halbleitermaterial (13) entfernt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (2) aus Spinell besteht.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (2) aus Saphir besteht.
4. Verfahren nach einem der Ansprüche 1
aus Siliziumdioxid SiO., besteht.
bis 4, dadurch gekennzeichnet, daß die Auflage aus einem Metallfilm besteht.
ten entstehen, daß auf die freigelegten, vorgegebenen Bereiche des Substrates die Halbleiterschicht aufgebracht wird und daß schließlich die Teilschicht(en)
Ö^Verfähren'Vach dnenT der Ansprüche 1 35 der Auflage zusammen mit dem darauf befindlichen
Halbleitermaterial entfernt werden.
Die Halbleiterinseln können auf das Substrat beispielsweise durch Abscheidung aus einer gasförmigen Halbleiterverbindung, durch Aufdampfen im Vakuum oder auch durch Kathodenzerstäubung aufge-
bracht werden. Zu diesem Zweck wird das Substrat
mit einer entsprechenden Maske versehen, die bei den zum Aufwachsen notwendigen Temperaturen
Die Erfindung bezieht sich auf ein Verfahren zur und gegebenenfalls auch gegen dabei verwendete ag-Herstellung eines Halbleiterbauelementes oder einer 45 gressive Gase resistent ist
integrierten Halbleiterschaltung, bei dem auf ein Substrat aus elektrisch isolierendem Material unter Verwendung von Masken eine Halbleiterschicht in Form von Inseln nur auf vorgegebene Bereiche des Substrates aufgebracht wird.
In der französischen Patentschrift 1 524 854 ist ein Verfahren zur Herstellung einer Halbleiteranordnung beschrieben, bei dem auf ein elektrisch isolierendes Substrat, das beispielsweise aus Saphir besteht, zu-
Das Substrat besteht vorzugsweise aus einem einkristallinen Isolator.
Wie aus der Figur ersichtlich ist, wird auf ein Substrat 2 aus elektrisch isolierendem Material, z. B. Spinell oder Saphir, eine elektrisch isolierende Zwischenschicht 3 aufgebracht. Vorzugsweise besteht diese Zwischenschicht 3 aus Siliziumnitrid Si3N,. Eine solche Zwischenschicht aus Si1N4 weist den Vorteil auf, daß sie an der Oberfläche des Substra-
tiächst ganzflächig eine Halbleiterschicht aufgebracht 55 tes 2 gut haftet. Auf die Zwischenschicht 3 wird eine
wird. Ein solcher Verfahrensschritt bewirkt infolge Auflage 4 aufgebracht^ Vorzugsweise^ besteht diese
Unterschiedlicher thermischer Ausdehnungen sowohl ' " ' "'" ' J w * J - "·"- u~ in dem Halbleitermaterial als auch in dem isolieren
den Substrat unzulässige mechanische Spannungen,
Auflage 4 aus Siliziumdioxid. Mit der Hilfe von photolithographisehen Verfahrensschritten werden in der aus der Figur ersichtlichen Weise Teile der Auflage 4
die zur Zerstörung des Substrates führen können. 60 und der darunter befindlichen Zwischenschicht 3 entin der Veröffentlichung »Journal of Applied Phy- fernt, so daß die Teilschichten 7 und 8 entstehen. Dadurch werden vorgegebene Bereiche des Substrates freigelegt, auf denen jeweils eine Insel aus HaIb-
gg, j
leitermaterial vorzugsweise epitaxial aufwachsen soll, i f di b Bih
sics, Vol. 36, Nr. 9, September 1965, S. 2700 bis ist ein Verfahren beschrieben, bei dem nut auf Teile der Oberfläche eines elektrisch isolierenden
Substrates aus Alpha-Aluminiumoxid (Single-Crystal 65 Anschließend wird auf die vorgegebenen Bereiche
Sapphire), unter der Verwendung einer Molybdän- des Substrates die Halbleiterschicht 12 aufgebracht.
Maske Silizium aufgebracht wird. Durch diese Maß- Dabei wird im allgemeinen auch auf den Teilschich-
nahme wird erreicht, daß Deformationen, wie sie bei ten 8 polykristallines Halbleitermaterial 13 abge-
schieden. In einem anschließenden Ätzprozeß werden die Teilschichten 8 und 13 entfernt. Das verwendete Ätzmittel greift die Schichten 7 und 12 nicht an. Man erhält somit eine plane Oberfläche des Schichtaufbaus, so daß bei der Verbindung von einzelnen Halbleiterbauelementen, die auf einzelnen Inseln hergestellt sind, durch Leiterbahnen vorteilhafterweise keine Stufen zu überwinden sind.
In dem Ausführungsbeispiel ist angenommen, daß auch auf den Maskenteilen Halbleitermaterial 13 abgeschieden wird. Die Versuchsbedingungen können jedoch auch so geführt werden, daß zur Herstellung der Inseln 12 das Halbleitermaterial nur auf den freien, vorgegebenen Bereichen des Substrates 2 abgeschieden wird. Damit entfallen die dargestellten Halbleiterteile 13, und ein anschließender Ätzvorgang bezieht sich nur auf die Maskenteile 8.
Lm Ausführungsbeispiel wurde die Herstellung eines Bauelementes, beispielsweise einer Diode, eines Transistors oder eines Feldeffekt-Transistors mit dem Verfahren nach der Erfindung erläutert. Es können jedoch nach diesem Verfahren auch Leiterbahnen oder Widerstände aus vorzugsweise dotiertem Halbleitermaterial in einer integrierten Schaltung auf einem Substrat aus elektrisch isolierendem Material hergestellt werden.
Die Auflage 8 kann auch bei einer Weiterbildung der Erfindung aus einem Metallfilm bestehen, der nach der Inselbildung entfernt wird.
Beim epitaxialen Abscheiden von Halbleiterschichten auf einem Isolator durch Aufdampfen im Hochvakuum oder Ultrahochvakuum sind verhältnismäßig hohe Temperaturen des Isolators erforderlich, die im allgemeinen durch Strahlungsheizung erzielt werden. Das Erreichen dieser hohen Temperaturen wird durch den erwähnten Metallfilm wesentlich erleichtert, weil er im Gegensatz zum Isolator die Wärmestrahlung zum größten Teil absorbiert.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. 2059 Md
    Patentansprüche:
    der giwizflBchigen Abscheidung von Siliziumfilmen auf Alpha-Aluminiumoxid auftreten, vermieden bzw. verringert werden. . .. ..„.,, .
    In der schweizerischen Patentschrift 418466 ist ein Verfahren zur Herstellung einer Halbleitervorrichtung beschrieben, bei dem ebenfalls mit der Hilfe Maske aus Metall, Halbleiterschichten auf
    eiüern liutetraf aus' Silizium abgeschieden werden. Die Metall-Maske wird dabei zusammen mit dem
DE19702059116 1970-12-01 1970-12-01 Verfahren zur Herstellung eines Halbleiterbauelementes Expired DE2059116C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19702059116 DE2059116C3 (de) 1970-12-01 1970-12-01 Verfahren zur Herstellung eines Halbleiterbauelementes
NL7115760A NL7115760A (de) 1970-12-01 1971-11-16
IT3167871A IT941388B (it) 1970-12-01 1971-11-26 Procedimento per fabbricare un componente a semiconduttor
BE775973A BE775973A (fr) 1970-12-01 1971-11-29 Procede de realisation d'un composant semi-conducteur a substrat isolant recouvert partiellement d'une couche semi-conductrice
LU64363D LU64363A1 (de) 1970-12-01 1971-11-29
FR7142813A FR2116424A1 (de) 1970-12-01 1971-11-30
GB5585371A GB1358438A (en) 1970-12-01 1971-12-01 Process for the manufacture of a semiconductor component or an integrated semiconductor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702059116 DE2059116C3 (de) 1970-12-01 1970-12-01 Verfahren zur Herstellung eines Halbleiterbauelementes

Publications (3)

Publication Number Publication Date
DE2059116A1 DE2059116A1 (de) 1972-07-06
DE2059116B2 DE2059116B2 (de) 1974-04-25
DE2059116C3 true DE2059116C3 (de) 1974-11-21

Family

ID=5789659

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702059116 Expired DE2059116C3 (de) 1970-12-01 1970-12-01 Verfahren zur Herstellung eines Halbleiterbauelementes

Country Status (7)

Country Link
BE (1) BE775973A (de)
DE (1) DE2059116C3 (de)
FR (1) FR2116424A1 (de)
GB (1) GB1358438A (de)
IT (1) IT941388B (de)
LU (1) LU64363A1 (de)
NL (1) NL7115760A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2284981A1 (fr) * 1974-09-10 1976-04-09 Radiotechnique Compelec Procede d'obtention d'un circuit integre semiconducteur
US5273616A (en) * 1980-04-10 1993-12-28 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
IN157312B (de) * 1982-01-12 1986-03-01 Rca Corp
US4549926A (en) * 1982-01-12 1985-10-29 Rca Corporation Method for growing monocrystalline silicon on a mask layer
US4482422A (en) * 1982-02-26 1984-11-13 Rca Corporation Method for growing a low defect monocrystalline layer on a mask
GB2142185A (en) * 1983-06-22 1985-01-09 Rca Corp Mosfet fabrication method
US4578142A (en) * 1984-05-10 1986-03-25 Rca Corporation Method for growing monocrystalline silicon through mask layer
US4704186A (en) * 1986-02-19 1987-11-03 Rca Corporation Recessed oxide method for making a silicon-on-insulator substrate
AU623863B2 (en) * 1987-08-24 1992-05-28 Canon Kabushiki Kaisha Method of forming crystals
GB2228617A (en) * 1989-02-27 1990-08-29 Philips Electronic Associated A method of manufacturing a semiconductor device having a mesa structure
TW205603B (de) * 1990-09-21 1993-05-11 Anelva Corp

Also Published As

Publication number Publication date
BE775973A (fr) 1972-03-16
IT941388B (it) 1973-03-01
DE2059116A1 (de) 1972-07-06
DE2059116B2 (de) 1974-04-25
GB1358438A (en) 1974-07-03
FR2116424A1 (de) 1972-07-13
LU64363A1 (de) 1972-06-19
NL7115760A (de) 1972-06-05

Similar Documents

Publication Publication Date Title
DE69525922T2 (de) Herstellung eines elektrischen Bauteils
DE2819698C2 (de) Verfahren zum Herstellen eines Festkörpermikrobauelementes und Vorrichtung zur Anwendung bei diesem Verfahren
DE2059116C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2924920A1 (de) Verfahren zur herstellung grobkristalliner oder einkristalliner metalloder legierungsschichten
DE1933690B2 (de)
DE1444496A1 (de) Epitaxialer Wachstumsprozess
DE1564191A1 (de) Verfahren zum elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente gegeneinander und gegen das gemeinsame Substrat
DE1621330A1 (de) Verfahren zur Ablagerung waermefester Metalle
DE1544214A1 (de) Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung
DE2642770A1 (de) Herstellung von halbleiteranordnungen
DE2025611A1 (de)
DE2340142B2 (de) Verfahren zur massenproduktion von halbleiteranordnungen mit hoher durchbruchspannung
DE1514359B1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2931825C3 (de) Magnetblasen-Speichervorrichtung
DE1814029B2 (de) Erzeugung einkristalliner und polykristalliner halbleiterbereiche auf einem inkristallinen halbleitersubstrat
DE2548563A1 (de) Verfahren zum herstellen eines kondensators
DE3127356A1 (de) Verfahren zum bilden elektrisch leitender durchdringungen in duennfilmen
DE2517252A1 (de) Halbleiterelement
DE1648209C3 (de) Verfahren zum Herstellen eines indirekt geheizten Thermistors
DE2658304C2 (de) Halbleitervorrichtung
DE2550512A1 (de) Verfahren zur herstellung einer metallisierung auf einem substrat
DE2900747C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3851735T2 (de) Hybrid-Substrat.
EP0020395A1 (de) Verfahren zum herstellen von halbleiterbauelementen
DE3636366A1 (de) Verfahren zur ausbildung einer silicidschicht

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee