DE2025611A1 - - Google Patents
Info
- Publication number
- DE2025611A1 DE2025611A1 DE19702025611 DE2025611A DE2025611A1 DE 2025611 A1 DE2025611 A1 DE 2025611A1 DE 19702025611 DE19702025611 DE 19702025611 DE 2025611 A DE2025611 A DE 2025611A DE 2025611 A1 DE2025611 A1 DE 2025611A1
- Authority
- DE
- Germany
- Prior art keywords
- treated
- semiconductor
- holding
- platelets
- semiconductor wafers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
- C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
- C30B31/14—Substrate holders or susceptors
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
- C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
- C30B31/12—Heating of the reaction chamber
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/006—Apparatus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/071—Heating, selective
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Drying Of Semiconductors (AREA)
Description
IBM Deutschland
Internationale Büro-Maschinen Gesellechaft mbH
Böblingen, 21. Mai 1970
si/du
Verfahren zur zweckmäßigen Halterung von Halbleiterstrukturen während der Durchführung von Wärmebehandlungs-
prozessen. ___
Die vorliegende Erfindung betrifft ein Verfahren und Vorrichtungen
zur. zweckmäßigen Halterung von Halbleiterstrukturen während der
Durchführung von Wärmebehandlungsprossessen, wie sie in der Halbleitertechnik im Rahmen der Gesamtherstellung von Bauelementen
und dgl. zur Realisierung von Oxydations- und Diffusionsschritten
Üblich sind. Die stetig fortschreitende Miniaturisierung von Halbleiter strukturen liefert einen starken Impuls für den Fortschritt
der mikroelektronischen Technik. Bei derartigen Miniaturisierungen
ist ein stetiger Trend nach geringeren Herstellungskosten, nach
•iner größeren Komponentendichte sowie nach einer besseren Zuverlässigkeit der Bauelemente festzustellen. Bei der Herstellung von
Halbleiterbauelementen wird weitgehend die Planartechnik angewendet. Diese Technik wird in der Regel so realisiert, daß eine Reihe
von aufeinanderfolgenden dotierstoffhemmender Masken unterschiedlicher Struktur auf die Oberfläche eines Halbleiterplättchens gelegt wird und daß durch die öffnungen dieser Masken hindurch Dotier-
009851/1347
"- 2 ■—
stofffronten in das Plättchen eindiffundiert werden, welche den
Leitfähigkeitstyp der von ihnen erfaßten Gebiete bestimmen. Das Plättchen wird dann in einzelne Chips zerschnitten, iron denen je- *
des entweder diskrete Bauelemente oder vollständige Integrierte
Schaltungen enthält. Die Entwicklung tendiert in die Richtung von kleinen diskreten Bauelemente oder von Schaltungen auf größeren
Chips, wobei diese Schaltungen eine zunehmende Zahl von Einzelelementen
umfassen. Fernerhin war man bestrebt, zur Herabsetzung der Herstellungskosten die Durchmesser der benutzten Halbleiterplättchen
zu vergrößern. Es wird erwartet, daß in naher Zukunft für die genannten Zwecke vorzugsweise Plättchen mit Durchmessern
von 5 bis 7,5 cm und größer benutzt werden. Die bisher gebräuchlichen
oder z.Z. benutzten Abmessungen liegen bei etwa 1,5 bis
2,5 cm.
Hit zunehmender Integrationsdichte, d.h. mit zunetaender Zahl der
Einzelelemente pro Halbleiterplättchen zeigten sieb krlstallographische
Defekte, wie sie beispielsweise als Versetzungen "infolge mechanischer Beanspruchung entstehen, von wachsender !Bedeutung.
Die infolge dieser kristallographischen Defekte auftretenden
Schwierigkeiten wurden in der Vergangenheit erkannt:. Sie sind in
erster Linie auf Versetzungen innerhalb des Kristalle® sorücksu»
führen, wie sie durch mechanische Beanspruchung, die beispielsweise
beim Erhitzen der Plättchen auftreten, oder terch die mechanische
Behandlung während des Verfahrensganges entsteinen. Wenn jedoch die aus dem Halblei terplättchen herzustellenden Chips entweder
diskrete Bauelemente oder einfachere integrierte Schaltungen mit relativ wenigen Einzelelementen enthalten, so sind die von
den Versetzungen herrührenden Schwierigkeiten nidrfc !besonders
groß. Dies ist darauf zurückzuführen, daß bei Vort&andesBseln von
Versetzungen in bestimmten Flächenbereichen der Plättchen zwar . einige Chipa ausfallen, daß aber trotzdem immx noch eine genügende
Anzahl gebrauchsfähiger Chips innerhalb der von Versetzungen freien
Flächenbereiche übrig bleiben, so daß ein Sücskgaag <fer Fertigwigsausbeute
zwar ins Gewicht fällt, jedoch nicht kritisch wird«, Be-
009851/1347 Docket FI 968 023
sitzen jedoch die integrierten Schaltungen auf den Halbleiterplättchen eine hohe Integrationsdichte wobei einzelne Chips hunderte von Komponenten umfassen können, so werden die oben skizzierten Schwierigkeiten kritisch und immer dann, wenn ein einziger
kr !stenographischer Defekt in einem Chip vorliegt, wird ein komplexer integrierter Schaltungskreis mit hunderten von Elementen
unbrauchbar gemacht. Hinzu ko—T , daß bei Plättchen mit Durchmessern über 5 cm kristallograpbische Defekte ausgeprägter auftreten und in größerer Zahl vorkommen.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Wärmebehandlungsverfahren zur Herstellung von Halbleiterbauelementen
anzugeben, bei dem ein Mindestaaft an kristallographischen Defekten
auftreten» Dieses Verfahren soll insbesondere für planare Halblei terstrukturen anwendbar sein und auch diejenigen kristallographischen Defekte herabmindern, welche durch Verfahrensschritte
entstehen, bei denen zum Zwecke der Oxydation und/oder Diffusion.
Temperaturen angewendet werden, die bei1100 0C und höher liegen.
Das Verfahren nach der vorliegenden Erfindung löst die genannte
Aufgabe durch eine zweckmäßige Halterung der Halbleiterstrukturen
während der im nahmen des Gesamtherstellungsverfahrens erforderlichen Prozeßschritte, bei denen erhöhte Temperaturen angewendet
werden müssen. Derartige Verfahrensschritte sind im wesentlichen Oxydations- und Diffusionsverfahren«
Das Verfahren ist dadurch gekennzeichnet, daß ein Halterungsmaterial benutzt wird, dessen Wärmekapazität mindestens in den den
tu behandelnden Halbleiterplättchen am nächsten kommenden Bereichen sehn mal so groß ist wie diejenige des zu behandelnden Halbleitermaterial* und das die Unterstützung der su behandelnden Halb*
leiterplättchen so erfolgt» das eine vollständige Oberfläche an
keinem ihrer Punkte einen Abstand kleiner als 0,6 cn von der Halterung* vorrichtung aufweist.
009851/1347 Docket FI 968 023
Die Erfindung wird nunmehr anhand von durch die Zeichnungen erläuterten Ausführungsbeispielen beschrieben. In den Zeichnungen
bedeuten:
Fig. IA Eine schematische Darstellung einer konventionellen
Vorrichtung zum Haltern von HalbIeIterplättchen
während der auf diese anzuwendenden Prozeßschritte;
einer Halbleiterplättchenhalterung wie sie in Verbindung mit der vorliegenden Erfindung verwendet
- werden kann; - ■"■■"■.-■■. ■■■ ' " '■■-,. -. - ;■■-'-■■ ■·"
Fig. 2 eine Teildarstellung einer weiteren Vorrichtung zur
Halterung von Halbleiterplättcheh;
Fig. 3 eine im Querschnitt dargestellte Tel!ansicht einer
modifizierten Vorrichtung zur Halterung von Halblei terplättch en;
richtung für Halbleiterplättchen^? A
te topographische Darstellung eines Halbleiterplättchen·, das unter Benut rung der konventionellen
Haltevorrichtung der Flg. IA einem Oxydatloneprozeß unterworfen wurde; ; ■ >-Λ '■-■■ ■ - ---:; : : - :. :: -
Fig. 5B eine in gleicher Ifeiee hergestellt* topographiech*
Darstellung eines Halbleiterplattchens unter Benutzung einer Halterungevorrichtung nach der Abb.
IB bei dessen Oxydation;
009851/1347
Docket FI 968 023
graphische Darstellung eines einem Diffusionsprozeß unterzogenem Halbleiterplättchens, währenddessen
die Halterung in einer Vorrichtung nach Fig, IA erfolgte;
topographische Darstellung eines Halbleiterplättchens, welches in einer Halterungevorrichtung nach
Flg. IB einem Diffusionsprozeß unterzogen wurde.
Zur Erläuterung der vorliegenden Erfindung wurden für Vergleichszwecke folgende Versuche angestellt: eine Anzahl von P-leitenden
Sllizluaplättehen alt einem Durchmesser von 5,5 ca, die vorzugsweise einen spezifischen Widerstand von etwa 15 Q * cm und eine
krietallographieche fill} Orientierung aufwiesen, wurden in einer
konventionellen Halterung bzw. in einem Quarzschiffchen entsprechend der Fig. IA angeordnet. Hierbei waren die Plättchen 10 in
vertikaler Richtung innerhalb des Schiffchens 10 aufgereiht. Eine
Anzahl gleichartiger Plättchen 10 (Flg. IB) wurde auf eine Quarzhalterung 12 aufgelegt. Diese besaß eine beträchtliche Dickenab-Messung und jedes Plättchen bedeckte einen ausreichenden Bereich
der Quarzunterlage, so das die Unterlage »it einer Wärmekapazität wirk»a» wurde, die Mindestens zehn »al so groß war wie diejenige
des Plättchen·. Die Wärmekapazität 1st gegeben durch diejenige
Masse des Substrates, die von de» Plättchen bedeckt ist multipliziert Kit der Wärmemenge, die erforderlich ist, um ein Grasen der
enbstrataasse um ein 0C zu erwärmen» Nunmehr wurden die Anordnungen
sowohl nach der Fig· IA als auch nach der Fig. IB zur Züchtung von
thermischen Oxydschichten auf der Oberfläche der Plättchen benutzt, was in konventioneller Weise dadurch realisiert wurde, daß jede
dieser beiden Plättchengruppen in ein offenes Quarxgefäß eingebracht und auf eine Temperatur von 1200 0C erhitzt wurde, währenddessen die Plättchen 5 NIn. lang einem GasstroM aus Sauerstoff und
10 Hin· lang «ine» solchen «us Wasserdampf ausgesetzt wurden. Eine
•iO2-Sehicht bildete sich auf der Oberfläche eines jeden Plätt-
00985171347
chens. Nach Beendigung des Oxydationsprozesses wurden die Plättchen
aus dem Behälter genommen und einer Kühlung bei Raumtemperatur
unterworfen. Soll eine Weiterverarbeitung der Plättchen erfolgen, so ist ein Verfahrensschritt zur Kühlung auf Raumtemperatur nicht
erforderlich. Eine Kühlung auf einen Wert unterhalb von 350 0C
wird dann ausreichen.
Repräsentative Proben wurden entsprechend der Fig. IA bzw. der Fig.
IB vorbereitet. Dann wurden unter Benutzung elites mit SOT bezeichneten
Abtastverfahrens das von G.H. Schwuttge entwickelt und im
Journal of Applied Physics, Band 36, Nummer 9, September 1965, auf
den Seiten 2712 bis 2721 beschrieben wurde, mittels Röntgenlicht
Mikrophotographien bzw. eine topographische Darstellung der Oberfläche eines jeden der behandelten Plättchen angefertigt. Die
Topographie der unter Benutzung der Halterung yon/Big· IA erstellten
Plättchen ist in Fig. 5A gezeigt; und die Topographie der unter Benutzung der Halterungen von Fig. IB behandelten Plättchen
1st in Fig. 5B wiedergegeben. Ein Vergleich beider topographischer
Darstellungeü zeigt deutlich, daß sich eine bemerkenswerte Reduktion
der kristallographischen Fehlstellen der Plättchen von
Fig. 5B ergeben. Die Versetzungen erscheinen auf der topographischen
Darstellung als irreguläre streifenblldung» Dann wurden
zwei Plättchen mit einem Durchmesser von 5,4 cm, welche den oben
beschriebenen in allen Eigenschaften glichen* aasgewählt. Eines dieser Plättchen wurde dann in die Halterungevorrichtung der Fig.
IA und das andere in diejenige von Fig. IB eingebracht· Sodann
wurde eine Bordiffusion in einem geschlossenen Reaktionsgefäß
durchgeführt, indem jedes dieser Plättchen In eine geschlossene
Quarzkapsel eingeschlossen wurde, die eine Borquelle enthielt.
Hierzu wurde das Quarzgefäa auf 1200 Grad Ober einen Zeitraum von
95 Min. aufgeheizt. Unter diesen Bedingungen ergibt sich eine .
Dotierungskonzentration auf der Oberfläche der Flittchen von etwa
2O 3
5 · ίο Störstellen/cm . Die Plättchen wurden dann aus dem Quarzgefäß
herausgenommen und auf Raumtemperatur abgekfBilt·. Dann wurden
wiederum mittel® des bereite erwähnten SOT~¥«rfiiiren» topographisch©
009851/1347
Docket FI 96$ 023
Darstellungen von jeder Plättchenoberfläche hergestellt. Dasjenige
Plättchen, welches in der Halterung der Fig, IA eingespannt war,
wies eine Topographie entsprechend der Fig. 5C auf, während dasjenige Plättchen, welches den Diffusionsprozeß in der Halterung nach
Fig. IB erfahren hatte, die topographische Ansicht entsprechend Fig. 5D lieferte. Ein Vergleich dieser beiden topographischen Darstellungen zeigt, daß das Plättchen entsprechend Fig. 5D im Vergleich zum Plättchen der Fig. 5C eine verhältnismäßig kleine Anzahl von kristallographischen Fehlstellen aufweist. Die im vorgehenden besprochenen Verfahrensschritte wurden lediglich zur
Erläuterung des Verfahrens nach der Lehre der Erfindung gewählt, um dessen Wirksamkeit zur Herabsetzung der kristallographischen
Defekte während typischer, bei hohen Temperaturen durchgeführter Verfahreneschritte zu beweisen. Aufgrund weiterer Versuche hat
sich ergeben, daß gleiche Resultate auch in Verbindung mit anderen konventionellen Verfahrensschritten zur Durchführung von Diffusionsprozessen zur Erzeugung beispielsweise von Kollektor-, Basis-«
Emitter- oder Isolationszonen in planaren integrierten Strukturen
erzielt werden können, wobei für diese Verfahrensschritte hohe
Temperaturen über 1100 0C erforderlich sind. Die substratartige
Halterung in Fig. IB ist nur stellvertretend als einfache Ausführung» form des vorliegenden Erfindungsgedankens dargestellt, für
manche Zwecke sind andere Ausführungsformen von Nutzen, bei denen
eine große Anzahl von Plättchen bei einem Minimum an Raumbedarf untergebracht werden sollen. Die Struktur derartiger modifizierter
Halterung·vorrichtungen sind in den Fign. 2, 3 und 4 gezeigt. Bei
der Halterungestruktur von Fig. 2 stehen die Plättchen 10 im wesentlichen aufrecht, wobei jedes Plättchen in einem Paar einander
gegenüberliegender Schlitze 13 mit V-förmiger Gestalt gehalten ist, die ihrerseits in die Seitenteile des Quarzschiffchens 14 eingebracht sind. Jedes Schlitzpaar unterstützt ein Plättchen in vier
Punkten in der Mähe «einer Peripherie, wobei die Wind« «ines jeden
Schlitzes das Plättchen nur in einem Punkt berühren, welcher am
oberen Ende der Peripherie liegt, ferner ist noch ein Unter- .
Stützungspunkt am unteren Ende der Peripherie vorhanden. Die in
009851/1347 Docket FI 968 023
gleichmäßigen Abständen an den Seitenwänden vorhandenen Stege 15 trennen die Halbleiterplättchen untereinander ab. Hierbei ist
die Anordnung so getroffen, daß mindestens eine vollständige Oberfläche
eines jeden Plättchens weniger als 0,6 cm von der Seitenwand entfernt ist. Die Seitenwände besitzen eine solche Wärmekapazität,
daß die Bereiche der Wand, welche innerhalb der Projektion der Peripherie der nächsten Plättchenoberfläche liegen eine mindestens
zehn mal so große Wärmekapazität aufweisen, als dies für das Plättchen selbst der Fall ist. Der Abstand zwischen der benachbarten
Plättchenoberfläche und der Seitenwand entspricht einem maximalen Wert, bei dem noch ein linearer Temperaturgradient über
dem Plättchen aufrechterhalten werden kann. Um eine möglichst hohe Wirtschaftlichkeit und Produktionsrate sicherzustellen, ist es
wünschenswert, die Wände so nah wie möglich bei den Plättchen anzuordnen. Trotzdem soll gleichzeitig eine verhältnismäßige bequeme
Ein- oder Ausgabe der Plättchen aus dem Quarzschiffchen gewährleistet sein.
In diesem Zusammenhang zeigt Fig. 3 ein weiteres Ausführungsbeispiel
einer Struktur zur Plättchenhalterung. In gleichmäßigen Abständen
wiederkehrende Querwände 18 sind an der Basis des Quarzschiffchens 17 angebracht und bilden mit dieser zusammen eine kammartige
Konfiguration. Die Plättchen sind weniger in die Halterungsstruktur eingelassen; sie sind vielmehr zwischen den Wänden 16 abgestützt, wobei an den Punkten 18, 19 und 20 Berührung zwischen
Plättchen und Halterungsvorrichtung stattfindet. Die im Vorstehenden
beschriebene maximale Distanz der gesamten Plättcfaenoberfläehe
von der Wand und die Bedingungen für die Wärmekapazität der Querwände
treffen auch für diese Struktur zu.
Als weiteres Ausführungsbeispiel einer Piattcheahalterwngsstruktur
nach der Lehre der vorliegenden Erfindung ist aus der FIg. 4 ersichtlich.
In dieser Struktur sind die Querwände in leicht abgeschrägter Stellung angeordnet, so daß die Plättchen in der gleichen
schrägen Ebene an die Wände angelehnt- ruhen.. Hierbei wird jedes
009851/1347
Docket FI 968 023
Plättchen an den peripheren Punkten 22 und 23 unterstützt, und zwar
auf den Seitenleisten 24 und 25. Bezüglich der Wärmekapazität verhalten
sich die Wände so, wie es bereits oben beschrieben wurde.
Im Vorstehenden wurde zwar als Material für die Halterungsvorrichtungen und Zwischenwände bei den Ausführungsbeispielen der vorliegenden
Erfindung Quarz benutzt, es kann auch jedes andere feuerfeste Material benutzt werden, welches einer Temperatur von
1100 0C zu widerstehen in der Lage ist und das bei dieser Temperatur
keine chemische Reaktion mit den Plättchen eingeht, sofern dieses Material in die gewünschte Form verarbeitet werden kann
und die erforderliche Wärmekapazität aufweist. Andere feuerfeste Materialien mit den erforderlichen Eigenschaften sind z.B. Silizium,
Siliziumcarbid und Kohlenstoff.
Obwohl das Verfahren nach der vorliegenden Erfindung ein Mindestmaß
an kristallographischen Defekten in den Plättchen ergibt unter
Zugrundelegung von Aufheiz- oder Diffusionstemperaturen im Bereich bis 1100 0C, so liefert das Verfahren noch bemerkenswertere Resultate
bei Verfahrensprozessen, bei denen Temperaturen über 1150, speziell solche von 1200 0C benutzt werden. Bei diesen hohen Temperaturen
zeigen die in konventioneller Art behandelten Plättchen eine sehr große Zahl von kristallographischen Defekten. Andererseits
halten sich diese Defekte bei Plättchen, die in Übereinstimmung mit der Lehre der vorliegenden Erfindung behandelt wurden,
inner noch in vertretbaren Grenzen.
0 0 9 8 51/1347
Claims (5)
- - 10 -PATENTA H SPRUCH EVerfahren zur zweckmäßigen Halterung von Halbleiterstrukturen während der Durch führ imag von Wärmebehandlungsprozessen, dadurch gekennzeichnet, daß ein Halterungsmaterial benutzt wird, dessen Wäziiekapazität xnindestens in . den den zu behandelnden Halbleiterplätteben am nächsten kommenden Bereichen zehn mal so groß ist wie diejenige des zu behandelnden Halbleitermaterials und daß die . Unterstützung der zn behandelnden Haibleiterplättchen so erfolgt, daß eine vollständige.Oberfläche an keinem ihrer Punkte einen Abstand kleiner als 0,6 cm von der Halterungsvorrichtung aufweist.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zu behandelnden Halbleitexplättchen an die Haltevorrichtung an keiner Stelle bexllaren.
- 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daB die zu behandelnden Ealbieiterplättchen nur an wenigen peripheren Punkten die Haltezungevorrichtung berühren»
- 4. Verfahren nach Anspruch I1, dadurch gekennzeichnet-, daßdie zu behandelnden Halbleiterjplättchen Hit. einer vollständigen Oberfläche auf dem Material der Halterungsvorrichtung aufliegen.
- 5. Verfahren nach den Ansprüchen I bis 4, dadurch gekenn-» zeichnet, daß die jeweilige relative Lage zwischen Sem zu behandelnden Halbleiterplflttcben und äer Halterungsvorrichtung sowohl während der Aufheizung auf eine Tempo» ratur oberhalb von 1100 °€ als asaeb wSfarenö der Afokflfalperiode eingeh®!tea wird, wobei die Kühlung sich auf einen Wert unter.850 °C erstreckt.009851/1347Mft oaa- li - ■Vorrichtung zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß die Halterungsvorrichtung aus Quarz, Silizium, Siliziumcarbid oder Kohlenstoff hergestellt ist.Verfahren und Vorrichtung nach den Ansprüchen 1 bis 6, gekennzeichnet durch die Verwendung zur Durchführung von Oxydations- und/oder Diffusionsprozessen.0 098 5,1/134 Docket FI 968 02341
Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US83167569A | 1969-06-09 | 1969-06-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2025611A1 true DE2025611A1 (de) | 1970-12-17 |
Family
ID=25259591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702025611 Withdrawn DE2025611A1 (de) | 1969-06-09 | 1970-05-26 |
Country Status (5)
Country | Link |
---|---|
US (1) | US3644154A (de) |
JP (1) | JPS549025B1 (de) |
DE (1) | DE2025611A1 (de) |
FR (1) | FR2045912B1 (de) |
GB (1) | GB1295756A (de) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3041071A1 (de) * | 1980-10-31 | 1982-06-09 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verfahren zum behandeln von hocherhitzten halbleiterplaettchen |
DE3907610A1 (de) * | 1989-03-09 | 1990-09-13 | Telefunken Electronic Gmbh | Epitaxieverfahren |
DE4019611A1 (de) * | 1990-06-20 | 1992-01-02 | Schaefer Franz W | Transporteinheit fuer leiterplatten |
DE4026244A1 (de) * | 1990-08-18 | 1992-02-20 | Ant Nachrichtentech | Substrattraeger |
DE4206374A1 (de) * | 1992-02-29 | 1993-09-02 | Telefunken Microelectron | Verfahren und vorrichtungen zur epitaxie |
DE19856468C1 (de) * | 1998-11-30 | 2000-06-15 | Sico Jena Gmbh Quarzschmelze | Verfahren zur Herstellung einer Haltevorrichtung für Halbleiterscheiben |
DE10155255A1 (de) * | 2001-11-09 | 2003-05-28 | Infineon Technologies Ag | Waferhandhabungsvorrichtung und Verfahren zum Bearbeiten eines Wafers mit einer empfindlichen Oberfläche |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3753809A (en) * | 1970-01-09 | 1973-08-21 | Ibm | Method for obtaining optimum phosphorous concentration in semiconductor wafers |
DE2133876A1 (de) * | 1971-07-07 | 1973-01-18 | Siemens Ag | Anordnung zum eindiffundieren von dotierstoffen |
US3737282A (en) * | 1971-10-01 | 1973-06-05 | Ibm | Method for reducing crystallographic defects in semiconductor structures |
US3923563A (en) * | 1973-04-16 | 1975-12-02 | Owens Illinois Inc | Process for doping silicon semiconductors using an impregnated refractory dopant source |
US4239560A (en) * | 1979-05-21 | 1980-12-16 | General Electric Company | Open tube aluminum oxide disc diffusion |
US4357180A (en) * | 1981-01-26 | 1982-11-02 | The United States Of America As Represented By The Secretary Of The Navy | Annealing of ion-implanted GaAs and InP semiconductors |
DE3267491D1 (en) * | 1981-03-02 | 1986-01-02 | Bbc Brown Boveri & Cie | Process for doping semiconductor bodies for the production of semiconductor devices |
CA1244969A (en) * | 1986-10-29 | 1988-11-15 | Mitel Corporation | Method for diffusing p-type material using boron disks |
US5401692A (en) * | 1993-06-15 | 1995-03-28 | Texas Instruments Incorporated | Method for minimizing particle generation on a wafer surface during high pressure oxidation of silicon |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3131099A (en) * | 1962-07-27 | 1964-04-28 | Gen Instrument Corp | Manufacture of semiconductors |
US3305412A (en) * | 1964-02-20 | 1967-02-21 | Hughes Aircraft Co | Method for preparing a gallium arsenide diode |
FR1479033A (fr) * | 1965-05-10 | 1967-04-28 | Rca Corp | Perfectionnements à la fabrication de semi-conducteurs |
GB1115140A (en) * | 1966-12-30 | 1968-05-29 | Standard Telephones Cables Ltd | Semiconductors |
-
1969
- 1969-06-09 US US831675A patent/US3644154A/en not_active Expired - Lifetime
-
1970
- 1970-02-19 FR FR7006057A patent/FR2045912B1/fr not_active Expired
- 1970-05-05 GB GB1295756D patent/GB1295756A/en not_active Expired
- 1970-05-26 DE DE19702025611 patent/DE2025611A1/de not_active Withdrawn
- 1970-06-05 JP JP4813270A patent/JPS549025B1/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3041071A1 (de) * | 1980-10-31 | 1982-06-09 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verfahren zum behandeln von hocherhitzten halbleiterplaettchen |
DE3907610A1 (de) * | 1989-03-09 | 1990-09-13 | Telefunken Electronic Gmbh | Epitaxieverfahren |
DE4019611A1 (de) * | 1990-06-20 | 1992-01-02 | Schaefer Franz W | Transporteinheit fuer leiterplatten |
DE4026244A1 (de) * | 1990-08-18 | 1992-02-20 | Ant Nachrichtentech | Substrattraeger |
DE4206374A1 (de) * | 1992-02-29 | 1993-09-02 | Telefunken Microelectron | Verfahren und vorrichtungen zur epitaxie |
DE4206374C2 (de) * | 1992-02-29 | 2000-11-02 | Vishay Semiconductor Gmbh | Verfahren und Vorrichtungen zur Epitaxie |
DE19856468C1 (de) * | 1998-11-30 | 2000-06-15 | Sico Jena Gmbh Quarzschmelze | Verfahren zur Herstellung einer Haltevorrichtung für Halbleiterscheiben |
US6276592B1 (en) | 1998-11-30 | 2001-08-21 | Sico Jena Gmbh Quarzschmelze | Process for the production of a holding device for semiconductor disks and holding device produced by this process |
DE10155255A1 (de) * | 2001-11-09 | 2003-05-28 | Infineon Technologies Ag | Waferhandhabungsvorrichtung und Verfahren zum Bearbeiten eines Wafers mit einer empfindlichen Oberfläche |
Also Published As
Publication number | Publication date |
---|---|
US3644154A (en) | 1972-02-22 |
FR2045912B1 (de) | 1974-03-15 |
JPS549025B1 (de) | 1979-04-20 |
FR2045912A1 (de) | 1971-03-05 |
GB1295756A (de) | 1972-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2025611A1 (de) | ||
DE2822901C2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE1289191B (de) | ||
DE69323979T2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE1614867B1 (de) | Verfahren zum herstellen eines integrierten schaltkreisaufbaus | |
DE2030805A1 (de) | Verfahren zur Ausbildung epitaxialer Kristalle oder Plattchen in ausgewählten Bereichen von Substraten | |
DE2654063A1 (de) | Verfahren zum herstellen eines bandes aus polykristallinem halbleitermaterial | |
DE1564191B2 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen | |
DE1544214A1 (de) | Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung | |
DE2640981C2 (de) | Verfahren zur Herstellung von Halbleiteranordnungen durch Ionenimplantation | |
DE1489258B1 (de) | Verfahren zum Herstellen einer duennen leitenden Zone unter der Oberflaeche eines Siliciumkoerpers | |
DE1034776B (de) | Diffusionsverfahren fuer leitungstypbestimmende Verunreinigungen in Halbleiteroberflaechen | |
DE3217026A1 (de) | Halbleitervorrichtung | |
DE1913718A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE1221363B (de) | Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen | |
DE2322952A1 (de) | Verfahren zum herstellen von horden aus silizium oder siliziumcarbid fuer diffusionsprozesse | |
DE2203123A1 (de) | Verfahren und einrichtung zum gettern von halbleitern | |
DE2052221B2 (de) | Verfahren zum erzeugen einer siliciumoxidschicht auf einem siliciumsubstrat und vorrichtung zur durchfuehrung dieses verfahrens | |
DE2931432A1 (de) | Eindiffundieren von aluminium in einem offenen rohr | |
DE1913565C3 (de) | Verfahren zur Herstellung eines Kristalls einer halbleitenden Am Bv -Verbindung | |
DE112006000558T5 (de) | Schmale Halbleitergrabenstruktur | |
DE1280416B (de) | Verfahren zum Herstellen epitaktischer Halbleiterschichten auf elektrisch leitenden Schichten | |
DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE2151346C3 (de) | Verfahren zum Herstellung einer aus Einkristallschichtteilen und Polykristallschichtteilen bestehenden Halbleiterschicht auf einem Einkristallkörper | |
DE2200623A1 (de) | Verfahren zum Eindiffundieren einer Verunreinigung in einen Halbleiterkoerper |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: OECHSSLER, D., DIPL.-CHEM. DR.RER.NAT., PAT.-ASS., |
|
8139 | Disposal/non-payment of the annual fee |