DE2059116B2 - Verfahren zur Herstellung eines Halbleiterbauelementes - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelementes

Info

Publication number
DE2059116B2
DE2059116B2 DE19702059116 DE2059116A DE2059116B2 DE 2059116 B2 DE2059116 B2 DE 2059116B2 DE 19702059116 DE19702059116 DE 19702059116 DE 2059116 A DE2059116 A DE 2059116A DE 2059116 B2 DE2059116 B2 DE 2059116B2
Authority
DE
Germany
Prior art keywords
substrate
semiconductor
layer
intermediate layer
electrically insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702059116
Other languages
English (en)
Other versions
DE2059116C3 (de
DE2059116A1 (de
Inventor
Heinrich Dipl.-Phys. Dr. 8019 Ebersberg Schloetterer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19702059116 priority Critical patent/DE2059116C3/de
Priority to NL7115760A priority patent/NL7115760A/xx
Priority to IT3167871A priority patent/IT941388B/it
Priority to BE775973A priority patent/BE775973A/xx
Priority to LU64363D priority patent/LU64363A1/xx
Priority to FR7142813A priority patent/FR2116424A1/fr
Priority to GB5585371A priority patent/GB1358438A/en
Publication of DE2059116A1 publication Critical patent/DE2059116A1/de
Publication of DE2059116B2 publication Critical patent/DE2059116B2/de
Application granted granted Critical
Publication of DE2059116C3 publication Critical patent/DE2059116C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

schieden. In einem anschließenden Ätzprozeß werden die TeUschichten8 und 13 entfernt. Das verwendete Ätzmittel greift die Schichten? und 12 nicht an. Man erhält somit eine plane Oberfläche des Schichtaufbaus, so daß bei der Verbindung von einzelnen Halbleiterbauelementen, die auf einzelnen Inseln hergestellt sind, durch Leiterbahnen vorteilhafterweise kerne Stufen zu überwinden sind.
In dem Ausführungsbeispiel ist angenommen, daß auch auf din Maskenteilen Halbleitermaterial 13 abgeschieden wird. Die Versuchsbedingungen können jedoch auch so geführt werden, daß zur Herstellung der Inseln 12 das Halbleitermaterial nur auf den freien, vorgegebenen Bereichen des Substrates 2 abgeschieden wird. Damit entfalten die dargestellten Halbleiterteile 13, und ein anschließender Ätzvorgang bezieht sich nur auf die Maskenteile 8.
Im Ausführungsbeispiel wurde die Herstellung eines Bauelementes, beispielsweise einer Diode, eines Transistors oder eines Feldeffekt-Transistors mit dem Verfahren nach der Erfindung erläutert. Es können jedoch nach diesem Verfahren auch Leiterbahnen oder Widerstände aus vorzugsweise dotiertem Halbleitermaterial in einer integrierten Schaltung auf einem Substrat aus elektrisch isolierendem Material hergestellt werden.
Die Auflage 8 kann auch bei einer Weiterbildung der Erfindung aus einem Metallfilm bestehen, der
ίο nach der Inselbildung entfernt wird.
Beim epitamlen Abscheiden von Halbleiterschichten auf einem Isolator durch Aufdampfen im Hochvakuum oder Ultrahochvakuum sind verhältnismäßig hohe Temperaturen des Isolators erforderlich,
die im allgemeinen durch Strahlungsheizung erzielt werden. Das Erreichen dieser hohen Temperaturen wird durch den erwähnten Metallfilm wesentlich erleichtert, weil er im Gegensatz zum Isolator die Wärmestrahlung zum größten Teil absorbiert.
Hierzu 1 Blatt Zeichnungen

Claims (6)

der ganzflächigen Abscheidung von Siliziumfilmen Patentansprüche: auf AIpha-Aluminiumoxid auftreten, vermieden bzw. verringert werden.
1. Verfahren zur Herstellung eines Halbleiter- In der schweizerischen Patentschrift 418466 ist bauelementes oder einer integrierten Halbleiter- 5 ein Verfahren zur Herstellung einer Halbleitervorschaltung, bei dem auf ein Substrat aus elektrisch richtung beschrieben, bei dem ebenfalls mit der Hilfe isolierendem Material unter Verwendung von einer Maske aus Metall, Halbleiterschichten auf Masken eine Halbleiterschicht in Form von In- einem Substrat aus Silizium abgeschieden werden, sein nur auf vorgegebene Bereiche des Substrates Die Metall-Maske wird dabei zusammen mit dem aufgebracht wird, dadurch gekennzeich- io Halbleitermaterial einer Erwärmung ausgesetzt, so net, daß zunächst-auf das isolierende Substrat daß in den unmaskierten Zonen erhabene pn-Über-
(2) eine elektrisch isolierende Zwischenschicht gänge entstehen.
(3) und darauf eine Auflage (4) aufgebracht wird, Der Erfindung liegt die Aufgabe zugrunde, einerdaß anschließend über den vorgegebenen Berei- seits die durch unterschiedliche thermische Ausdehchen Teile der Zwischenschicht (3) und der Auf- 15 nung bewirkten, unzulässigen Spannungen, die solage (4) entfernt werden, so daß aie Teilschicbten wohl im Halbleitermaterial als auch im isolierenden (8) und (7) entstehen, daß auf die freigelegten, Substrat auftreten könnten, zu vermeiden und anvorgegebenen Bereiche des Substrates (2) die dererseits zugleich mit der Herstellung von Inseln Halblejterschicht (12) aufgebracht wird und daß aus Halbleitermaterial auch die Zwischenräume mit schließlich die Teilschicht(en) (8) der Auflage (4) ao elektrisch isolierendem Material auszufüllen, so daß zusammen mit dem darauf befindlichen Halb- bei der verbindung der einzelnen Halbleiterbaueleleitermaterial (13) entfernt werden. mente auf dsn Inseln durch Leiterbahnen keine Stu-
2. Verfahren nach Anspruch 1, dadurch ge- fen zu überwinden sind.
kennzeichnet, daß das Substrat (2) aus Spinell Diese Aufgabe wird durch ein Verfahren zur Herbesteht. 25 stellung eines Halbleiterbauelementes gelöst, das er-
3. Verfahren nach Anspruch 1, dadurch ge- findungsgemäß dadurch gekennzeichnet ist. daß zukennzeichnet, daß das Substrat (2) aus Saphir be- nächst auf das isolierende Substrat eine elektrisch steht. isolierende Zwischenschicht und darauf eine Auflage
4. Verfahren nach einem der Ansprüche 1 aufgebracht wird, daß anschließend über den vorgebis 3, dadurch gekennzeichnet, daß die Zwischen- 30 gebenen Bereichen Teile der Zwischenschicht und schicht (7) aus Siliziumnitrid Si3N4 besteht. der Auflage entfernt werden, so daß die Teilschich-
5. Verfahren nach einem der Ansprüche 1 tea entstehen, daß auf die freigelegten, vorgegebenen bis 4, dadurch gekennzeichnet, daß die Auflage Bereiche des Substrates die Halbleiterschicht aufgeaus Siliziumdioxid SiO2 besteht. bracht wird und daß schließlich die Teilschicht(en)
6. Verfahren nach einem der Ansprüche I 35 der Auflage zusammen mit dem darauf befindlichen bis 4, dadurch gekennzeichnet, daß die Auflage Halbleitermaterial entfenit werden.
aus einem Metallfilm besteht. Die Halbleiterinsem können auf das Substrat bei
spielsweise durch Abscheidung aus einer gasförmigen Halbleiterverbindung, durch Aufdampfen im Va-
40 kuum oder auch durch Kathodenzerstäubung aufgebracht werden. Zu diesem Zweck wird das Substrat mit einer entsprechenden Maske versehen, die bei den zum Aufwachsen notwendigen Temperaturen
Die Erfindung bezieht sich auf ein Verfahren zur und gegebenenfalls auch gegen dabei verwendete ag-Herstellung eines Halbleiterbauelementes oder einer 45 gressive Gase resistent ist.
integrierten Halbleiterschaltung, bei dem auf ein Das Substrat besteht vorzugsweise aus einem einSubstrat aus elektrisch isolierendem Material unter kristallinen Isolator.
Verwendung von Masken eine Halbleiterschicht in Wie aus der Figur ersichtlich ist, wird auf ein SubForm von Inseln nur auf vorgegebene Bereiche des strat 2 aus elektrisch isolierendem Material, z. B. Spi-Substrates aufgebracht wird. 50 nell oder Saphir, eine elektrisch isolierende Zwi-
In der französischen Patentschrift 1 524 854 ist ein schenschicht 3 aufgebracht. Vorzugsweise besteht Verfahren zur Herstellung einer Halbleiteranordnung diese Zwischenschicht 3 aus Siliziumnitrid SisN4. beschrieben, bei dem auf ein elektrisch isolierendes Eine solche Zwischenschicht aus Si3N4 weist den Substrat, das beispielsweise aus Saphir besteht, zu- Vorteil auf, daß sie an der Oberfläche des Substranächst ganzflächig eine Halbleiterschicht aufgebracht 55 tes 2 gut haftet. Auf die Zwischenschicht 3 wird eine wird. Ein solcher Verfahrensschritt bewirkt infolge Auflage 4 aufgebracht. Vorzugsweise besteht diese unterschiedlicher thermischer Ausdehnungen sowohl Auflage 4 aus Siliziumdioxid. Mit der Hilfe von phoin dem Halbleitermaterial als auch in dem isolieren- tolithographischen Verfahrensschritten werden in der den Substrat unzulässige mechanische Spannungen, aus der Figur ersichtlichen Weise Teile der Auflage 4 die zur Zerstörung des Substrates führen können. 60 und der darunter befindlichen Zwischenschicht 3 entin der Veröffentlichung »Journal of Applied Phy- fernt, so daß die Teilschichten 7 und 8 entstehen. Dasics, Vol. 36, Nr. 9, September 1965, S. 2700 bis durch werden vorgegebene Bereiche des Substrates ist ein Verfahren beschrieben, bei dem nur auf freigelegt, auf denen jeweils eine Insel aus HaIb-Teile der Obeuiäche eines elektrisch isolierenden leitermaterial vorzugsweise epitaxial aufwachsen soll. Substrates aus Alpha-Aluminiumoxid (Single-Crystal 65 Anschließend wird auf die vorgegebenen Bereiche Sapphire), unter dz- Verwendung einer Molybdän- des Substrates die Halbleiterschicht 12 aufgebracht. Maske Silizium aufgebracht wird. Durch diese Maß- Dabei wird im allgemeinen auch auf den Teilschichnahme wird erreicht, daß Deformationen, wie sie bei ten 8 polykristallines Halbleitermaterial 13 abee-
DE19702059116 1970-12-01 1970-12-01 Verfahren zur Herstellung eines Halbleiterbauelementes Expired DE2059116C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19702059116 DE2059116C3 (de) 1970-12-01 1970-12-01 Verfahren zur Herstellung eines Halbleiterbauelementes
NL7115760A NL7115760A (de) 1970-12-01 1971-11-16
IT3167871A IT941388B (it) 1970-12-01 1971-11-26 Procedimento per fabbricare un componente a semiconduttor
LU64363D LU64363A1 (de) 1970-12-01 1971-11-29
BE775973A BE775973A (fr) 1970-12-01 1971-11-29 Procede de realisation d'un composant semi-conducteur a substrat isolant recouvert partiellement d'une couche semi-conductrice
FR7142813A FR2116424A1 (de) 1970-12-01 1971-11-30
GB5585371A GB1358438A (en) 1970-12-01 1971-12-01 Process for the manufacture of a semiconductor component or an integrated semiconductor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702059116 DE2059116C3 (de) 1970-12-01 1970-12-01 Verfahren zur Herstellung eines Halbleiterbauelementes

Publications (3)

Publication Number Publication Date
DE2059116A1 DE2059116A1 (de) 1972-07-06
DE2059116B2 true DE2059116B2 (de) 1974-04-25
DE2059116C3 DE2059116C3 (de) 1974-11-21

Family

ID=5789659

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702059116 Expired DE2059116C3 (de) 1970-12-01 1970-12-01 Verfahren zur Herstellung eines Halbleiterbauelementes

Country Status (7)

Country Link
BE (1) BE775973A (de)
DE (1) DE2059116C3 (de)
FR (1) FR2116424A1 (de)
GB (1) GB1358438A (de)
IT (1) IT941388B (de)
LU (1) LU64363A1 (de)
NL (1) NL7115760A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2284981A1 (fr) * 1974-09-10 1976-04-09 Radiotechnique Compelec Procede d'obtention d'un circuit integre semiconducteur
US5273616A (en) * 1980-04-10 1993-12-28 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
IN157312B (de) * 1982-01-12 1986-03-01 Rca Corp
US4549926A (en) * 1982-01-12 1985-10-29 Rca Corporation Method for growing monocrystalline silicon on a mask layer
US4482422A (en) * 1982-02-26 1984-11-13 Rca Corporation Method for growing a low defect monocrystalline layer on a mask
GB2142185A (en) * 1983-06-22 1985-01-09 Rca Corp Mosfet fabrication method
US4578142A (en) * 1984-05-10 1986-03-25 Rca Corporation Method for growing monocrystalline silicon through mask layer
US4704186A (en) * 1986-02-19 1987-11-03 Rca Corporation Recessed oxide method for making a silicon-on-insulator substrate
AU623863B2 (en) * 1987-08-24 1992-05-28 Canon Kabushiki Kaisha Method of forming crystals
GB2228617A (en) * 1989-02-27 1990-08-29 Philips Electronic Associated A method of manufacturing a semiconductor device having a mesa structure
TW205603B (de) * 1990-09-21 1993-05-11 Anelva Corp

Also Published As

Publication number Publication date
NL7115760A (de) 1972-06-05
LU64363A1 (de) 1972-06-19
IT941388B (it) 1973-03-01
FR2116424A1 (de) 1972-07-13
DE2059116C3 (de) 1974-11-21
BE775973A (fr) 1972-03-16
DE2059116A1 (de) 1972-07-06
GB1358438A (en) 1974-07-03

Similar Documents

Publication Publication Date Title
DE2808257C3 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE3215101C2 (de) Verfahren zum Herstellen einer Öffnung mit abgeschrägten Kanten in einer Passivierschicht
DE2059116B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE1564191A1 (de) Verfahren zum elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente gegeneinander und gegen das gemeinsame Substrat
DE1444496A1 (de) Epitaxialer Wachstumsprozess
DE2557079A1 (de) Verfahren zum herstellen einer maskierungsschicht
DE2409910B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1913995A1 (de) Mikroschaltung mit Gehaeuse
DE2705468A1 (de) Verfahren zur herstellung von transistoren durch ionenimplantation
DE2025611A1 (de)
DE2548563A1 (de) Verfahren zum herstellen eines kondensators
DE1917995B2 (de) Verfahren zur bildung eines isolierfilmes und danach hergestelltes halbleiterelement
DE1814029B2 (de) Erzeugung einkristalliner und polykristalliner halbleiterbereiche auf einem inkristallinen halbleitersubstrat
DE2224515B2 (de) Verfahren zum verdichten von silikatglaesern
DE3127356A1 (de) Verfahren zum bilden elektrisch leitender durchdringungen in duennfilmen
DE2244062A1 (de) Ohmscher anschlusskontakt fuer ein silizium-halbleiterbauelement
DE2658304C2 (de) Halbleitervorrichtung
DE2753533A1 (de) Verfahren zum selektiven eindiffundieren von aluminium
DE2550512A1 (de) Verfahren zur herstellung einer metallisierung auf einem substrat
DE4307580C2 (de) Verfahren zur lokalen Oxidation von Silicium unter Verwendung einer Ionen- und Diffusions-Sperrschicht
DE1616293B1 (de) Verfahren zum Verbinden eines Mikroschaltungsplaettchens mit einer Unterlage
DE2151346C3 (de) Verfahren zum Herstellung einer aus Einkristallschichtteilen und Polykristallschichtteilen bestehenden Halbleiterschicht auf einem Einkristallkörper
DE1911335A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1764937B2 (de) Verfahren zur herstellung von isolationsschichten zwischen mehrschichtig uebereinander verlaufenden metallischen leitungsverbindungen fuer halbleiteranordnungen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee