DE3215101C2 - Verfahren zum Herstellen einer Öffnung mit abgeschrägten Kanten in einer Passivierschicht - Google Patents

Verfahren zum Herstellen einer Öffnung mit abgeschrägten Kanten in einer Passivierschicht

Info

Publication number
DE3215101C2
DE3215101C2 DE3215101A DE3215101A DE3215101C2 DE 3215101 C2 DE3215101 C2 DE 3215101C2 DE 3215101 A DE3215101 A DE 3215101A DE 3215101 A DE3215101 A DE 3215101A DE 3215101 C2 DE3215101 C2 DE 3215101C2
Authority
DE
Germany
Prior art keywords
layer
temperature
silicon oxide
doped
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3215101A
Other languages
English (en)
Other versions
DE3215101A1 (de
Inventor
Doris Winifred Flatley
Sheng Teng Hsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22980524&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE3215101(C2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE3215101A1 publication Critical patent/DE3215101A1/de
Application granted granted Critical
Publication of DE3215101C2 publication Critical patent/DE3215101C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/978Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Öffnung mit abgeschrägten Kanten in einer Passivier­ schicht aus Glas auf der Oberfläche eines Halbleiterkör­ pers, bei dem auf dem Halbleiterkörper eine aus dichtem, undotiertem Siliziumoxid bestehende, erste Schicht und darauf eine aus dotiertem Siliziumoxid bestehende, zweite Schicht gebildet wird und bei dem eine durch beide Sili­ ziumoxidschichten gehende Kontaktöffnung mit darin frei­ gelegtem Bereich des Halbleiterkörpers erzeugt wird.
Seit langem besteht in der Technik der Halbleiterherstel­ lung ein Bedürfnis, die Kanten von unteren Schichten ei­ ner Mehrschichtstruktur so abzurunden, daß die Oberfläche der jeweils mit einer weiteren Schicht zu bedeckenden Un­ terlage keine von dieser zu überdeckenden scharfen Kanten besitzt. Wenn nämlich die nachfolgenden Schichten ohne entsprechende Behandlung unerwünschte Konturen der Unter­ lagen aufgebracht würden, könnten sich Diskontinuitäten in der Oberschicht, z. B. in einer Verbindungsleitung aus Metall, ergeben, so daß unbrauchbare Vorrichtungen er­ zeugt würden und damit die Gesamtausbeute vermindert würde. Außerdem müssen auch untere oder folgende Schich­ ten, wenn sie leitend sind, z. B. aus Metall oder dotier­ tem polykristallinem Silizium bestehen, gegeneinander isolierte Leitungen bilden können.
Im allgemeinen können die vorstehenden Probleme durch Niederschlagen von isolierenden, beispielsweise bei Tem­ peraturen von 1200 bis 1300°C zum Fließen zu bringenden Glasschichten erleichtert werden. In der US-PS 38 33 919 wird eine Mehrschicht-Leiteranordnung der eingangs ge­ nannten Art beschrieben, die aus einer unteren, undotier­ ten, aus Siliziumoxid bestehenden Isolierschicht und ei­ ner darauf gebildeten, zweiten Schicht aus mit Phosphor dotiertem Oxid besteht. Die dotierte Oxidschicht fließt beim Erhitzen auf etwa 1000°C über die Stufen der undo­ tierten Oxidschicht. Bei diesem Verfahren treten jedoch weitere Schwierigkeiten auf. Nach dem Herstellen der Kon­ taktöffnungen werden nämlich innerhalb der Öffnungen auf dem freigelegten Silizium infolge der während einer län­ geren Zeitdauer erhöhten Temperaturen unerwünschte Oxide gebildet. Außerdem neigt das freigelegte Silizium dazu, durch Diffusion aus der dotierten Oxidschicht dotiert zu werden; bei der erhöhten Temperatur wird der Dotierstoff leicht aus der stark dotierten Schicht in die undotierte Schicht getrieben. Zum Verhindern dieser Dotierung muß zwischen die beiden Oxidschichten eine Siliziumnitrid­ schicht eingefügt werden. Zum Entfernen jedes möglicher­ weise auf den freigelegten Siliziumbereichen gebildeten Oxids ist dann ein zusätzlicher Verfahrensschritt einzu­ schalten, bei dem unerwünschtes Oxid abzuätzen ist; na­ türlich kann dabei das Wegätzen eines Teils des erwünsch­ ten Oxids nicht ohne weiteres verhindert werden.
Durch Niederschlagen einer Glasschicht, mit Hilfe derer an steilen Stufen bzw. abrupten Übergängen des Substrats eine allmähliche Abschrägung zu erzeugen ist, könnte den vorgenannten Problemen abgeholfen werden. Für diesen Zweck wurde Phosphorsilikatglas (PSG) mit etwa 6 bis 8 Gew.% Phosphor verwendet, da dieses Material gut elek­ trisch isoliert und gute Gettereigenschaften gegenüber Natrium besitzt. Außerdem kann das Glas durch chemisches Aufdampfen aus den Hydriden leicht gebildet werden. Phos­ phorsilikatgläser schmelzen oder fließen jedoch erst bei Temperaturen in der Größenordnung von 1000 bis 1100°C. Diese Temperaturen sind zu hoch für die Anwendung beim Herstellen strahlungsgehärteter, integrierter, komplemen­ tärer MOS-Schaltkreise und anderer großflächiger, wärme­ empfindlicher integrierter Schaltkreise. Durch Erhöhung des Phosphorgehaltes des PSG könnte zwar die Fließtempe­ ratur erniedrigt werden, jedoch würde dadurch die Wahr­ scheinlichkeit der Korrosion bei Betrieb des Bauelements erhöht.
In der nachveröffentlichten DE-OS 31 08 146 wird ein Ver­ fahren zum selektiven Verdichten bzw. Fließen von Ma­ terialien auf SiO₂-Basis beschrieben. Nach diesem Verfah­ ren sollen scharfe Kanten und Spitzen abgerundet werden (siehe dort die Zusammenfassung). Das Erhitzen soll mit Hilfe eines Lasers erfolgen, dessen Frequenz so einge­ stellt wird, daß die Laserenergie vor allem in den zum Fließen zu bringenden Materialien absorbiert wird. Zugleich sollen die vor übermäßiger Erhitzung zu schüt­ zenden Bereiche des behandelten Bauelements das Laser­ licht im wesentlichen reflektieren bzw. mit Reflexions­ mitteln überdeckt werden.
In der DE-OS 29 37 258 wird ein scheibenförmiger Thyri­ stor beschrieben, der mit Hilfe eines niedrig schmelzen­ den, direkt auf den Thyristor-Körper aufgebrachten Glases eingekapselt wird. Es werden Gläser auf SiO₂-Basis mit B₂O₃, PbO und Al₂O₃ vorgesehen, die den jeweiligen Thyri­ stor bei Temperaturen von etwa 700 bis 720°C in etwa 20 Minuten einsiegeln können.
In der US-PS 34 81 781 und in dem Aufsatz von W. Kern et al in "J. Electrochem. Soc.: ELECTROMECHANICAL TECHNO­ LOGY", 117, April 1970, Seiten 562 bis 573, sind erste Diskussionen über die Anwendung und Herstellungsverfahren von ternären Borphosphorsilikatgläsern (BPSG) enthalten. Entsprechende BPSG-Schichten sind in der Halbleitertech­ nik besonders vorteilhaft. Es hat sich nämlich herausge­ stellt, daß diese Schichten mit positivem Photolack besser verträglich sind als mit negativem Photolack; positives Material haftet nämlich auf diesen Schichten besser als negatives. Auf jeden Fall ist die Haftung auf BPSG- Schichten viel besser als auf den früheren PSG-Schichten mit 6 Gew.-% Phosphor.
Es wurde gefunden, daß die Bestandteile des BPSG so be­ messen werden können, daß dieses Glas bei etwa 900 bis 950°C fließt und bereits bei einer Temperatur von etwa 750°C weich wird bzw. zu erweichen beginnt.
Der Erfindung liegt die Aufgabe zugrunde, das Verfahren eingangs genannter Art so zu verbessern, daß weder die Gefahr einer Oxidation und/oder Dotierung der freige­ legten Halbleiteroberfläche besteht noch für die Behand­ lung wärmeempfindlicher integrierter Schaltkreise unzu­ lässig hohe Temperaturen erforderlich sind.
Für das Verfahren zum Herstellen einer Öffnung mit abge­ schrägten Kanten in einem auf einem Halbleiterkörper an­ geordneten Schichtsystem mit einer aus undotiertem Sili­ ziumoxid bestehenden ersten Schicht und einer darauflie­ genden, aus dotiertem Siliziumoxid bestehenden zweiten Schicht, wobei eine durch beide Siliziumoxidschichten ge­ hende Kontaktöffnung mit darin freigelegtem Bereich des Halbleiterkörpers erzeugt wird, besteht die erfindungsge­ mäße Lösung darin, daß die dotierte, zweite Schicht aus einem Borphosphorsilikatglas mit einer Fließtemperatur in Dampf unter etwa 800 bis 950°C und einer Erweichungstem­ peratur in Dampf unter etwa 700 bis 850°C hergestellt wird und daß beide Siliziumoxidschichten für eine zum Er­ weichen und Abrunden der Kanten der Kontaktöffnung aus­ reichende Zeitdauer auf eine unter der Fließtemperatur der dotierten, zweiten Schicht liegende Temperatur er­ wärmt werden, bei der noch kein wesentliches (störendes) Oxidwachstum auf dem freigelegten Bereich des Halbleiter­ körpers eintritt. "Wesentliches" Oxidwachstum bedeutet dabei ein für die weitere Verarbeitung oder Anwendung des Bauelements störendes Oxidwachstum.
Durch das Erhitzen auf eine Zwischentem­ peratur, bei der die abzurundende Kante zwar schon weich wird aber noch nicht fließt, wird erreicht, daß auf der freigelegten Halbleiteroberfläche eine nennenswerte oder störende Menge an Oxid nicht aufwächst und auch die Dif­ fusionsgeschwindigkeit des Dotierstoffs noch so gering ist, daß er in die nicht zu dotierenden Bereiche des Bau­ elements nicht vordringen kann. Zugleich ist es wegen der niedrigen Behandlungstemperatur möglich, das Verfahren auch beim Herstellen wärmeempfindlicher integrierter Schaltungen großer Abmessungen (Groß-ICs) einzusetzen.
Als Passivierschicht auf der Ober­ fläche einer auf einem Halbleiterkörper liegenden, undo­ tierten Siliziumoxidschicht wird eine ternäre Glasschicht mit Bor und Phosphor (BPSG) verwendet. Diese Glasschicht ist dadurch gekennzeichnet, daß sie eine Fließtemperatur von etwa 900 bis 950°C und eine Erweichungstemperatur von etwa 700 bis 750°C besitzt. Vorzugsweise wird nach dem Niederschlagen und Fließen der BPSG-Schicht eine Kontakt­ öffnung in der Glasschicht gebildet und darin die darun­ terliegende Siliziumschicht freigelegt. Das Bauele­ ment wird dann nur auf die beträchtlich unterhalb der Fließtemperatur liegende Erweichungstemperatur des BPSG erwärmt, um beim Herstellen der Kontaktöffnungen eventu­ ell gebildete scharfe Kanten nachzuformen bzw. abzurun­ den.
Das im folgenden beschriebene Ausführungsbeispiel bezieht sich zwar auf ein Bauelement mit massivem Halbleiterkör­ per; dies schließt jedoch keinesfalls Halbleiterkörper aus, die auf einem isolierenden Substrat bzw. Träger her­ zustellen sind, so daß das erfindungsgemäße Verfahren auch im Herstellungsgang von SOS-Bauelementen (SOS=Si­ lizium-auf-Saphir) einzusetzen ist. Die Bezeichnung "SOS" schließt dabei nicht nur Substrate aus Saphir selbst, son­ dern beispielsweise auch solche aus Spinell oder mono­ kristallinem Berylliumoxid ein.
Für die Anwendung des Verfahrens sollte das jeweilige Bauelement wenigstens bis zu dem Stadium, in dem die metallischen Verbindungsleiter oder Anschluß­ flächen herzustellen sind, vorbereitet sein. Das Bauelement wird dann mit einer Passivierschicht versehen, die aus nach dem Verfahren gemäß der US-PS 34 81 781 hergestelltem BPSG bestehen kann.
Zunächst wird eine BPSG-Passivierschicht mit etwa 3 bis 3,5 Gew.-% Phosphor und etwa 2 bis 2,5 Gew.-% Bor (im folgenden mit Typ A bezeichnet) bis zu einer Dicke von etwa 600 bis 800 Nanometern erzeugt. Bei der speziel­ len Zusammensetzung des BPSG handelt es sich nur um ein Beispiel; es können auch andere Kombinationen von Bor und Phosphor zum Herstellen einer Passivierschicht mit den gewünschten Kennwerten gebildet werden. Eine solche BPSG-Passivierschicht, die im Sinne des erfindungsgemä­ ßen Verfahren befriedigende Ergebnisse brachte, enthält 4 bis 5 Gew.-% Phosphor und 3 bis 4 Gew.-% Bor; eine Schicht dieser Zusammensetzung wird im folgenden als Typ B bezeichnet.
Es hat sich herausgestellt, daß eine BPSG-Schicht Typ A bei Erhitzung während einer Zeitdauer von etwa 30 Minu­ ten auf etwa 900°C in Dampf über alle Stufen fließt und ähnlich wie das stark dotierte Phosphoroxid gemäß US-PS 38 33 919 eine leicht gewellte Oberfläche bildet. Im Ge­ gensatz zu der dotierten Schicht nach der US-PS 38 33 916, die zum Fließen auf eine Temperatur von mehr als 1000°C zu erhitzen ist, fließt eine BPSG-Passivierschicht des Typs A beim halbstündigen Erhitzen in Stickstoff, Wasserstoff, Argon, Helium od. dgl. bereits bei einer Tem­ peratur von etwa 950°C. Das BPSG des Typs B beginnt bei Erhitzen in Dampf bereits bei einer Temperatur von etwa 800°C und beim Erhitzen in Stickstoff, Helium, Argon oder einer ähnlichen inerten Atmosphäre bei etwa 850°C zu flie­ ßen.
Nach dem Herstellen einer abgeschrägten bzw. leicht ge­ wellten Oberfläche durch Fließen der Passivierschicht wird auf diese ein Photolack aufgebracht, entwickelt und anschließend gehärtet, um ein Muster mit den zu ätzenden Kontaktöffnungen zu schaffen. Der nächste Verfahrens­ schritt besteht dann darin, die Kontaktöffnungen in die BPSG-Schicht hineinzuätzen. Hierbei kann Plasmaätzung oder naßchemische Ätzung angewendet werden. In jedem Fall entsteht an der Grenze der Öffnung ein steiler Wandüber­ gang der Passivierschicht. Die erfindungsgemäß zu verwen­ dende Passivierschicht kann beispielsweise mit gepuffer­ ter Flußsäurelösung geätzt werden. Eine solche Lösung ätzt nur das dotierte BPSG (und das Siliziumoxid), übt aber auf den darun­ terliegenden Siliziumkörper keine Wirkung aus. Anschließend wird das Ätzen durch Herausnehmen des Halbleiterkörpers aus der Ätzlösung und leichtes Waschen beendet.
Wegen der verbesserten Haftung des Photolacks an dem BPSG ergibt sich bereits an dieser Stelle ein erster Vorteil des erfindungsgemäßen Verfahrens. Die verbesserte Adhä­ sion hat ein geringeres Aufschwellen oder Abheben des Photolacks und damit ein genaueres Ätzen zur Folge.
Im Anschluß an das Ätzen wird die Photolackschicht abge­ tragen und das Bauelement bis zum Erweichungspunkt des BPSG erwärmt, um eventuelle scharfe Kanten der durch Ät­ zen hergestellten Kontaktöffnungen nachzuformen bzw. ab­ zurunden. Eine BPSG-Schicht des Typs A wird bei Erhitzen von 20 bis 30 Minuten in Dampf bei etwa 750°C oder bei Erhitzen von 20 bis 30 Minuten in einer inerten Atmosphä­ re, wie Stickstoff, Wasserstoff oder Argon, bei etwa 800°C zu dem Nachformen oder Abrunden eventueller schar­ fer Kanten ausreichend weich. Entsprechend ist das BPSG des Typs B zum ausreichenden Erweichen im Sinne der Erfin­ dung auf etwa 700°C in Dampf oder auf etwa 750°C in iner­ ter Atmosphäre - jeweils nur für eine Zeitdauer von etwa 20 bis 30 Minuten - zu erwärmen.
Durch Aufheizen des Bauelements auf eine Temperatur von etwa 750°C - im Falle von BPSG des Typs A - bleibt die freigelegte Siliziumoberfläche auch bei normaler Umge­ bungsluft wesentlich unter der Temperatur, bei der eine nennenswerte Oxydation des Halbleitermaterials beginnt. Bei so niedrigen Temperaturen wie 750°C - und so kurzen Behandlungszeiten - kann nämlich das Halbleitermaterial noch nicht merklich oxidiert werden. Auf jeden Fall bleibt eine auf dem Halbleitermaterial gebildete Oxid­ schicht so vernachlässigbar dünn, daß eine anschließend niedergeschlagene Metallschicht ohne weiteres hindurch­ greift und einen guten Kontakt mit der Siliziumoberfläche bildet. Bei Anwendung bzw. Aufrechterhaltung einer so niedrigen Temperatur für eine so kurze Zeitdauer findet auch praktisch kein Dotieren der untenliegenden, undotierten Oxidschicht statt. Demgemäß ist auch keine Zwischenlage mit einer Nitridschicht erforderlich, so daß entsprechende Verfah­ rensschritte zum Aufbringen und Maskieren des Nitrids entfallen können.
Durch Anwendung des speziellen BPSG (Typ A oder B) und durch die nachfolgenden Verfahrensschritte, bei denen niedrige Temperaturen zum Erweichen und Nachformen schar­ fer Kanten einer Kontaktöffnung angewendet werden, wird ein verbessertes Verfahren zum Herstellen von Halbleiter­ bauelementen mit höherer Ausbeute und besseren Kontakten geschaffen.

Claims (5)

1. Verfahren zum Herstellen einer Öffnung mit abge­ schrägten Kanten in einer Passivierschicht aus Glas auf der Oberfläche eines Halbleiterkörpers, bei dem auf dem Halbleiterkörper eine aus dichtem, undotier­ tem Siliziumoxid bestehende, erste Schicht und darauf eine aus dotiertem Siliziumoxid bestehende, zweite Schicht gebildet wird und bei dem eine durch beide Siliziumoxidschichten gehende Kontaktöffnung mit darin freigelegtem Bereich des Halbleiterkörpers er­ zeugt wird, dadurch gekennzeichnet, daß die dotierte, zweite Schicht aus einem Borphosphorsilikatglas mit einer Fließtemperatur in Dampf unter etwa 800 bis 950°C und einer Erweichungstemperatur in Dampf unter etwa 700 bis 850°C hergestellt wird und daß beide Si­ liziumoxidschichten für eine zum Erweichen und Abrun­ den der Kanten der Kontaktöffnung ausreichende Zeit­ dauer auf eine unterhalb der Fließtemperatur der do­ tierten, zweiten Schicht liegende Temperatur erwärmt werden, bei der noch kein wesentliches (störendes) Oxidwachstum auf dem freigelegten Bereich des Halb­ leiterkörpers eintritt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für die dotierte, zweite Schicht ein Borphosphor­ silikatglas mit etwa 3 bis 3,5 Gew.% Phosphor und etwa 2 bis 2,5 Gew.% Bor verwendet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die beiden Siliziumoxidschichten bei dem Erwärmen für eine Zeitdauer von etwa 20 bis 30 Minuten auf ei­ ner Temperatur von etwa 700°C in Dampf gehalten wer­ den.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für die zweite Schicht ein Borphosphorsilikatglas mit etwa 4 bis 5 Gew.% Phosphor und etwa 3 bis 4 Gew.% Bor verwendet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die beiden Siliziumoxidschichten bei dem Erwärmen für eine Zeitdauer von etwa 20 bis 30 Minuten auf ei­ ner Temperatur von etwa 850°C in Dampf gehalten wer­ den.
DE3215101A 1981-04-28 1982-04-23 Verfahren zum Herstellen einer Öffnung mit abgeschrägten Kanten in einer Passivierschicht Expired - Lifetime DE3215101C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/258,431 US4349584A (en) 1981-04-28 1981-04-28 Process for tapering openings in ternary glass coatings

Publications (2)

Publication Number Publication Date
DE3215101A1 DE3215101A1 (de) 1982-11-11
DE3215101C2 true DE3215101C2 (de) 1995-06-22

Family

ID=22980524

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3215101A Expired - Lifetime DE3215101C2 (de) 1981-04-28 1982-04-23 Verfahren zum Herstellen einer Öffnung mit abgeschrägten Kanten in einer Passivierschicht

Country Status (9)

Country Link
US (1) US4349584A (de)
JP (1) JPS57186343A (de)
CA (1) CA1189426A (de)
DE (1) DE3215101C2 (de)
GB (1) GB2097582B (de)
IN (1) IN155987B (de)
IT (1) IT1218317B (de)
SE (1) SE457179B (de)
YU (1) YU44340B (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455325A (en) * 1981-03-16 1984-06-19 Fairchild Camera And Instrument Corporation Method of inducing flow or densification of phosphosilicate glass for integrated circuits
US4433008A (en) * 1982-05-11 1984-02-21 Rca Corporation Doped-oxide diffusion of phosphorus using borophosphosilicate glass
US4420503A (en) * 1982-05-17 1983-12-13 Rca Corporation Low temperature elevated pressure glass flow/re-flow process
US4476621A (en) * 1983-02-01 1984-10-16 Gte Communications Products Corporation Process for making transistors with doped oxide densification
US4575921A (en) * 1983-11-04 1986-03-18 General Motors Corporation Silicon nitride formation and use in self-aligned semiconductor device manufacturing method
US4528211A (en) * 1983-11-04 1985-07-09 General Motors Corporation Silicon nitride formation and use in self-aligned semiconductor device manufacturing method
US4582745A (en) * 1984-01-17 1986-04-15 Rca Corporation Dielectric layers in multilayer refractory metallization structure
DE3425531A1 (de) * 1984-07-11 1986-01-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zum verfliessenlassen von dotierten sio(pfeil abwaerts)2(pfeil abwaerts)-schichten bei der herstellung von integrierten mos-halbleiterschaltungen
US4546016A (en) * 1984-08-06 1985-10-08 Rca Corporation Deposition of borophosphosilicate glass
GB2168340B (en) * 1984-12-13 1988-11-02 Stc Plc Contacting an integrated circuit with a metallisation pattern
US4743564A (en) * 1984-12-28 1988-05-10 Kabushiki Kaisha Toshiba Method for manufacturing a complementary MOS type semiconductor device
EP0204182B1 (de) * 1985-05-22 1991-06-05 Siemens Aktiengesellschaft Verfahren zum Herstellen von mit Bor und Phosphor dotierten Siliziumoxid-Schichten für integrierte Halbleiterschaltungen
GB8523373D0 (en) * 1985-09-21 1985-10-23 Stc Plc Via profiling in integrated circuits
US4755479A (en) * 1986-02-17 1988-07-05 Fujitsu Limited Manufacturing method of insulated gate field effect transistor using reflowable sidewall spacers
JPS6381948A (ja) * 1986-09-26 1988-04-12 Toshiba Corp 多層配線半導体装置
EP0369336A3 (de) * 1988-11-14 1990-08-22 National Semiconductor Corporation Prozess zur Herstellung von Bipolar- und CMOS-Transistoren auf einem gemeinsamen Substrat
JPH0793354B2 (ja) * 1988-11-28 1995-10-09 株式会社東芝 半導体装置の製造方法
US5747389A (en) * 1991-04-30 1998-05-05 Intel Corporation Crack resistant passivation layer
US5424570A (en) * 1992-01-31 1995-06-13 Sgs-Thomson Microelectronics, Inc. Contact structure for improving photoresist adhesion on a dielectric layer
EP0562625B1 (de) * 1992-03-27 1997-06-04 Matsushita Electric Industrial Co., Ltd. Halbleitervorrichtung samt Herstellungsverfahren
US6239017B1 (en) 1998-09-18 2001-05-29 Industrial Technology Research Institute Dual damascene CMP process with BPSG reflowed contact hole

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3481781A (en) * 1967-03-17 1969-12-02 Rca Corp Silicate glass coating of semiconductor devices
US3833919A (en) * 1972-10-12 1974-09-03 Ncr Multilevel conductor structure and method
US3925572A (en) * 1972-10-12 1975-12-09 Ncr Co Multilevel conductor structure and method
JPS5922378B2 (ja) * 1975-08-13 1984-05-26 株式会社東芝 半導体装置の製造方法
US4091407A (en) * 1976-11-01 1978-05-23 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4097889A (en) * 1976-11-01 1978-06-27 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4273805A (en) * 1978-06-19 1981-06-16 Rca Corporation Passivating composite for a semiconductor device comprising a silicon nitride (Si1 3N4) layer and phosphosilicate glass (PSG) layer
GB2031225B (en) * 1978-09-15 1983-07-20 Westinghouse Electric Corp Glass-sealed thyristor junctions
CA1174285A (en) * 1980-04-28 1984-09-11 Michelangelo Delfino Laser induced flow of integrated circuit structure materials

Also Published As

Publication number Publication date
JPS57186343A (en) 1982-11-16
CA1189426A (en) 1985-06-25
SE8202597L (sv) 1982-10-29
US4349584A (en) 1982-09-14
GB2097582B (en) 1985-10-30
IT8220463A0 (it) 1982-03-29
GB2097582A (en) 1982-11-03
SE457179B (sv) 1988-12-05
DE3215101A1 (de) 1982-11-11
YU91382A (en) 1985-04-30
YU44340B (en) 1990-06-30
IT1218317B (it) 1990-04-12
IN155987B (de) 1985-04-20

Similar Documents

Publication Publication Date Title
DE3215101C2 (de) Verfahren zum Herstellen einer Öffnung mit abgeschrägten Kanten in einer Passivierschicht
DE3219441C2 (de)
DE2808257C3 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2618445C2 (de) Verfahren zum Herstellen eines bipolaren Transistors
DE2229457A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE2928923C2 (de)
DE3618000A1 (de) Verfahren zur herstellung von transistoren auf einem siliziumsubstrat
DE3490007T1 (de) Verfahren zur Herstellung von Solarzellen
EP0000743A1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
DE7233274U (de) Polykristalline siliciumelektrode fuer halbleiteranordnungen
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2920444A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE3109074C2 (de)
DE2448478A1 (de) Verfahren zum herstellen von pn-halbleiteruebergaengen
DE1589899A1 (de) Halbleiteranordnung mit isolierender Oberflaechenschicht auf einem Halbleitersubstrat und Verfahren zu ihrer Herstellung
DE2738961A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation
DE2839933A1 (de) Integrierte schaltung mit isolierendem substrat
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE2601652C3 (de) Verfahren zur epitaxialen Abscheidung einer Am. Bv Halbleiterschicht auf einem Germaniumsubstrat mit einer (100)-Orientierong

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/324

8125 Change of the main classification

Ipc: H01L 21/3105

D2 Grant after examination
8364 No opposition during term of opposition