DE3425531A1 - Verfahren zum verfliessenlassen von dotierten sio(pfeil abwaerts)2(pfeil abwaerts)-schichten bei der herstellung von integrierten mos-halbleiterschaltungen - Google Patents
Verfahren zum verfliessenlassen von dotierten sio(pfeil abwaerts)2(pfeil abwaerts)-schichten bei der herstellung von integrierten mos-halbleiterschaltungenInfo
- Publication number
- DE3425531A1 DE3425531A1 DE19843425531 DE3425531A DE3425531A1 DE 3425531 A1 DE3425531 A1 DE 3425531A1 DE 19843425531 DE19843425531 DE 19843425531 DE 3425531 A DE3425531 A DE 3425531A DE 3425531 A1 DE3425531 A1 DE 3425531A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor circuits
- mos semiconductor
- doped sio2
- layer
- integrated mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
Description
- Verfahren zum Verfließenlassen von dotierten Si02-Schich-
- ten bei der Herstellung von integrierten MOS-Halbleiterschaltunqen.
- Die Patentanmeldung betrifft ein Verfahren zum Verf ließenlassen von dotierten Si02-Schichten, wie sie vorzugsweise als Zwischenisolationsschichten bei der Herstellung integrierter MOS-Halbleiterschaltungen verwendet werden, in einer aus feuchtem Sauerstoff und/oder Stickstoff bestehenden Gasatmosphäre bei Temperaturen kleiner 1000°C.
- Mit zunehmender Strukturverkleinerung nimmt das Verhältnis von#Stufenhöhe zu Stufenbreite in MOS-Strukturen zu, weil die Schichtdicken nicht verringert (geshrinkt) werden können. Dadurch entsteht für die Metallisierung eine ungünstige Topographie. So können zum Beispiel steile Stufen zu Unregelmäßigkeiten und Abrissen der aus zum Beispiel Aluminium bestehenden Leiterbahnen führen. Das Zwischenoxid, welches die Gateebene gegen die Metallisierungsebene elektrisch isoliert, hat die wichtige Aufgabe, solche topographischen Unebenheiten auszugleichen. Aus diesem Grunde sollte das Zwischenoxid-Abscheideverfahren stufenkonform sein und die Oxidschicht bei der Abscheidung mit Phosphor und/oder Bor dotierbar sein, um ein Verfließen bei erhöhter Temperatur zu ermöglichen.
- Das Zwischenoxid kann zum Beispiel durch eine Abscheidung aus einer gasförmigen Siliziumverbindung bei niedrigem Druck und niedriger Temperatur (LPCVD LTO = low pressure chemical vapour deposition low temperature oxide) oder durch pyrolytische Zersetzung von Tetra- äthylorthosilikat unter Zufügung von Phosphin (PH3) hergestellt werden. Für den Gesamtprozeß von großer Bedeutung ist ein gutes Verfließergebnis bei niedriger Verfließtemperatur, wobei der Phosphorgehalt in der SiO2-Schicht möglichst niedrig sein soll, um Aluminium-Korrosion zu vermeiden. Eine weitere Forderung ist, daß beim Verfließprozeß die unter dem Oxid befindlichen Schichten möglichst nicht oxidiert werden.
- Aus der DE-OS 30 07 500 oder DE-OS 31 33 516 Al ist ein Verfahren bekannt, bei dem der Fließprozeß (reflow process) von Phosphorsilikatglasschichten mit Phosphorkonzentrationen von 10 Gew.-% in einer gesättigten Wasserdampfatmosphäre bei zum Beispiel 9000C durchgeführt wird. In dieser Atmosphäre fließen Phosphorsilikatglasschichten leicht und gleichzeitig wird Phosphor an der Oberfläche abgereichert. Um ein unerwünschtes Oxidieren freiliegender einkristalliner Silizium-Bereiche (Kontaktlochbereiche) zu vermeiden, wird bei dem bekannten Verfahren als Wasserdampfsperre eine Siliziumnitridschicht unter der Phosphorglasschicht verwendet. Ohne die Siliziumnitridzwischenschicht wird auf dem Substrat eine thermische Oxidschicht gebildet, welche eine Erhöhung des Schichtwiderstandes der n+-Gebiete bzw. der polykristallinen Silizium-Leiterbahnen zur Folge hat.
- Aus dem Journal Vac. Sci. Technol. 17 (1), Jan./Febr.
- 1980, Seiten 529 bis 532 ist bekannt, den Verfließprozeß in Phosphoroxichlorid (POCl3)-Atmosphäre bei 10000C durchzuführen. Dieser Prozeß hat den Nachteil, daß die auf der Zwischenoxidschicht abgeschiedene Phosphorsilikatglasschicht vor dem nächsten Verfahrensschritt abgeätzt werden muß.
- Ein weiterer Verfließprozeß für Phosphorsilikatglas in feuchter Atmosphäre bei Temperaturen kleiner 10000C ist aus der europäischen Patentanmeldung 0 060 785 zu ent- nehmen. Bei diesem Verfahren erfolgt das Verfließen bei hohem Druck.
- Die Aufgabe, die der Erfindung zugrundeliegt, besteht nun darin, eine Zwischenisolationsschicht aus dotiertem Si02 herzustellen, die einerseits eine gute Verfließbarkeit aufweist, andererseits aber keine thermische Oxidation auf ihrer Unterlage bzw. einen Belag aus Phosphorsilikatglas auf ihrer Oberfläche hervorruft. Außerdem soll das Verfahren in einer normalen LTO-Anlage durchführbar sein.
- Diese Aufgabe wird durch ein Verfahren der eingangs genannten Art dadurch gelöst, daß die Gasatmosphäre einen Feuchtigkeitsgehalt im Bereich von 10 bis 30 Vol.% Wasser enthält. Es liegt im Rahmen der Erfindung, den Feuchtigkeitsanteil in einem Bereich von 10 bis 16 Vol.% Wasser und die Temperatur beim Verfließenlassen auf 900 bis 9500C einzustellen.
- Trotz des niedrigen Feuchteanteiles in der Gasatmosphäre wird ein gutes Verfließergebnis erzielt; eine Reoxidation der Substratoberfläche wird vermieden.
- Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
- Das Verfahren ist anwendbar für jede Art von dotierten SiO2-Schichten aus zum Beispiel Phosphorsilikatglas (PSG), Phosphor-Germano-Silikatglas und Bor-Phosphor-Silkatglas (BPSG). Letzteres wird ausführlicher beschrieben in einem Aufsatz von Kern und Schnable im RCA-Review, Vol. 43, Sept. 1982, Seiten 423 bis 457.
- Nachfolgend wird anhand eines Ausführungsbeispiels und der Figuren 1 und 2, die im Schnittbild die erfindungswesentlichen Verfahrensschritte darstellen, die Erfindung kurz erläutert.
- Figur 1: Auf einem mit einer Polysiliziumstruktur 1 versehenen, eine Oxidschicht 2 im Bereich der Polysiliziumstruktur 1 aufweisenden Halbleitersubstrat 3 wird ganzflächig eine ca. 800 nm dicke, mit 7 bis 8 % Phosphor dotierte SiO2-Schicht 4 durch Abscheiden aus der Gasphase nach vorheriger thermischer Zersetzung von Tetraäthylenorthosilikat ((C2H5)4Si) in Gegenwart von Phosphorwasserstoff bei ca. 6500C abgeschieden.
- Figur 2: Der Verfließprozeß, der bei 950 0C in Sauerstoffatmosphäre mit einem Feuchtigkeitsanteil von 10 bis 16 Vol.% Wasser während einer Zeitdauer von 60 Minuten durchgeführt wird, erfolgt bei Atmosphärendruck in einer konventionellen Oxidationsapparatur, die mit einer H2/02-Verbrennungseinrichtung zur Einstellung eines definierten Feuchtigkeitsanteils im Tempergas ausgerüstet ist. Es gelten die gleichen Bezugszeichen wie in Figur 1.
- 7 Patentansprüche 2 Figuren
Claims (7)
- Patentansprüche Verfahren zum Verfließenlassen von dotierten SiO2-Schichten, wie sie vorzugsweise als Zwischenisolationsschichten bei der Herstellung integrierter MOS-Halbleiterschaltungen verwendet werden, in einer aus feuchtem Sauerstoff und/oder Stickstoff bestehenden Gasatmosphäre bei Temperaturen kleiner 1000°C, d a d u r c h g e -k e n n z e i c h n e t , daß die Gasatmosphäre einen Feuchtigkeitsanteil von 10 bis 30 Vol.% Wasser enthält.
- 2. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß der Feuchtigkeitsanteil in einem Bereich von 10 bis 16 Vol.% Wasser eingestellt wird.
- 3. Verfahren nach Anspruch 1 und/oder 2, d a d u r c h g e k e n n z e i c h n e t , daß die Temperatur beim Verfließenlassen auf 900 bis 950 °C eingestellt wird.
- 4. Verfahren nach mindestens einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß die Zeitdauer auf 60 Minuten eingestellt wird.
- 5. Verfahren nach mindestens einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß als dotierte Si02-Schicht (4) eine Phosphorsilikatglasschicht (PSG), Bor-Phosphor-Silikatglasschicht (BPSG) oder eine Phosphor-Germano-Si02-Schicht verwendet wird.
- 6. Verfahren nach Anspruch 5, d a d u r c h g e -k e n n z e i c h n e t , daß der Phosphorgehalt im Bereich von 6 bis 8 % liegt.
- 7. Verfahren nach mindestens einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t , daß der Verfließprozeß in einer H2/O2-Verbrennungseinrichtung bei Atmosphärendruck durchgeführt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19843425531 DE3425531A1 (de) | 1984-07-11 | 1984-07-11 | Verfahren zum verfliessenlassen von dotierten sio(pfeil abwaerts)2(pfeil abwaerts)-schichten bei der herstellung von integrierten mos-halbleiterschaltungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19843425531 DE3425531A1 (de) | 1984-07-11 | 1984-07-11 | Verfahren zum verfliessenlassen von dotierten sio(pfeil abwaerts)2(pfeil abwaerts)-schichten bei der herstellung von integrierten mos-halbleiterschaltungen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3425531A1 true DE3425531A1 (de) | 1986-01-16 |
Family
ID=6240370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19843425531 Withdrawn DE3425531A1 (de) | 1984-07-11 | 1984-07-11 | Verfahren zum verfliessenlassen von dotierten sio(pfeil abwaerts)2(pfeil abwaerts)-schichten bei der herstellung von integrierten mos-halbleiterschaltungen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3425531A1 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0233823A2 (de) * | 1986-02-17 | 1987-08-26 | Fujitsu Limited | Verfahren zum Herstellen eines MIS-Feldeffekttransistors |
DE3833931A1 (de) * | 1988-10-05 | 1990-04-12 | Texas Instruments Deutschland | Verfahren zum herstellen einer dotierten isolierschicht |
US5314848A (en) * | 1990-09-25 | 1994-05-24 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing a semiconductor device using a heat treatment according to a temperature profile that prevents grain or particle precipitation during reflow |
US5409858A (en) * | 1993-08-06 | 1995-04-25 | Micron Semiconductor, Inc. | Method for optimizing thermal budgets in fabricating semiconductors |
US5474955A (en) * | 1993-08-06 | 1995-12-12 | Micron Technology, Inc. | Method for optimizing thermal budgets in fabricating semconductors |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3887733A (en) * | 1974-04-24 | 1975-06-03 | Motorola Inc | Doped oxide reflow process |
DE2700094A1 (de) * | 1976-01-12 | 1977-07-21 | Rca Corp | Verfahren zum herstellen von hybridoxiden |
US4349584A (en) * | 1981-04-28 | 1982-09-14 | Rca Corporation | Process for tapering openings in ternary glass coatings |
DE3133516A1 (de) * | 1981-08-25 | 1983-03-17 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum verrunden des zwischenoxids zwischen polysiliziumebene und metall-leiterbahnebene beim herstellen von integrierten n-kanal-mos-feldeffekttransistoren |
-
1984
- 1984-07-11 DE DE19843425531 patent/DE3425531A1/de not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3887733A (en) * | 1974-04-24 | 1975-06-03 | Motorola Inc | Doped oxide reflow process |
DE2700094A1 (de) * | 1976-01-12 | 1977-07-21 | Rca Corp | Verfahren zum herstellen von hybridoxiden |
US4349584A (en) * | 1981-04-28 | 1982-09-14 | Rca Corporation | Process for tapering openings in ternary glass coatings |
DE3133516A1 (de) * | 1981-08-25 | 1983-03-17 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum verrunden des zwischenoxids zwischen polysiliziumebene und metall-leiterbahnebene beim herstellen von integrierten n-kanal-mos-feldeffekttransistoren |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0233823A2 (de) * | 1986-02-17 | 1987-08-26 | Fujitsu Limited | Verfahren zum Herstellen eines MIS-Feldeffekttransistors |
EP0233823A3 (de) * | 1986-02-17 | 1988-08-03 | Fujitsu Limited | Verfahren zum Herstellen eines MIS-Feldeffekttransistors |
DE3833931A1 (de) * | 1988-10-05 | 1990-04-12 | Texas Instruments Deutschland | Verfahren zum herstellen einer dotierten isolierschicht |
US5314848A (en) * | 1990-09-25 | 1994-05-24 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing a semiconductor device using a heat treatment according to a temperature profile that prevents grain or particle precipitation during reflow |
US5409858A (en) * | 1993-08-06 | 1995-04-25 | Micron Semiconductor, Inc. | Method for optimizing thermal budgets in fabricating semiconductors |
US5474955A (en) * | 1993-08-06 | 1995-12-12 | Micron Technology, Inc. | Method for optimizing thermal budgets in fabricating semconductors |
US5646075A (en) * | 1993-08-06 | 1997-07-08 | Micron Technology, Inc. | Method for optimizing thermal budgets in fabricating semiconductors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3231987C2 (de) | Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement | |
DE3841588C2 (de) | ||
DE69535502T2 (de) | Dielektrische Zwischenschicht für eine Halbleitervorrichtung | |
DE3327301C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
DE2753613C3 (de) | Isolierschicht-Feldeffekttransistor | |
DE2832740C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung | |
DE3132905C2 (de) | ||
DE4214391C2 (de) | Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung | |
DE3021206A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE4010618C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
EP0010624A1 (de) | Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen | |
DE4234666A1 (de) | Verbindungsstruktur | |
DE2641752A1 (de) | Verfahren zur herstellung eines feldeffekttransistors | |
DE2628407A1 (de) | Verfahren zum herstellen von vergrabenen dielektrischen isolierungen | |
DE19642740A1 (de) | Halbleiterbauelement mit einer Aluminium-Zwischenschaltung und Verfahren zu dessen Herstellung | |
DE19629886A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE4100525A1 (de) | Halbleitereinrichtung und herstellungsverfahren dafuer | |
DE2454595C2 (de) | Verfahren zur dielektrischen Isolation von Bauelementen einer integrierten Schaltungsanordnung | |
DE3334153A1 (de) | Verfahren zur herstellung einer halbleitereinrichtung | |
EP0199078A1 (de) | Integrierte Halbleiterschaltung mit einer aus Aluminium oder einer Aluminiumlegierung bestehenden Kontaktleiterbahnebene und einer als Diffusionsbarriere wirkenden Tantalsilizidzwischenschicht | |
DE3131746A1 (de) | "verfahren zur herstellung einer halbleitereinheit" | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE3414781A1 (de) | Vielschicht-verbindungsstruktur einer halbleitereinrichtung | |
DE2225374B2 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors | |
DE3425531A1 (de) | Verfahren zum verfliessenlassen von dotierten sio(pfeil abwaerts)2(pfeil abwaerts)-schichten bei der herstellung von integrierten mos-halbleiterschaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8130 | Withdrawal |