DE3132905C2 - - Google Patents
Info
- Publication number
- DE3132905C2 DE3132905C2 DE3132905A DE3132905A DE3132905C2 DE 3132905 C2 DE3132905 C2 DE 3132905C2 DE 3132905 A DE3132905 A DE 3132905A DE 3132905 A DE3132905 A DE 3132905A DE 3132905 C2 DE3132905 C2 DE 3132905C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- metal
- polysilicon layer
- dopant
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 38
- 229920005591 polysilicon Polymers 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 11
- 229910052750 molybdenum Inorganic materials 0.000 claims description 11
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 10
- 239000011733 molybdenum Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 7
- 230000005669 field effect Effects 0.000 description 6
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 6
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zur Her
stellung einer Halbleiteranordnung entsprechend dem Ober
begriff des Patentanspruchs 1.
Ein solches Verfahren dient insbesondere zur Herstellung
einer Feldeffektanordnung mit isolierter Gate-Elektrode.
Eine Feldeffektanordnung mit isolierter Gateelektrode, die
aus einer Doppelschichtstruktur einer dotierten Polysili
ciumschicht und einer Metallsilicidschicht besteht, ist
z.B. aus der US-PS 40 80 719 bekannt.
Eine derartige Doppelschichtstruktur bietet viele Vortei
le. Ihr kann z.B. ein viel niedrigerer spezifischer Wider
stand als einzelnen dotierten Polysiliciumschichten gege
ben werden. Außerdem sind weniger Verunreinigungen an der
Grenzfläche zwischen der dotierten Polysiliciumschicht und
der Isolierschicht als an der Grenzfläche zwischen der un
dotierten Polysiliciumschicht und der Isolierschicht vor
handen.
Bei der Doppelschichtstruktur mit einer dotierten Poly
siliciumschicht kann die Schwellwertspannung von Feld
effektanordnungen besser gesteuert werden als bei einer
Doppelschichtstruktur mit einer undotierten Polysilicium
schicht möglich ist.
Eine Gate-Elektrode mit einer Doppelschichtstruktur mit
einer dotierten Polysiliciumschicht wird auf bekannte
Weise wie folgt hergestellt: Eine Oberfläche eines Halb
leiterkörpers wird mit einer elektrisch isolierenden
Schicht, einer dotierten Polysiliciumschicht und einer
Metallschicht versehen, die zusammen mit der dotierten
Polysiliciumschicht einer Wärmebehandlung unterworfen
wird, wobei die Polysiliciumschicht über einen Teil ihrer
Dicke durch Reaktion mit dem Metall der Metallschicht in
eine Metallsilicidschicht umgewandelt wird. Eine Metall
silicidschicht kann durch Reaktion z.B. einer aufge
sputterten oder aufgedampften Metallschicht, z.B. aus
Molybdän, mit einer Polysiliciumschicht bei 600 bis 900°C
hergestellt werden.
Die Metallsilicidschicht, die Polysiliciumschicht und die
elektrisch isolierende Schicht werden zur Bildung einer
Gate-Elektrode einer Feldeffektanordnung mit isolierter
Gate-Elektrode maskiert und in Muster gebracht.
In der Praxis reagiert aber während der genannten Wärme
behandlung eine mit Phosphor dotierte Polysiliciumschicht
in ungenügendem Maße mit einer Molybdänschicht, so daß die
genannte mit Phosphor dotierte Polysiliciumschicht über
den Teil ihrer Dicke, der in Molybdänsilicid umgewandelt
werden muß, nur unvollständig umgewandelt wird.
Diese ungenügende Reaktion läßt sich aus den Erfahrungen
schließen, daß sogar nachdem eine Molybdänschicht und eine
mit Phosphor dotierte Polysiliciumschicht der eigentlichen
Wärmebehandlung unterworfen worden waren, die genannte
Molybdänschicht noch ihre Metallfarbe beibehält, nicht die
bläuliche Farbe von Molybdänsilicid aufweist und leicht in
Salpetersäure (HNO3) löslich ist.
Vermutlich wird eine Art von Zwischenschicht auf der Ober
fläche der genannten mit Phosphor dotierten Polysilicium
schicht erzeugt, die nicht mit Hilfe von Fluorwasserstoff
(HF) entfernt werden kann.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren
der eingangs genannten Art so auszugestalten, daß die
Polysiliciumschicht über den Teil ihrer Dicke, der in
Metallsilicid umgewandelt werden muß, auch vollständig um
gewandelt wird.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeich
nenden Teil des Patentanspruchs 1 genannten Merkmale ge
löst.
Der Erfindung liegt dabei die Erkenntnis zugrunde, daß ei
ne ausreichende Metallsilicidbildung und eine konstante
Schwellwertspannung bei Reaktion der Metallschicht mit ei
ner undotierten Polysiliciumschicht und durch Einführung
eines Dotierungsstoffes in eine undotierte Polysilicium
schicht über eine Metallsilicidschicht erhalten werden
können.
Das Dotierungsmittel kann mit üblichen Dotierungstechni
ken, wie Diffusion, leicht durch die Metallsilicidschicht
hindurchgeführt werden.
Der Dotierungsstoff wird daher vorzugsweise aus der aus P,
B und As bestehenden Gruppe gewählt. Weitere Ausgestaltun
gen der Erfindung ergeben sich aus den Unteransprüchen.
Eine Ausführungsform der Erfindung ist in der Zeichnung
dargestellt und wird im folgenden näher beschrieben.
Es zeigen:
Fig. 1 bis 3 schematisch Schnitte durch einen Teil
einer Halbleiteranordnung in aufeinander
folgenden Stufen der Herstellung unter
Verwendung des Verfahrens nach der
Erfindung.
Entsprechende Teile sind im allgemeinen mit denselben Be
zugsziffern bezeichnet.
Ein Verfahren zur Herstellung eines Feldeffekttransistors
mit isolierter Gate-Elektrode wird anhand der Fig. 1
bis 3 beschrieben. Es wird von einem
Halbleiterkörper 1, im vorliegenden Beispiel einer Silicium
scheibe 1 vom p-Leitungstyp, ausgegangen.
Eine Oberfläche 8 der Siliciumscheibe 1 wird mit
einer elektrisch isolierenden Schicht 2 unter Verwendung
eines üblichen Verfahrens versehen; z.B. wird eine etwa
50 nm dicke Siliciumoxidschicht 2 durch thermische Oxidation
erzeugt.
Eine Polysiliciumschicht 3 wird auf der genannten
Isolierschicht 2 mit einer Dicke von etwa 350 nm durch
Zersetzung einer gasförmigen Siliciumverbindung niederge
schlagen, wobei diese Polysiliciumschicht durch Einführung
eines Dotierungsstoffes elektrisch leitend gemacht wird.
Eine Metallschicht 4, die im vorliegenden Beispiel
aus Molybdän besteht, wird dann über die ganze Oberfläche
der Polysiliciumschicht in einer Dicke von etwa 75 nm
erzeugt.
Die Metallschicht 4 wird anschließend zusammen
mit der Polysiliciumschicht 3 einer Wärmebehandlung unter
worfen (Fig. 2). Zum Beispiel in dem Falle, in dem das Metall aus
dem 75 nm dicken Molybdän besteht, wird die Wärmebehandlung
bei einer Temperatur zwischen 600 und 900°C während 60
Minuten in einer inerten oder reduzierenden Atmosphäre
durchgeführt, wobei die Polysiliciumschicht 3 über einen
Teil ihrer Dicke in eine Molybdänsilicidschicht 5 durch
Reaktion mit dem Molybdän der Molybdänschicht umgewandelt
wird.
Während der Wärmebehandlung wird im vorliegenden
Beispiel die genannte Molybdänmetallschicht 4 auf der
Oberseite der Polysiliciumschicht 3 völlig in die Molyb
dänsilicidschicht 5 mit einer Dicke von 300 nm umgewandelt,
während eine sehr dünne undotierte Polysiliciumschicht 6,
im vorliegenden Beispiel mit einer Dicke von etwa 40 bis
50 nm der genannten undotierten Polysiliciumschicht 3
noch unter der genannten Molybdänsilicidschicht 5 zurück
bleibt.
Nach der Erfindung wird nach Umwandlung der Poly
siliciumschicht 3 über einen Teil ihrer Dicke in die
Metallsilicidschicht 5 der Dotierungsstoff über die
Metallsilicidschicht 5 in den verbleibenden Teil 6 der
Polysiliciumschicht 3 eingeführt. Der Dotierungsstoff,
z.B. Phosphor, wird in die genannte verbleibende dünne un
dotierte Polysiliciumschicht 6 über die Molybdänsilicid
schicht 5 zum Erzeugen einer dotierten Polysiliciumschicht
6 aus einem Phosphin (PH3) oder Phosphoroxychlorid (POCl3)
enthaltenden Gasstrom durch eine Wärmebehandlung bei
einer Temperatur zwischen 900 und 1000°C während etwa 10
Minuten oder durch Ionenimplantation auf übliche Weise
eingeführt.
Die isolierte Gate-Elektrode 7 wird nun dadurch
erhalten, daß die Schichten 2, 6 und 5 mit Hilfe
üblicher photolithographischer Ätzverfahren in Muster
gebracht werden (Fig. 3).
Während dieser Verfahrensschritte können die
zwei obengenannten Wärmebehandlungen zum Erzeugen einer
Metallsilicidschicht und zur Einführung eines Dotierungs
stoffes durch eine einzige Wärmebehandlung bei einer
Temperatur zwischen 900 und 1000°C ersetzt werden.
Die Tatsache, dass die Metallsilicidschicht 5
aus Molybdänsilicid (MoSi2) besteht, wird durch Röntgen
analyse und Messung des spezifischen Widerstandes
bestätigt. Die Metallsilicidschicht weist eine bläuliche
Farbe auf.
Der Halbleiterkörper wird weiter den üblichen
Behandlungen zur Vervollständigung der Feldeffektan
ordnung unterworfen.
Die Erfindung ist nicht auf das beschriebene
Beispiel beschränkt, sondern kann auch bei anderen
Verfahren zur Herstellung von MOS-Transistoren mit Poly
silicium-Gates, z.B. bei der Herstellung von C-MOS-
Transistoren, angewandt werden. Insbesondere sind nach
der Erfindung ringförmige MOS-Transistoren mit günstigen
Eigenschaften erhalten.
Bei dem oben beschriebenen Verfahren kann ein
anderes Metall aus der aus Ti, Ta, W und Mo bestehenden
Gruppe gewählt werden, während ein anderer Dotierungs
stoff aus der aus P, B und As bestehenden Gruppe gewählt
werden kann.
Das Verfahren nach der vorliegenden Erfindung
weist den Vorteil auf, dass die Doppelschichtstruktur
einer dünnen dotierten Polysiliciumschicht und einer
Metallsilicidschicht für eine Gate-Elektrode eines MOS-
Transistors leicht und auf reproduzierbare Weise angebracht
werden kann, wobei ein für den verwendeten Dotierungsstoff
kennzeichnender Wert der Schwellwertspannung erhalten wird.
Claims (6)
1. Verfahren zur Herstellung einer Halbleiteranordnung mit
einer Doppelschichtstruktur einer dotierten
Polysiliciumschicht und einer Metallsilicidschicht, bei
dem eine Oberfläche eines Halbleiterkörpers (1) mit einer
elektrisch isolierenden Schicht (2), einer
Polysiliciumschicht (3), und einer Metallschicht (4)
versehen ist, welche Metallschicht zusammen mit der
Polysiliciumschicht einer Wärmebehandlung unterworfen
wird, wobei die Polysiliciumschicht über einen Teil ihrer
Dicke durch Reaktion mit dem Metall der Metallschicht in
eine Metallsiliciumschicht (5) umgewandelt wird,
dadurch gekennzeichnet,
daß nach der Umwandlung der Polysiliciumschicht (3) der
Dotierungsstoff über die Metallsilicidschicht (5) in den
verbleibenden Teil (6) der Polysiliciumschicht (3)
eingeführt wird.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß der Dotierungsstoff aus der aus P, B und As
bestehenden Gruppe gewählt ist.
3. Verfahren nach Anspruch 2,
dadurch gekennzeichnet,
daß der Dotierungsstoff aus Phosphor besteht und aus einem
PH3 oder POCL3 enthaltenden Gasstrom bei einer Temperatur
zwischen 900 und 1000°C eingeführt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß das Metall aus der aue Ti, Ta, W und Mo bestehenden
Gruppe gewählt ist.
5. Verfahren nach Anspruch 4,
dadurch gekennzeichnet,
daß das Metall Molybdän ist und die Wärmebehandlung bei
einer Temperatur zwischen 600 und 900°C durchgeführt
wird.
6. Verfahren nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß die Wärmebehandlung zum Erzeugen der Metallsilicid
schicht (5) und zur Einführung des Dotierungsstoffes durch
eine einzige Wärmebehandlung bei einer Temperatur zwischen
900 und 1000°C ersetzt werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NLAANVRAGE8004835,A NL186352C (nl) | 1980-08-27 | 1980-08-27 | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3132905A1 DE3132905A1 (de) | 1982-04-22 |
DE3132905C2 true DE3132905C2 (de) | 1990-03-22 |
Family
ID=19835784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813132905 Granted DE3132905A1 (de) | 1980-08-27 | 1981-08-20 | "verfahren zur herstellung einer halbleiteranordnung" |
Country Status (7)
Country | Link |
---|---|
US (1) | US4373251A (de) |
JP (1) | JPS5772383A (de) |
CA (1) | CA1176142A (de) |
DE (1) | DE3132905A1 (de) |
FR (1) | FR2489591A1 (de) |
GB (1) | GB2083284B (de) |
NL (1) | NL186352C (de) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5536967A (en) * | 1980-12-30 | 1996-07-16 | Fujitsu Limited | Semiconductor device including Schottky gate of silicide and method for the manufacture of the same |
US5200349A (en) * | 1980-12-30 | 1993-04-06 | Fujitsu Limited | Semiconductor device including schotky gate of silicide and method for the manufacture of the same |
US4399605A (en) * | 1982-02-26 | 1983-08-23 | International Business Machines Corporation | Method of making dense complementary transistors |
US4400867A (en) * | 1982-04-26 | 1983-08-30 | Bell Telephone Laboratories, Incorporated | High conductivity metallization for semiconductor integrated circuits |
DE3304642A1 (de) * | 1983-02-10 | 1984-08-16 | Siemens AG, 1000 Berlin und 8000 München | Integrierte halbleiterschaltung mit bipolartransistor-strukturen und verfahren zu ihrer herstellung |
US4450620A (en) * | 1983-02-18 | 1984-05-29 | Bell Telephone Laboratories, Incorporated | Fabrication of MOS integrated circuit devices |
GB2139418A (en) * | 1983-05-05 | 1984-11-07 | Standard Telephones Cables Ltd | Semiconductor devices and conductors therefor |
JPH0612819B2 (ja) * | 1983-06-16 | 1994-02-16 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JPH0638496B2 (ja) * | 1983-06-27 | 1994-05-18 | 日本電気株式会社 | 半導体装置 |
JPS60134466A (ja) * | 1983-12-23 | 1985-07-17 | Hitachi Ltd | 半導体装置およびその製造方法 |
GB2156579B (en) * | 1984-03-15 | 1987-05-07 | Standard Telephones Cables Ltd | Field effect transistors |
US4597163A (en) * | 1984-12-21 | 1986-07-01 | Zilog, Inc. | Method of improving film adhesion between metallic silicide and polysilicon in thin film integrated circuit structures |
US5280188A (en) * | 1985-03-07 | 1994-01-18 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor integrated circuit device having at least one bipolar transistor and a plurality of MOS transistors |
JPS61222174A (ja) * | 1985-03-27 | 1986-10-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH061775B2 (ja) * | 1985-07-17 | 1994-01-05 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH0665213B2 (ja) * | 1985-10-31 | 1994-08-22 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置及びその製造方法 |
US4782033A (en) * | 1985-11-27 | 1988-11-01 | Siemens Aktiengesellschaft | Process for producing CMOS having doped polysilicon gate by outdiffusion of boron from implanted silicide gate |
US4877749A (en) * | 1986-02-28 | 1989-10-31 | Polyfet Re Devices, Inc. | Method of forming a low loss FET |
JPS6337635A (ja) * | 1986-07-31 | 1988-02-18 | Fujitsu Ltd | 半導体装置の製造方法 |
US5017509A (en) * | 1988-07-19 | 1991-05-21 | Regents Of The University Of California | Stand-off transmission lines and method for making same |
US4992391A (en) * | 1989-11-29 | 1991-02-12 | Advanced Micro Devices, Inc. | Process for fabricating a control gate for a floating gate FET |
TW230266B (de) * | 1993-01-26 | 1994-09-11 | American Telephone & Telegraph | |
US6004869A (en) * | 1997-04-25 | 1999-12-21 | Micron Technology, Inc. | Method for making a low resistivity electrode having a near noble metal |
JP4851875B2 (ja) * | 2006-07-14 | 2012-01-11 | 川崎重工業株式会社 | 自動二輪車のリヤステップ取付構造及び該リヤステップ取付構造を備えた自動二輪車 |
JP6997692B2 (ja) | 2018-09-28 | 2022-01-18 | 本田技研工業株式会社 | 鞍乗り型車両 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3617824A (en) * | 1965-07-12 | 1971-11-02 | Nippon Electric Co | Mos device with a metal-silicide gate |
US3590471A (en) * | 1969-02-04 | 1971-07-06 | Bell Telephone Labor Inc | Fabrication of insulated gate field-effect transistors involving ion implantation |
US3967981A (en) * | 1971-01-14 | 1976-07-06 | Shumpei Yamazaki | Method for manufacturing a semiconductor field effort transistor |
JPS4960875A (de) * | 1972-10-17 | 1974-06-13 | ||
GB1399163A (en) * | 1972-11-08 | 1975-06-25 | Ferranti Ltd | Methods of manufacturing semiconductor devices |
NL7510903A (nl) * | 1975-09-17 | 1977-03-21 | Philips Nv | Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze. |
JPS52119186A (en) * | 1976-03-31 | 1977-10-06 | Nec Corp | Manufacture of semiconductor |
JPS6057227B2 (ja) * | 1976-11-11 | 1985-12-13 | 日本電気株式会社 | 半導体装置の製造方法 |
JPS53114672A (en) * | 1977-03-17 | 1978-10-06 | Toshiba Corp | Manufacture for semiconductor device |
US4180596A (en) * | 1977-06-30 | 1979-12-25 | International Business Machines Corporation | Method for providing a metal silicide layer on a substrate |
JPS5488783A (en) * | 1977-12-26 | 1979-07-14 | Cho Lsi Gijutsu Kenkyu Kumiai | Semiconductor |
US4304042A (en) * | 1978-11-13 | 1981-12-08 | Xerox Corporation | Self-aligned MESFETs having reduced series resistance |
US4319395A (en) * | 1979-06-28 | 1982-03-16 | Motorola, Inc. | Method of making self-aligned device |
US4276688A (en) * | 1980-01-21 | 1981-07-07 | Rca Corporation | Method for forming buried contact complementary MOS devices |
US4285761A (en) * | 1980-06-30 | 1981-08-25 | International Business Machines Corporation | Process for selectively forming refractory metal silicide layers on semiconductor devices |
-
1980
- 1980-08-27 NL NLAANVRAGE8004835,A patent/NL186352C/xx not_active IP Right Cessation
-
1981
- 1981-08-19 US US06/294,268 patent/US4373251A/en not_active Expired - Fee Related
- 1981-08-20 CA CA000384311A patent/CA1176142A/en not_active Expired
- 1981-08-20 DE DE19813132905 patent/DE3132905A1/de active Granted
- 1981-08-24 FR FR8116152A patent/FR2489591A1/fr active Granted
- 1981-08-24 GB GB8125773A patent/GB2083284B/en not_active Expired
- 1981-08-24 JP JP56131666A patent/JPS5772383A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
GB2083284B (en) | 1984-07-25 |
NL8004835A (nl) | 1982-04-01 |
FR2489591A1 (fr) | 1982-03-05 |
GB2083284A (en) | 1982-03-17 |
CA1176142A (en) | 1984-10-16 |
NL186352C (nl) | 1990-11-01 |
FR2489591B1 (de) | 1985-03-08 |
US4373251A (en) | 1983-02-15 |
DE3132905A1 (de) | 1982-04-22 |
JPS5772383A (en) | 1982-05-06 |
NL186352B (nl) | 1990-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3132905C2 (de) | ||
DE3311635C2 (de) | ||
DE68910841T2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung, wobei auf selbstregistrierende Art und Weise Metallsilicid angebracht wird. | |
DE2809233C2 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE1589810B2 (de) | Passiviertes halbleiterbauelement und verfahren zu seiner herstellung | |
DE2916364C2 (de) | ||
DE2923737A1 (de) | Passivierung eines integrierten schaltkreises | |
DE60131926T2 (de) | Verfahren zur Herstellung von selbjustierenden L-förmigen Seitenwand-Abstandsstücken | |
DE2151107A1 (de) | Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode | |
DE1764401B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung | |
DE2539073B2 (de) | Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung | |
DE19642746A1 (de) | Halbleitereinrichtung und ihr Herstellungsverfahren | |
DE3334153A1 (de) | Verfahren zur herstellung einer halbleitereinrichtung | |
DE2911484C2 (de) | Metall-Isolator-Halbleiterbauelement | |
DE19521006C2 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE2225374B2 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors | |
DE3852911T2 (de) | In einer einzelnen Wanne enthaltender Transistor sowie Verfahren zu dessen Herstellung. | |
DE3000121A1 (de) | Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen | |
DE2942236A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE60036520T2 (de) | Herstellungsverfahren für ein einen feldeffekttransistor beinhaltendes halbleiterbauteil | |
DE2111633A1 (de) | Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors | |
DE69025784T2 (de) | Nichtflüchtige Speicher-Halbleiteranordnung | |
DE2752335B2 (de) | Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal | |
DE2316208B2 (de) | Verfahren zur herstellung einer integrierten mos-schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |