NL8004835A - Werkwijze ter vervaardiging van een halfgeleiderinrichting. - Google Patents
Werkwijze ter vervaardiging van een halfgeleiderinrichting. Download PDFInfo
- Publication number
- NL8004835A NL8004835A NL8004835A NL8004835A NL8004835A NL 8004835 A NL8004835 A NL 8004835A NL 8004835 A NL8004835 A NL 8004835A NL 8004835 A NL8004835 A NL 8004835A NL 8004835 A NL8004835 A NL 8004835A
- Authority
- NL
- Netherlands
- Prior art keywords
- layer
- metal
- polysilicon layer
- dopant
- molybdenum
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 43
- 229920005591 polysilicon Polymers 0.000 claims description 43
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- 239000002019 doping agent Substances 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- 229910052750 molybdenum Inorganic materials 0.000 claims description 12
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 11
- 239000011733 molybdenum Substances 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 7
- 230000005669 field effect Effects 0.000 description 6
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 6
- 238000007669 thermal treatment Methods 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
ί.
ί ΡΗΝ 9829 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven.
"Werkwijze ter vervaardiging van een halfgeleiderinrichting"
De uitvinding heeft betrekking op een werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij een oppervlak van een halfgeleiderlichaam wordt voorzien van een elektrisch isolerende laag, een polysiliciumlaag pp de isolerende laag, welke polysiliciumlaag elek-5 trisch geleidend wordt gemaakt door introductie van een doteringsstof, en een metaallaag die samen met de polysiliciumlaag wordt onderworpen aan een warmtebehandeling, waarbij de polysiliciumlaag over een deel van zijn dikte wordt omgezet in een metaalsilicide laag door reactie met het metaal van de metaallaag.
10 De uitvinding heeft in het bijzonder betrekking cp een verbe terde werkwijze ter vervaardiging van een veldeffectinrichting met geïsoleerde poorteléktrode.
Een veldeffectinrichting met geïsoleerde poorteléktrode bestaande uit een dubbellaagstruktuur van een gedoteerde polysiliciumlaag en een 15 metaalsilicidelaag is bijvoorbeeld békend uit het Amerikaanse octrooi-schrift 4.08°.719.
Een dergelijke dubbellaagstruktuur heeft vele voordelen. Deze kan bijvoorbeeld een veel lagere soortelijke weerstand worden gegeven dan gedoteerde polysiliciumlagen alleen. Bove^Len zijn 'minder veront-20 reinigingen aanwezig aan het grensvlak tussen de gedoteerde polysiliciumlaag en de isolerende laag dan aan het grensvlak tussen de ongedoteerde polysiliciumlaag en de isolerende laag,
Bij de dubbellaagstruktuur met een gedoteerde polysiliciumlaag kan de drenpelspanning van veldeffectinrichtingen beter gestuurd worden 25 dan mogelijk is bij een dubbellaagstruktuur met een ongedoteerde polysiliciumlaag.
Een poorteléktrode met een dubbellaagstruktuur met een gedoteerde polysiliciumlaag wordt op bekende wijze als volgt vervaardigd.
Een oppervlak van een halfgeleiderlichaam wordt voorzien van een elek-30 trisch isolerende laag, een gedoteerde polysiliciumlaag, en een metaallaag die tesamen met de gedoteerde polysiliciumlaag wordt onderworpen aan een thermische behandeling, waarbij de polysiliciumlaag over een deel van zijn dikte wordt omgezet in een metaalsilicidelaag door reactie 8004835 PHN 9829 2 net het metaal van de metaallaag.
Een metaalsilicidelaag kan worden gemaakt door reactie van bijvoorbeeld een gesputterde of opgedampte metaallaag, bijvoorbeeld van molybdeen, met een laag polysilicium bij 600 tot 900°C.
5 De metaalsilicidelaag, de polysiliciumlaag en de elektrisch isolerende laag worden gemaskeerd en in patroon gebracht ter vorming van een poort van een veldeffectinrichting met geïsoleerde poorteléktrode.
In de praktijk echter reageert tijdens de genoemde thermische behandeling een met fosfor gedoteerde polysiliciumlaag onvoldoende met 10 een molybdeenlaag zodat de genoemde met fosfor gedoteerde polysiliciumlaag over het deel van zijn dikte dat in molybdeensilicide moet worden omgezet, slechts onvolledig wordt omgezet.
Deze onvoldoende reactie werd geconcludeerd uit de bevinding*· en, dat zelfs nadat de eigenlijke thermische behandeling was toegepast op 15 een molybdeenlaag en een met fosfor gedoteerde polysiliciumlaag, de genoemde molybdeenlaag nog zijn metaalkleur behoudt, niet de blauwachtige kleur van. molybdeensilicide vertoont en gemakkelijk in salpeterzuur (HNOg) oplosbaar is.
Venroedelijk wordt een soort tussenlaag gevormd op het qpper-20 vlak van de genoemde met fosfor gedoteerde polysiliciumlaag die niet met fluorwaterstof (HF) kan worden verwijderd.
De uitvinding heeft onder andere tot doel althans in belangrijke mate de bovengenoemde moeilijkheid te voorkomen die mogelijk wordt veroorzaakt door de genoegde tussenlaag.
25 Volgens de uitvinding heeft een werkwijze van de in de aan hef genoemde soort daarop het kenmerk, dat na omzetten van de polysiliciumlaag over een deel van zijn dikte in de metaalsilicidelaag de dote-ringsstof via de metaalsilicidelaag in het resterende deel van de polysiliciumlaag wordt geïntroduceerd.
30 De uitvinding berust op het inzicht, dat een voldoende metaal" silicidevorming en een constante drenpelspanning kunnen worden verkregen bij reaktie van de metaallaag met een ongedoteerde polysiliciumlaag en door introductie van een doteringsstof in een ongedoteerde polysiliciumlaag via een metaalsilicidelaag.
35 Het doteringsmiddel gaat gemakkelijk door de metaalsilicide laag heen met normale doteringsteChnieken zoals diffusie.
De doteringsstof wordt daarom bij voorkeur gekozen uit de groep bestaande uit P, B en As.
8004835 ύ f PHN 9829 3
De doteringsstof bestaat bij voorkeur uit fosfor en wordt geïntroduceerd vanuit een gasstroom bevattende PE, of P0C1- bij een tempera-
Q o J
tuur tussen 900 en 1000 C.
Het metaal wordt bij voorkeur gekozen uit de groep bestaande 5 uit Ti, Ta, W en Mo. Indien het genoemde metaal uit molybdeen bestaat wordt de thermische behandeling uitgevoerd bij een temperatuur tussen 600 en 900°C.
De uitvinding zal thans aan de hand van een voorbeeld en de tekening nader worden toegelicht, in de tekening tonen de Figuren 1 tot 3 10 schematisch doorsneden van een deel van een halfgeleiderinrichting in opeenvolgende stadia van vervaardiging onder gebruikmaking van de werkwijze volgens de uitvinding. Overeenkomstige delen zijn in het algemeen met dezelfde verwijzingscijfers aangegeven.
Een werkwijze ter vervaardiging van een veldeffecttransistor 15 met geïsoleerde poort elektrode wordt aan de hand van de Figuren 1 tot 3 beschreven. Uitgegaan wordt van een halfgeleiderlichaam 1, in dit voorbeeld een siliciumschijf 1, die P-type geleidend is.
Een oppervlak 8 van de siliciumschijf 1 wordt voorzien van een elektrisch isolerende laag 2 o^der toepassing van een gebruikelijke werk-20 wijze, bijvoorbeeld wordt een ongeveer 500 £ dikke laag siliciumoxide 2 door thermische oxidatie aangebracht.
Een polysiliciumlaag 3 wordt neergeslagen op de genoemde isolerende laag 2 met een dikte van ongeveer 3500 £ door ontleding van een gasvormige siliciumverbinding, welke polysiliciumlaag elektrisch geleidend 25 wordt gehaakt door introductie van een doteringsstof»
Een metaallaag 4, in dit voorbeeld bestaande uit molybdeen, , wordt daarna over het gehele oppervlak van de polysiliciumlaag aangebracht in een dikte van ongeveer 750 £.
De metaallaag 4 tesamen met de polysiliciumlaag 3 wordt daar-30 na onderworpen aan een thermische behandeling (Figuur 2). In het geval bijvoorbeeld dat het metaal bestaat uit het 750 £ dikke molybdeen, wordt de thermische behandeling uitgevoerd bij een temperatuur tussen 600 en 900¾ gedurende 60 minuten in een inerte of reducerende atmosfeer, waarbij de polysiliciumlaag 3 over een deel van zijn dikte wordt omgezet in 35 een molybdeensilicidelaag 5 door reactie met het molybdeen van de molyb-deenlaag.
Tijdens de thermische behandeling wordt in dit voorbeeld de genoemde molybdeenmetaallaag 4 boven op de polysiliciumlaag 3 geheel air 8004835 -o- *1 PHN 9829 4 * gezet in de molybdeensilicidelaag 5 met een dikte van 3000 £, terwijl een zeer dunne ongedoteerde polysiliciumlaag 6, in dit voorbeeld van ongeveer 400 tot 500 £ dikte, van de genoemde ongedoteerde polysiliciumlaag 3 nog onder de genoemde molybdeensilicidelaag 5 achterblijft.
5 Volgens de uitvinding wordt na omzetting van de polysiliciunr laag 3 over een deel van zijn dikte in de metaalsilicidelaag 5 de dote-ringsstof via de metaalsilicidelaag 5 in het resterende deel 6 van de po-lysiliciumlaag 6 ingevoerd. De doteringsstof, bijvoorbeeld fos for, wordt in de genoemde overblijvende dunne ongedoteerde polysilicium-10 laag 6 geïntroduceerd via de molybdeensilicidelaag 5 ter verkrijging van een gedoteerde polysiliciumlaag 6 uit een gasstrocm bevattende fosfine (PH^) of fosforoxychloride (POCl^) door een thermische behandeling bij een temperatuur tussen 90° en 1Q0°OC gedurende ca. 10 minuten, of door ionenimplantatie op gebruikelijke wijze.
15 De geïsoleerde poort 7 wordt nu verkregen door de lagen 2, 6 en 5 in patroon te brengen met behulp van conventionele fotolithografische etsmethoden (Figuur 3).
Tijdens deze vervaardigingswerkwij zen kunnen de twee bovenge" noemde thermische behandelingen ter verkrijging van een metaalsilicidelaag 20 en voor de introductie van een doteringsstof vervangen worden door één thermische behandeling bij een temperatuur tussen 900 en 1000°C.
Dat de metaalsilicidelaag 5 molybdeensilicide (MoSi2) is wordt bevestigd door röntgenanalyse en meting van de specifieke weerstand. De metaalsilicidelaag heeft een blauwachtige kleur.
25 Het halfgeleiderlichaam wordt verder onderworpen aan de ge bruikelijke behandelingen om de veldeffectinrichting te completeren.
De uitvinding is niet beperkt tot het beschreven voorbeeld, doch kan ook worden toegepast bij andere wijzen ter vervaardiging van MOS-transistoren met polysiliciumpoorten bijvoorbeeld bij de vervaardi-30 ging van C-M0S trans is toren. In het bijzonder zijn volgens de uitvinding ringvormige MOS-trans is toren vervaardigd met goede eigenschappen.
in de bovengenoemde vervaardigingswerkwij ze kan een ander metaal gekozen worden uit de groep bestaande uit Ti, Ta, W en Mo en een andere doteringsstof kan worden gekozen uit de groep bestaande uit P, B en 35 As.
De werkwijze volgens de onderhavige uitvinding heeft de voor" delen dat de dubbellaagstruktuur van een dunne gedoteerde polysiliciumlaag en een metaalsilicidelaag voor een poortelektrode van een MDS-tran- 8004835 f ** ·=' PHN 9829 5 sis tor gemakkelijk en op reproduceerbare wijze kan worden aangebracht, waarbij een voor de toegepaste doteringsstof karakteristieke waarde van de drempelspanning wordt verkregen.
5 10 15 20 25 30 35 8004835
Claims (6)
1. Werkwijze ter vervaardiging van een halfgeleiderinrichting waarbij een oppervlak van een halfgeleiderlichaam wordt voorzien van een elektrisch isolerende laag, een polysiliciumlaag, welke polysiliciumlaag elektrisch geleidend wordt gemaakt door introductie van een doterings- 5 stof, en een metaallaag die samen met de polysiliciumlaag wordt onder" worpen aan een thermische behandeling waarbij de polysiliciumlaag over een deel van zijn dikte wordt omgezet in een metaalsilicidelaag door re" actie met het metaal van de metaallaag, met het kenmerk, dat na ontzetten vah de polysiliciumlaag over een deel van zijn dikte in de metaalsilicide-10 laag, de doteringsstof via de metaalsilicidelaag in het resterende deel van de polysiliciumlaag wordt geïntroduceerd.
2. Werkwijze volgens conclusie 1, met het kenmerk, dat de ge" noemde doteringsstof wordt geselecteerd uit de groep bestaande uit P, B en As.
3. Werkwijze volgens conclusie 2, met het kenmerk, dat de ge noemde doteringsstof bestaat uit fosfor en wordt geïntroduceerd uit een gasStroom bevattende EH^of POCL^ bij een temperatuur tussen 900 en 1000°C.
4. Werkwijze volgens één der conclusies 1 tot 3, met het kenmerk, dat het genoemde metaal wordt gekozen uit de groep bestaande uit Ti, Ta, 20. en Md.
5. Werkwijze volgens conclusie 4, met het kenmerk, dat het genoemde metaal molybdeen is en de genoemde thermische behandeling wordt uitgevoerd bij een temperatuur tussen 600 en 900°C.
6. Werkwijze volgens een van de conclusies 1 tot en met 4, met 25 het kenmerk, dat thermische behandelingen ter verkrijging van de metaalsilicidelaag en voor de introductie van de doteringsstof worden vervangen door één thermische behandeling bij een temperatuur tussen 900 en 1000°C. 30 8004835 35
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NLAANVRAGE8004835,A NL186352C (nl) | 1980-08-27 | 1980-08-27 | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
| US06/294,268 US4373251A (en) | 1980-08-27 | 1981-08-19 | Method of manufacturing a semiconductor device |
| CA000384311A CA1176142A (en) | 1980-08-27 | 1981-08-20 | Method of manufacturing a semiconductor device |
| DE19813132905 DE3132905A1 (de) | 1980-08-27 | 1981-08-20 | "verfahren zur herstellung einer halbleiteranordnung" |
| JP56131666A JPS5772383A (en) | 1980-08-27 | 1981-08-24 | Method of fabricating semiconductor device |
| FR8116152A FR2489591A1 (fr) | 1980-08-27 | 1981-08-24 | Procede de fabrication d'un dispositif semiconducteur |
| GB8125773A GB2083284B (en) | 1980-08-27 | 1981-08-24 | Metal silicide on polycrystalline silicon layers |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NLAANVRAGE8004835,A NL186352C (nl) | 1980-08-27 | 1980-08-27 | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
| NL8004835 | 1980-08-27 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| NL8004835A true NL8004835A (nl) | 1982-04-01 |
| NL186352B NL186352B (nl) | 1990-06-01 |
| NL186352C NL186352C (nl) | 1990-11-01 |
Family
ID=19835784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NLAANVRAGE8004835,A NL186352C (nl) | 1980-08-27 | 1980-08-27 | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4373251A (nl) |
| JP (1) | JPS5772383A (nl) |
| CA (1) | CA1176142A (nl) |
| DE (1) | DE3132905A1 (nl) |
| FR (1) | FR2489591A1 (nl) |
| GB (1) | GB2083284B (nl) |
| NL (1) | NL186352C (nl) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5536967A (en) * | 1980-12-30 | 1996-07-16 | Fujitsu Limited | Semiconductor device including Schottky gate of silicide and method for the manufacture of the same |
| US5200349A (en) * | 1980-12-30 | 1993-04-06 | Fujitsu Limited | Semiconductor device including schotky gate of silicide and method for the manufacture of the same |
| US4399605A (en) * | 1982-02-26 | 1983-08-23 | International Business Machines Corporation | Method of making dense complementary transistors |
| US4400867A (en) * | 1982-04-26 | 1983-08-30 | Bell Telephone Laboratories, Incorporated | High conductivity metallization for semiconductor integrated circuits |
| DE3304642A1 (de) * | 1983-02-10 | 1984-08-16 | Siemens AG, 1000 Berlin und 8000 München | Integrierte halbleiterschaltung mit bipolartransistor-strukturen und verfahren zu ihrer herstellung |
| US4450620A (en) * | 1983-02-18 | 1984-05-29 | Bell Telephone Laboratories, Incorporated | Fabrication of MOS integrated circuit devices |
| GB2139418A (en) * | 1983-05-05 | 1984-11-07 | Standard Telephones Cables Ltd | Semiconductor devices and conductors therefor |
| JPH0612819B2 (ja) * | 1983-06-16 | 1994-02-16 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPH0638496B2 (ja) * | 1983-06-27 | 1994-05-18 | 日本電気株式会社 | 半導体装置 |
| JPS60134466A (ja) * | 1983-12-23 | 1985-07-17 | Hitachi Ltd | 半導体装置およびその製造方法 |
| GB2156579B (en) * | 1984-03-15 | 1987-05-07 | Standard Telephones Cables Ltd | Field effect transistors |
| US4597163A (en) * | 1984-12-21 | 1986-07-01 | Zilog, Inc. | Method of improving film adhesion between metallic silicide and polysilicon in thin film integrated circuit structures |
| US5280188A (en) * | 1985-03-07 | 1994-01-18 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor integrated circuit device having at least one bipolar transistor and a plurality of MOS transistors |
| JPS61222174A (ja) * | 1985-03-27 | 1986-10-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH061775B2 (ja) * | 1985-07-17 | 1994-01-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH0665213B2 (ja) * | 1985-10-31 | 1994-08-22 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置及びその製造方法 |
| US4782033A (en) * | 1985-11-27 | 1988-11-01 | Siemens Aktiengesellschaft | Process for producing CMOS having doped polysilicon gate by outdiffusion of boron from implanted silicide gate |
| US4877749A (en) * | 1986-02-28 | 1989-10-31 | Polyfet Re Devices, Inc. | Method of forming a low loss FET |
| JPS6337635A (ja) * | 1986-07-31 | 1988-02-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5017509A (en) * | 1988-07-19 | 1991-05-21 | Regents Of The University Of California | Stand-off transmission lines and method for making same |
| US4992391A (en) * | 1989-11-29 | 1991-02-12 | Advanced Micro Devices, Inc. | Process for fabricating a control gate for a floating gate FET |
| TW230266B (nl) * | 1993-01-26 | 1994-09-11 | American Telephone & Telegraph | |
| US6004869A (en) * | 1997-04-25 | 1999-12-21 | Micron Technology, Inc. | Method for making a low resistivity electrode having a near noble metal |
| JP4851875B2 (ja) * | 2006-07-14 | 2012-01-11 | 川崎重工業株式会社 | 自動二輪車のリヤステップ取付構造及び該リヤステップ取付構造を備えた自動二輪車 |
| JP6997692B2 (ja) | 2018-09-28 | 2022-01-18 | 本田技研工業株式会社 | 鞍乗り型車両 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3617824A (en) * | 1965-07-12 | 1971-11-02 | Nippon Electric Co | Mos device with a metal-silicide gate |
| US3590471A (en) * | 1969-02-04 | 1971-07-06 | Bell Telephone Labor Inc | Fabrication of insulated gate field-effect transistors involving ion implantation |
| US3967981A (en) * | 1971-01-14 | 1976-07-06 | Shumpei Yamazaki | Method for manufacturing a semiconductor field effort transistor |
| JPS4960875A (nl) * | 1972-10-17 | 1974-06-13 | ||
| GB1399163A (en) * | 1972-11-08 | 1975-06-25 | Ferranti Ltd | Methods of manufacturing semiconductor devices |
| NL7510903A (nl) * | 1975-09-17 | 1977-03-21 | Philips Nv | Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze. |
| JPS52119186A (en) * | 1976-03-31 | 1977-10-06 | Nec Corp | Manufacture of semiconductor |
| JPS6057227B2 (ja) * | 1976-11-11 | 1985-12-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPS53114672A (en) * | 1977-03-17 | 1978-10-06 | Toshiba Corp | Manufacture for semiconductor device |
| US4180596A (en) * | 1977-06-30 | 1979-12-25 | International Business Machines Corporation | Method for providing a metal silicide layer on a substrate |
| JPS5488783A (en) * | 1977-12-26 | 1979-07-14 | Cho Lsi Gijutsu Kenkyu Kumiai | Semiconductor |
| US4304042A (en) * | 1978-11-13 | 1981-12-08 | Xerox Corporation | Self-aligned MESFETs having reduced series resistance |
| US4319395A (en) * | 1979-06-28 | 1982-03-16 | Motorola, Inc. | Method of making self-aligned device |
| US4276688A (en) * | 1980-01-21 | 1981-07-07 | Rca Corporation | Method for forming buried contact complementary MOS devices |
| US4285761A (en) * | 1980-06-30 | 1981-08-25 | International Business Machines Corporation | Process for selectively forming refractory metal silicide layers on semiconductor devices |
-
1980
- 1980-08-27 NL NLAANVRAGE8004835,A patent/NL186352C/nl not_active IP Right Cessation
-
1981
- 1981-08-19 US US06/294,268 patent/US4373251A/en not_active Expired - Fee Related
- 1981-08-20 DE DE19813132905 patent/DE3132905A1/de active Granted
- 1981-08-20 CA CA000384311A patent/CA1176142A/en not_active Expired
- 1981-08-24 GB GB8125773A patent/GB2083284B/en not_active Expired
- 1981-08-24 JP JP56131666A patent/JPS5772383A/ja active Pending
- 1981-08-24 FR FR8116152A patent/FR2489591A1/fr active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| GB2083284B (en) | 1984-07-25 |
| NL186352B (nl) | 1990-06-01 |
| CA1176142A (en) | 1984-10-16 |
| US4373251A (en) | 1983-02-15 |
| FR2489591B1 (nl) | 1985-03-08 |
| GB2083284A (en) | 1982-03-17 |
| NL186352C (nl) | 1990-11-01 |
| JPS5772383A (en) | 1982-05-06 |
| FR2489591A1 (fr) | 1982-03-05 |
| DE3132905C2 (nl) | 1990-03-22 |
| DE3132905A1 (de) | 1982-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL8004835A (nl) | Werkwijze ter vervaardiging van een halfgeleiderinrichting. | |
| CA1204045A (en) | Cobalt silicide metallization for semiconductor transistors | |
| JP2843704B2 (ja) | 単結晶半導体基板上に粗化された表面コンデンサの製造方法 | |
| US5089432A (en) | Polycide gate MOSFET process for integrated circuits | |
| US5512502A (en) | Manufacturing method for semiconductor integrated circuit device | |
| US5541131A (en) | Peeling free metal silicide films using ion implantation | |
| KR0140379B1 (ko) | 도전 구조체를 반도체 소자내에 선택적으로 인캡슐레이션하기 위한 방법 | |
| NL7909363A (nl) | Geintegreerde halfgeleiderketen en werkwijze voor het maken ervan. | |
| US4602421A (en) | Low noise polycrystalline semiconductor resistors by hydrogen passivation | |
| JPH0613565A (ja) | 強誘電性メモリ回路の形成方法及び強誘電性コンデンサの形成方法 | |
| NL8401689A (nl) | Werkwijze voor het vervaardigen van een veldeffekttransistor. | |
| JPH0212835A (ja) | 半導体装置およびその製造方法 | |
| DE4337889A1 (de) | Verfahren zum Herstellen eines Kondensators in einer Halbleiterspeichervorrichtung | |
| JP2757782B2 (ja) | 半導体装置の製造方法 | |
| JPH0855982A (ja) | 半導体デバイス及びその製造方法 | |
| US4746377A (en) | Semiconductor device with thermally oxidized insulating and arsenic diffusion layers | |
| US6482694B2 (en) | Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers | |
| JPS6364063B2 (nl) | ||
| KR960005801A (ko) | 반도체 장치 제조방법 | |
| US4900690A (en) | MOS semiconductor process with double-layer gate electrode structure | |
| DE10210044A1 (de) | Integrierte monolithische SOI-Schaltung mit Kondensator | |
| NL8800220A (nl) | Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij een metalen geleiderspoor op een oppervlak van een halfgeleiderlichaam wordt gebracht. | |
| JPH0687501B2 (ja) | 半導体装置のゲート電極の製造方法 | |
| JPS603159A (ja) | 不揮発性記憶装置の製造方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1B | A search report has been drawn up | ||
| A85 | Still pending on 85-01-01 | ||
| BC | A request for examination has been filed | ||
| V1 | Lapsed because of non-payment of the annual fee |