JPS6337635A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6337635A JPS6337635A JP18129686A JP18129686A JPS6337635A JP S6337635 A JPS6337635 A JP S6337635A JP 18129686 A JP18129686 A JP 18129686A JP 18129686 A JP18129686 A JP 18129686A JP S6337635 A JPS6337635 A JP S6337635A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon layer
- layer
- silicide layer
- implanted
- titanium silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
高融点金属ポリサイド・ゲート電極配線下部のポリシリ
コン層への高融点金属シリサイド層の侵入及び高融点金
属シリサイド層内に生成されるシリコンノジュール（金
属間化合物の中に析出したシリコン結晶粒）による耐圧
不良や配線抵抗の不安定を防止するために、高融点金属
ポリサイド・ゲート電極配線の下層のポリシリコン層に
燐イオン或いは砒素イオンを高濃度に注入する半導体装
置の製造方法。
コン層への高融点金属シリサイド層の侵入及び高融点金
属シリサイド層内に生成されるシリコンノジュール（金
属間化合物の中に析出したシリコン結晶粒）による耐圧
不良や配線抵抗の不安定を防止するために、高融点金属
ポリサイド・ゲート電極配線の下層のポリシリコン層に
燐イオン或いは砒素イオンを高濃度に注入する半導体装
置の製造方法。
本発明は、半導体装置の製造方法のうち、特に、電極配
線の形成方法に関するものである。
線の形成方法に関するものである。
ＩＣ，ＬＳＩなどの半導体装置においては、多数の素子
間を接続する電極配線が設けられており、その電極配線
の材料として従来はアルミニウムが用いられていたが、
アルミニウムは融点が低いために使用に当たって制約を
受け、そのために多結晶シリコン層を電極配線として使
用するようになってきた。
間を接続する電極配線が設けられており、その電極配線
の材料として従来はアルミニウムが用いられていたが、
アルミニウムは融点が低いために使用に当たって制約を
受け、そのために多結晶シリコン層を電極配線として使
用するようになってきた。
しかし、多結晶シリコン層はアルミニウムと比べると導
電率が低いのが欠点である。そのため導電率が多結晶シ
リコン層より一桁高い高融点金属シリサイド層が注目さ
れて、−ａ的に使用されるようになりつつある。
電率が低いのが欠点である。そのため導電率が多結晶シ
リコン層より一桁高い高融点金属シリサイド層が注目さ
れて、−ａ的に使用されるようになりつつある。
ＭＯ３型ＬＳＩのコンタクト窓の酸化処理等の熱処理に
よって、高融点金属ポリサイド・ゲート電掘配線に耐圧
不良や配線抵抗の不安定が生じ、ゲートの制御機能が損
なわれる障害が発生しているため、安定した高融点金属
ポリサイド・ゲート電極配線を形成する半導体装置の製
造方法が要望されている。
よって、高融点金属ポリサイド・ゲート電掘配線に耐圧
不良や配線抵抗の不安定が生じ、ゲートの制御機能が損
なわれる障害が発生しているため、安定した高融点金属
ポリサイド・ゲート電極配線を形成する半導体装置の製
造方法が要望されている。
従来はコンタクト窓の酸化処理等の熱処理を行う際に、
酸化処理をする前に第２図（ａ）の側断面図に示すよう
な構造であったものが、酸化処理をした後には第２図中
）に示すように、高融点金属ポリサイド・ゲート電極配
線の内部で、ポリシリコン層２への高融点金属シリサイ
ド層１の侵入１ａと、それに伴う高融点金属シリサイド
層１の変形及び高融点金属シリサイド層１内にシリコン
ノジュール５の形成が起こり、耐圧不良或いは電極配線
抵抗の不安定が生じ、場合によっては電圧と電流の比例
関係がくずれるノン・オーミック現象が生じることもあ
る。
酸化処理をする前に第２図（ａ）の側断面図に示すよう
な構造であったものが、酸化処理をした後には第２図中
）に示すように、高融点金属ポリサイド・ゲート電極配
線の内部で、ポリシリコン層２への高融点金属シリサイ
ド層１の侵入１ａと、それに伴う高融点金属シリサイド
層１の変形及び高融点金属シリサイド層１内にシリコン
ノジュール５の形成が起こり、耐圧不良或いは電極配線
抵抗の不安定が生じ、場合によっては電圧と電流の比例
関係がくずれるノン・オーミック現象が生じることもあ
る。
以上説明の従来の半導体装置の製造方法で問題となるの
は、酸化処理によって高融点金属ポリサイド・ゲート電
極配線の下部のポリシリコン層への高融点金属シリサイ
ド層の侵入及び高融点金属シリサイド層内に生成される
シリコンノジュールによる耐圧不良や配線抵抗の不安定
が生じ、ゲートの制御機能が損なわれる障害が発生して
おり、そのためＭＯ３型ＬＳＩの特性に著しいダメージ
を与えていることである。
は、酸化処理によって高融点金属ポリサイド・ゲート電
極配線の下部のポリシリコン層への高融点金属シリサイ
ド層の侵入及び高融点金属シリサイド層内に生成される
シリコンノジュールによる耐圧不良や配線抵抗の不安定
が生じ、ゲートの制御機能が損なわれる障害が発生して
おり、そのためＭＯ３型ＬＳＩの特性に著しいダメージ
を与えていることである。
本発明は以上のような状況から酸化処理に際し、予めポ
リシリコン層内に不純物を注入して、この障害を防止す
る半導体装置の製造方法の提供を目的とするものである
。
リシリコン層内に不純物を注入して、この障害を防止す
る半導体装置の製造方法の提供を目的とするものである
。
上記問題点は、酸化処理前に高融点金属ポリサイド・ゲ
ート電極配線の下層のポリシリコン層内に、燐イオン或
いは砒素イオンを高濃度に注入する本発明による半導体
装置の製造方法によって解決される。
ート電極配線の下層のポリシリコン層内に、燐イオン或
いは砒素イオンを高濃度に注入する本発明による半導体
装置の製造方法によって解決される。
即ち本発明においては、酸化処理前に高融点金属ポリサ
イド・ゲート電極配線下部のポリシリコン層内に燐イオ
ン或いは砒素イオンを高濃度に注入すると、ポリシリコ
ン層への高融点金属シリサイド層の侵入を防止できるの
で、耐圧不良が防止できる。
イド・ゲート電極配線下部のポリシリコン層内に燐イオ
ン或いは砒素イオンを高濃度に注入すると、ポリシリコ
ン層への高融点金属シリサイド層の侵入を防止できるの
で、耐圧不良が防止できる。
また、ポリシリコン層内に注入した燐イオン或いは砒素
イオンが、高融点金属シリサイドとポリシリコン層の反
応を抑えるためにシリコンノジュールの形成を防止でき
るので、配線抵抗の不安定が防止できる。
イオンが、高融点金属シリサイドとポリシリコン層の反
応を抑えるためにシリコンノジュールの形成を防止でき
るので、配線抵抗の不安定が防止できる。
以下第１図（ａｌ〜（Ｃ）について本発明のチタンポリ
サイド・ゲート電極配線の一実施例を説明する。
サイド・ゲート電極配線の一実施例を説明する。
第１図（ａｌは、砒素イオン注入前のチタンポリサイド
・ゲート電極配線の側断面図で、膜厚３．０００人程度
のポリシリコン層２は膜厚数１００人の酸化シリコン膜
４の上に略平行に形成されている。
・ゲート電極配線の側断面図で、膜厚３．０００人程度
のポリシリコン層２は膜厚数１００人の酸化シリコン膜
４の上に略平行に形成されている。
第１図（ｂ）は、ポリシリコン層２にイオン注入装置に
よって、砒素イオンを高濃度にイオン注入したポリシリ
コン層２゛の状態を示している。
よって、砒素イオンを高濃度にイオン注入したポリシリ
コン層２゛の状態を示している。
第１図（Ｃ）は砒素を注入したポリシリコン層２゛の上
にスパッタ法によって膜厚２．０００人のチタンシリサ
イド層ｌを形成して、酸化処理を施し表面に膜厚数１０
０人の熱酸化膜３を形成した後の状態を示している。
にスパッタ法によって膜厚２．０００人のチタンシリサ
イド層ｌを形成して、酸化処理を施し表面に膜厚数１０
０人の熱酸化膜３を形成した後の状態を示している。
この場合は、チタンシリサイド層１が砒素イオンを注入
したポリシリコン層２゛に侵入せず、従ってチタンシリ
サイド層ｌの変形も起こらず、またチタンシリサイド層
１内にシリコンノジュール５が生じることもなく、耐圧
不良や配線抵抗の不安定が生じてゲートの制御機能が損
なわれことがないので良質の半導体装置を製造すること
ができる。
したポリシリコン層２゛に侵入せず、従ってチタンシリ
サイド層ｌの変形も起こらず、またチタンシリサイド層
１内にシリコンノジュール５が生じることもなく、耐圧
不良や配線抵抗の不安定が生じてゲートの制御機能が損
なわれことがないので良質の半導体装置を製造すること
ができる。
以上説明したように本発明によれば、極めて簡華な工程
の追加により、酸化処理の実施に際して安定した高融点
金属ポリサイド・ゲート電極配線の酸化処理をすること
ができ、高融点金属ポリリ゛イド・ゲート電極配線に異
常が生じないために、良質の半導体装置を製造できるの
で工業的に極めて有用である。
の追加により、酸化処理の実施に際して安定した高融点
金属ポリサイド・ゲート電極配線の酸化処理をすること
ができ、高融点金属ポリリ゛イド・ゲート電極配線に異
常が生じないために、良質の半導体装置を製造できるの
で工業的に極めて有用である。
第１図は本発明による一実施例の工程順のチタンポリサ
イド・ゲート電極配線の一部 分の側断面図、 第２図は従来方法による工程順のチタンポリサイド・ゲ
ート電極配線の一部分の側断 面図、 である。 図において、 １はチタンシリサイド層、 １ａは侵入、 ２はポリシリコン層、 ２”はイオンを注入したポリシリコン層、３は熱酸化膜
、 ４は酸化シリコン膜、 ５はシリコンノジュール、 である。 砒素イオンｌすａｌの使飾印ｍ１図 Ｍｌ 砒素イオン注入後の倹篩印冗閾 （′ｂ） チタンシリサイド層を形成し、酸化処理をした後の側断
面図ｔｃ＋ 本発明による一実施伊１の工程順の電極配線の一部分の
側断面図第１図 酸化処理をする前の側断面図 （ａｌ 酸化処理をした後の側断面図 従来方法による工程順の電極配線の一部分の側断面図ｆ
ａ２図
イド・ゲート電極配線の一部 分の側断面図、 第２図は従来方法による工程順のチタンポリサイド・ゲ
ート電極配線の一部分の側断 面図、 である。 図において、 １はチタンシリサイド層、 １ａは侵入、 ２はポリシリコン層、 ２”はイオンを注入したポリシリコン層、３は熱酸化膜
、 ４は酸化シリコン膜、 ５はシリコンノジュール、 である。 砒素イオンｌすａｌの使飾印ｍ１図 Ｍｌ 砒素イオン注入後の倹篩印冗閾 （′ｂ） チタンシリサイド層を形成し、酸化処理をした後の側断
面図ｔｃ＋ 本発明による一実施伊１の工程順の電極配線の一部分の
側断面図第１図 酸化処理をする前の側断面図 （ａｌ 酸化処理をした後の側断面図 従来方法による工程順の電極配線の一部分の側断面図ｆ
ａ２図
Claims (1)
- 高融点金属シリサイド層（１）とポリシリコン層（２）
との二層を積層した高融点金属ポリサイド・ゲート電極
配線の形成において、下層の該ポリシリコン層（２）に
、燐イオン或いは砒素イオンを高濃度に注入することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18129686A JPS6337635A (ja) | 1986-07-31 | 1986-07-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18129686A JPS6337635A (ja) | 1986-07-31 | 1986-07-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6337635A true JPS6337635A (ja) | 1988-02-18 |
Family
ID=16098199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18129686A Pending JPS6337635A (ja) | 1986-07-31 | 1986-07-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6337635A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960035844A (ko) * | 1995-03-06 | 1996-10-28 | 김광호 | 저저항 폴리사이드 배선 형성방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5488783A (en) * | 1977-12-26 | 1979-07-14 | Cho Lsi Gijutsu Kenkyu Kumiai | Semiconductor |
| JPS5772383A (en) * | 1980-08-27 | 1982-05-06 | Philips Nv | Method of fabricating semiconductor device |
| JPS6218733A (ja) * | 1985-07-17 | 1987-01-27 | Nec Corp | 半導体装置の製造方法 |
-
1986
- 1986-07-31 JP JP18129686A patent/JPS6337635A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5488783A (en) * | 1977-12-26 | 1979-07-14 | Cho Lsi Gijutsu Kenkyu Kumiai | Semiconductor |
| JPS5772383A (en) * | 1980-08-27 | 1982-05-06 | Philips Nv | Method of fabricating semiconductor device |
| JPS6218733A (ja) * | 1985-07-17 | 1987-01-27 | Nec Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960035844A (ko) * | 1995-03-06 | 1996-10-28 | 김광호 | 저저항 폴리사이드 배선 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0719841B2 (ja) | 半導体装置 | |
| JPH07273224A (ja) | 半導体装置の製造方法 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JPS6337635A (ja) | 半導体装置の製造方法 | |
| JPH06125057A (ja) | 強誘電体膜を有する半導体メモリ装置 | |
| JPS6358943A (ja) | 電極・配線膜の構造 | |
| JPS6292470A (ja) | 半導体装置 | |
| JPS60193333A (ja) | 半導体装置の製造方法 | |
| KR910001191B1 (ko) | 반도체장치의 제조방법 | |
| JPH02288361A (ja) | 半導体装置 | |
| JPS61225838A (ja) | 電極配線の形成方法 | |
| JPS6254960A (ja) | Ｍｉｓ形電界効果トランジスタ | |
| JPH06326297A (ja) | 半導体装置 | |
| JPS634648A (ja) | 半導体装置 | |
| JPS63224342A (ja) | 半導体装置及びその製造方法 | |
| JPS60160168A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS62221146A (ja) | 半導体装置 | |
| JPH0254524A (ja) | 半導体装置の製造方法 | |
| JPS60234364A (ja) | 半導体装置 | |
| JP2876742B2 (ja) | 半導体装置 | |
| JPH01281751A (ja) | 半導体装置 | |
| JPH01122167A (ja) | 半導体装置の製造方法 | |
| JPH07123137B2 (ja) | 半導体装置の製造方法 | |
| JPH0235769A (ja) | 半導体装置 | |
| JPS59189624A (ja) | シリコン半導体装置の電極形成方法 |