JPH0254524A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0254524A
JPH0254524A JP20543088A JP20543088A JPH0254524A JP H0254524 A JPH0254524 A JP H0254524A JP 20543088 A JP20543088 A JP 20543088A JP 20543088 A JP20543088 A JP 20543088A JP H0254524 A JPH0254524 A JP H0254524A
Authority
JP
Japan
Prior art keywords
silicon
film
contact hole
titanium
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20543088A
Other languages
English (en)
Inventor
Yukiyasu Sugano
菅野 幸保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20543088A priority Critical patent/JPH0254524A/ja
Publication of JPH0254524A publication Critical patent/JPH0254524A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A、産業上の利用分野 B8発明の概要 C8従来技術[第4図] D1発明が解決しようとする問題点[第4図]E0問題
点を解決するだめの手段 11作用 G、実施例[第1図乃至第3図] H0発明の効果 (A、産業上の利用分野) 本発明は半導体装置の製造方法、特に絶縁膜にコンタク
トホールな形成してシリコン半導体あるいはシリコンを
含有した導電体の表面を露出させ、コンタクトホールを
シリコンで埋めて電極の取り出しを行う半導体装置の製
造方法に関する。
(B、発明の概要) 本発明は、上記の半導体装置の製造方法において、 コンタクトホールに露出するシリコン半導体あるいはシ
リコンを含有する導電体の表面に生じた酸化膜によりコ
ンタクト抵抗が大きくなることを防止するため、 コンタクトホールの形成後、シリコンよりも酸化物の形
成エネルギーの大きな元素(例えばチタン)からなる還
元用膜を形成し、次いで、シリコンでコンタクトホール
を埋めた後熱処理することにより還元用膜に酸化膜を還
元させるものである。
(C,従来技術)[第4図] 半導体素子の微細化が進み、コンタクトホールのアスペ
クト比が急激に高くなるに伴って半導体基板の゛h導体
領域の電極取り出しを絶縁膜にコンタクトホールを形成
した後アルミニウムを形成することにより行うという従
来の技術に代ってシリコンでコンタクトホールを埋めて
コンタクトをとるという新しい技術が多く利用されるよ
うになった。というのは、アルミニウムを蒸着あるいは
スパッタリシダにより形成した場合、ステップカバレッ
ジが悪く、アスペクト比の大きなコンタクトホールを完
全にアルミニウムで埋めることが難しいのに対して、C
VDにより形成する多結晶シリコンによればコンタクト
ホールを完全に埋めることができるからである。
第4図はコンタクトホールなシリコンで埋めたMOS型
半導体装置の一例を示すものである。同図において、a
はシリコン半導体基板、bはゲート絶縁膜、Cは二層構
造のゲート電極の下層を成す多結晶シリコン層、dは同
じく上層を成すタングステンシリサーrト層、eはシリ
コン酸化物からなるサイドウ・t−ル、fはソース、g
はドレイン、hは絶縁膜、iはソース電極取出し用のコ
ンタクトホール、jはコンタクトホールiを埋める多結
晶シリコン、kは該多結晶シリコンjとアルミニウム配
線との間の合金化を防止する例えばチタンナイトライド
からなるバリアメタル、1は上記アルミラム配線である
(D、発明が解決しようとする問題点)[第4図] ところで、上述のような電極取り出し方法によれば半導
体領域f、gの表面に厚さが20〜40人程度のシリコ
ン酸化膜mが形成され、このシリコン酸化膜mによって
コンタクト抵抗が大きくなり、延い−Cは半導体素子の
高速性が低下するという問題かあった。
そのシリコン酸化膜mができる原因の一つは、コンタク
トホールの形成後半導体ウェハを洗浄しCVD装置に移
送するまでの間にコンタクトホールに露出する部分が酸
化されてしまうことにあるが、他の原因はCVD装置に
半導体クエへを入れた後多結晶シリコンをCVDにより
成長させるまでの間に空気の巻き込みによりコンタクト
ホールに露出する部分が酸化されてしまうことにあり、
この空気の巻き込みにより生じるシリコン酸化膜の厚さ
が無視できない程厚くなり、コンタクト抵抗を大きくす
る大きな要因となる。
尚、コンタクト性の改善のために、コンタクトボールの
コンタクト部に高融点金属を形成し、それを熱処理によ
りシリサイド化し、しかる後コンタクトホールな多結晶
シリコンで埋める技術が特開昭62−150743号公
報により公表されている。しかし、この技術は酸化膜に
よりコンタクト抵抗か大きくなるという問題を根本的に
解決するものではない。というのは、高融点金属のシリ
サイド膜の形成後、多結晶シリコンでコンタクトホール
を埋めるまでの間にシソサイド膜の表面にシリサイドI
摸中のシリコンの酸化によりシリコン酸化膜が生じてし
まうからである。
本発明はこのような問題点を解決すべく為されたもので
あり、コンタクトホールに露出するシリコン半導体ある
いはシリコンを含有する導電体の表面に生じた酸化膜に
よりコンタクト抵抗が大きくなることを防止することを
目的とする。
(E、問題点を解決するための手段) 本発明半導体装置の製造方法は上記問題点を解決するた
め、コンタクトホールの形成後、シリコンよりも酸化物
の形成エネルギーの大きな元素(例えばチタン)からな
る還元用膜を形成し、次いで、シリコンでコンタクトホ
ールを埋めた後熱処理することにより還元用膜に酸化膜
を還元させることを特徴とする。
(F、作用) 本発明半導体装置の製造方法によれば、熱処理で還元用
膜によりシリコン酸化膜が還元されてしまうので、シリ
コン酸化膜が略消滅し、コンタクト抵抗が著しく低減す
る。
(G、実施例)[第1図乃至第3図] 以丁、本発明半導体装置の製造方法を図示実施例に従っ
て詳細に説明する。
第1図(A)乃至(G)は本発明半導体装置の製造方法
の一つの実施例を工程順に示す断面図である。
(A)半導体基板1の表面部に選択的に形成された半導
体領域2の表面が露出するように絶縁膜3にコンタクト
ホール4(径をφとする)を形成する。5は半導体領域
2のコンタクトホール4に開口する部分に自然に発生し
たシリコン酸化膜(膜厚20〜40人)である。第1図
(A)はコンタクトホール4形成後の状態を示す。
(B)次に、スパッタリング法により同図(B)に示す
ように50〜1000人の厚さのチタン膜6を形成する
。このチタン膜6はシリコン酸化膜5を還元する還元用
膜として形成されたもので、材料としてチタンを選んだ
のはシリコンよりも酸化物の形成エネルギーが大きく且
つ導電率が高いからである。
(C)チタン膜6のスパッタリングに引き続いて減圧C
VDにより同図(C)に示すように多結晶シリコン層7
を形成してコンタクトホール4を多結晶シリコン7で埋
める。形成する多結晶シリコン層7の厚さはコンタクト
ホール4の径φの2分の1(φ/2)よりも大きければ
コンタクトホール4内を完全に埋めることができる。
尚、チタン膜6の表面に非常に(ffiかながら酸化膜
が形成される虞れがあるが、チタン膜6の形成後真空中
を移送してCVD装置まで運びそこで多結晶シリコン層
7のCvDを行えばチタン膜6表面に僅かな酸化膜が形
成されることすら完全に防止することができる。その点
で、半導体ウェハをチタン膜6の形成後真空中を移送し
てCVD装置まで運ぶようにすることがより好ましいと
いえる。
(D)次に、多結晶シリコン層7をエッチバックして同
図(D)に示すように多結晶シリコン層7がコンタクト
ホール4内にのみに残存する状態にする。
(E)次に、同図(E)に示すようにリンPをイオン打
込みしてコンタクトホール4内の多結晶シリコン層7の
抵抗率を下げる。リンPの打込量は例えばI X I 
O”cm−’程度である。
(F)イオン打込後、1100℃の温度で10秒間程度
熱処理することにより不純物の活性化を図ると共にチタ
ン膜6によるシリコン酸化膜5に対する還元を行わせる
。すると、チタン膜6によりシリコン酸化膜5が還元さ
れると共にチタン膜6とシリコンとが反応し、多結晶シ
リコン層7と半導体領域2との境界部にチタンシリサイ
ド膜8が形成される。このチタンシリサイド膜8は数1
00人程度の厚さを存する。
(G)その後、同図(G)に示すように、例えばチタン
等からなるバリア層9及びアルミニウム膜10を形成し
、しかる後、該アルミニウム膜10及びバリア層9をパ
ターニングする。
このような半導体装置の製造方法によれば、チタン膜6
がシリコンよりも酸化物形成エネルギーが大きいので、
リンPのイオン打込み後の熱処理でシリコン酸化膜5が
チタンW;J6によって還元される。従って、コンタク
ト抵抗が小さくなるのである。尚、シリコンとでシリコ
ン酸化膜5を形成していた酸素はチタンと反応してチタ
ン酸化物TiOxとなるが、このチタン酸化物T i 
Oxは第2図に示すように数100人程度O厚さのチタ
ンシリサイド膜8中に散在し、電流i、i、−・はその
チタン酸化物Ti0xll、11、・−1を迂回して流
れることができるので、チタン酸化物TtOxll、1
1、・・・の存在はコンタクト抵抗を大きくする要因に
はほとんどならないのである。即ち、シリコン酸化膜5
が電流経路を完全に遮ぎるように存在していた従来の場
合に比較してコンタクト抵抗は非常に小さくなるのであ
る。
尚、本実施例においては、還元用膜としてチタン膜6を
形成していたが、チタン膜以外にも還元用膜として形成
することができるものがある。例えば、ジルコニウムZ
rやハフニウムHfがそれである。というのは、シリコ
ンの酸化物形成エネルギーが約70キロカロリー/原子
であるのに対して、チタンが約110キロカロリー/原
子と形成エネルギーが高いが、ジルコニウムZrも約1
25キロカロリー/原fと酸化物形成エネルギーが高い
し、更にハフニウムHfは約130キロカロリー/m子
とやはり酸化物形成エネルギーが高いからであり、シリ
コンよりも酸化物形成エネルギーが大きければ還元作用
が期待できるのである。
尚、シリコン酸化膜の還元用膜による還元によりコンタ
クト抵抗を小さくすることができるという効果は第3図
に示すようにタングステンシリサイド膜12bの電極取
り出しを行う場合にも得ることができる。遅生、ゲート
電極12を多結晶シリコン層12aと、タングステンシ
リサイド膜12b等の高融点金属のシリサイド膜とで構
成するポリサイド技術が多く用いられるようになりだが
、そのシリサイド膜12bの表面にもシリコン酸化膜5
が形成され、コンタクト抵抗が生じていた。しかし、本
発明によれば、このシリサイド膜12b表面のシリコン
酸化膜5も除去してコンタクト抵抗の低減を図ることが
できるものである。
勿論、多結晶シリコンからなる電極(例えばゲート電極
)あるいは抵抗体flQの表面からの電極取り出しにも
本発明が効果を奏し得ることはいうまでもない。
(H,発明の効果) 以上に述べたように、本発明半導体装置の製造方法は、
絶縁膜にコンタクトホールを形成してシリコン半導体あ
るいはシリコンを含有した導電体の表面を露出させ、シ
リコンよりも酸化物の形成エネルギーの大きな元素から
なる還元用膜を少なくともコンタクトホールの露出部表
面に形成し、その後、該コンタクトホールを埋めるよう
にシリコン層を形成し、しかる後、該シリコン半導体あ
るいはシリコンを含有した導電体の表面に生じているシ
リコン酸化膜を熱処理により上記還元用膜に還元させる
ことを特徴とするものである。
従って、本発明半導体装置の製造方法によれば、熱処理
で還元用膜によりシリコン酸化膜が還元されてしまうの
で、シリコン酸化膜が略消滅し、コンタクト抵抗が著し
く低減する。
技術とその問題点を示す断面図である。
符号の説明 1.2.12b・・・半導体あるいはシリコンを含有し
た導電体、 ・絶縁膜、 ・コンタクトホール、 ・シリコン酸化膜、6・・・還元用膜、・多結晶シリコ
ン膜。
出  願 人 ソニー株式会社
【図面の簡単な説明】
第1図(A)乃至(G)は本発明半導体装置の製造方法
の一つの実施例を工程順に示す断面図、第2図はコンタ
クト部の拡大断面図、第3図は本発明の別の通用部分を
示す断面図、第4図は従来=「0ωさ −ぐp

Claims (1)

    【特許請求の範囲】
  1. (1)絶縁膜にコンタクトホールを形成してシリコン半
    導体あるいはシリコンを含有した導電体の表面を露出さ
    せ、 シリコンよりも酸化物の形成エネルギーの大きな元素か
    らなる還元用膜を少なくともコンタクトホールの露出部
    表面に形成し、 その後、上記コンタクトホールを埋めるようにシリコン
    層を形成し、 しかる後、上記シリコン半導体あるいはシリコンを含有
    した導電体の表面に生じているシリコン酸化膜を熱処理
    により上記還元用膜に還元させることを特徴とする半導
    体装置の製造方法
JP20543088A 1988-08-17 1988-08-17 半導体装置の製造方法 Pending JPH0254524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20543088A JPH0254524A (ja) 1988-08-17 1988-08-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20543088A JPH0254524A (ja) 1988-08-17 1988-08-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0254524A true JPH0254524A (ja) 1990-02-23

Family

ID=16506729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20543088A Pending JPH0254524A (ja) 1988-08-17 1988-08-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0254524A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202579A (en) * 1991-01-30 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having multilayer interconnection structure
US5346836A (en) * 1991-06-06 1994-09-13 Micron Technology, Inc. Process for forming low resistance contacts between silicide areas and upper level polysilicon interconnects

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202579A (en) * 1991-01-30 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having multilayer interconnection structure
US5312775A (en) * 1991-01-30 1994-05-17 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having multilayer interconnection structure
US5346836A (en) * 1991-06-06 1994-09-13 Micron Technology, Inc. Process for forming low resistance contacts between silicide areas and upper level polysilicon interconnects

Similar Documents

Publication Publication Date Title
JPS592352A (ja) 半導体装置の製造方法
JPH10223900A (ja) 半導体装置及び半導体装置の製造方法
JPH034527A (ja) 半導体素子の製造方法
US5366928A (en) Method of manufacturing a semiconductor device, in which a metal conductor track is provided on a surface of a semiconductor body
JPH04223341A (ja) 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法
JPH0254524A (ja) 半導体装置の製造方法
JPH023244A (ja) 半導体装置の製造方法
JPS6213075A (ja) 半導体装置
JP3067433B2 (ja) 半導体装置の製造方法
JP2747217B2 (ja) 半導体装置の製造方法
JPH02106971A (ja) 半導体集積回路装置の製造方法
JPS58155767A (ja) Mos型半導体装置の製造方法
JP2000164706A (ja) 半導体装置の製造方法
JPH0235773A (ja) 半導体装置
JPH0318034A (ja) 半導体装置の製造方法
JPH02222139A (ja) 半導体装置
JPS62190849A (ja) 半導体装置の製造方法
JPS63307779A (ja) Mos型半導体装置の製造方法
JPH02237073A (ja) 半導体装置の製造方法
JPS6167270A (ja) 半導体装置
JPS62224078A (ja) 半導体装置の製造方法
JPS63291437A (ja) 半導体装置
JPH01286468A (ja) 半導体装置の製造方法
JPS5846650A (ja) 電極配線の製造方法
JPS61276264A (ja) 半導体装置の製造方法