JPH0235773A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0235773A
JPH0235773A JP18592588A JP18592588A JPH0235773A JP H0235773 A JPH0235773 A JP H0235773A JP 18592588 A JP18592588 A JP 18592588A JP 18592588 A JP18592588 A JP 18592588A JP H0235773 A JPH0235773 A JP H0235773A
Authority
JP
Japan
Prior art keywords
film
gate electrode
silicide
layer
acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18592588A
Other languages
English (en)
Inventor
Shozo Okada
岡田 昌三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP18592588A priority Critical patent/JPH0235773A/ja
Publication of JPH0235773A publication Critical patent/JPH0235773A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、タングステン、モリブデン、タンタル、チタ
ン等の高融点金属あるいはチタンシリサイドをゲート電
極または配線に用いた半導体装置に関する。
従来の技術 タングステン、モリブデン、タンタル、チタン等の高融
点金属やチタンシリサイドをゲート電極材料として用い
た場合、これらの材料は洗浄に用いる酸やフッ酸に非常
に弱くエツチングされる為、通常の半導体装置の製法が
適用できなかった。そこで前記膜の耐酸性を向上させる
目的で前記膜の上層に耐酸性のタングステンシリサイド
膜、タンタルシリサイド膜、モリブデンシリサイド膜等
(以後これらの膜を耐酸性高融点金属シリサイド膜と害
<)を設けた構造が提案されている。(特願昭57−1
86341号公報)発明が解決しようとする課題 しかし、前記構造では熱処理によって上下の膜間の反応
が起こり、この結果前記多層膜の抵抗が増大することが
判明した。
それゆえ、本発明の目的は、前述した欠点を解消し、高
融点金属またはチタンシリサイドを用いたゲート電極ま
たは配線の耐酸性を向上させると共に前記多層膜の抵抗
の増大を防止するこ七である。
課題を解決するための手段 このような目的を達成するために、本発明においては、
例えばゲート電極構造あるいは配線構造として、高融点
金属あるいはチタンシリサイドの上にバリノ′メタノ1
としての窒化チタン層または炭化チタン層6七耐酸11
高融点金属シリサイド膜を連続して形成したものを用い
ることである。
作用 この技術的手段によると、下層の高融点金属あるいはチ
タンシリサイド′ドの上層に、窒化チタン層または炭化
チタ゛/層等のバリアメタル層と耐酸性高融点金属シリ
サイド膜を連続して形成している為、通常の半導体装置
の製法に用いる洗浄やフッ酸ユ、ソチング・を適用して
も耐酸性に強い構造になっている。また熱処理時に生じ
る下層膜と上層の耐酸性高融ぐλ金属;、ノリサイド膜
の反応による抵抗の増大も上層膜上下層膜の間に反応緩
和層とじてのバリアメタル層を介した構造になっている
為防止ひきる。
実施例 以下、本発明の〜実施例によるモリブデンシリサイド(
MoSix)−窒化チタン(′FiNx)−ヂタンジリ
ジイド(TiSix)−多結晶シリコンの多層ゲ・・・
トNチャンネルMO8集積回路の構造を、その製造工程
順に図面を参照しながら説明する。
まず第1図(a)のように、P型シリコン基板1の一表
面上に周知の選択酸化法でフィールドシリコン酸化膜2
を形成し、更にアクティブ領域に薄いゲートシリコン酸
化膜3を形成する。
次いで、全面に多結晶シリコン膜4を科学的気相成長法
(CVD)で形成し、しかる後リン(P)等の不純物を
拡散してその多結晶シリコン[4を低抵抗体にする。こ
の場合、ドープド多結晶シリコン膜という低抵抗体のも
のをCVDによって成長させれば、上記不純物拡散を省
略してもよい。
次いで、例えばスパッタリング法により、全面にチタン
シリサイド(TiSix)膜5を形成し、さらにこの後
、窒化チタン(TiNx)膜6、モリブデンシリサイド
(MoS i x)膜7を連続して形成する。
次いで第1図(b)のように、周知のホトリソ技術を用
いて上記のMoS 1x−TiNx−TiS ix−多
結晶シリコンを順次エツチングし、ゲート電極パターン
および必要に応じて配線パターンを形成する。この結果
、所定パターンのMoS i x7゜7a−TiNx6
.6a−TiS ix5.5a多結晶シリコン4,4a
からなるゲート電極及び配線を形成できる。
次に、全面にヒ素(As)、リン(P)などの不純物を
イオン打込みし、第1図(C)のように、シリコンウェ
ハー表面のアクティブ領域で、かつゲート電極におおわ
れていない部分にイオン打込層14を形成する。
次いで第1図(C)のように、全面に層間絶縁膜8を形
成する。続いて熱処理を行ない、前記のイオン打込みさ
れた不純物を活性化し、ソース層およびドレイン層9を
形成する。
次いで第1図(d)のように、周知のホトリソ技術を用
いソースおよびドレイン上にコンタクトホール10を設
ける。そして次に、全面に例えばスパッタ法によりアル
ミニウム膜を形成し、周知のホトリソ技術を用いて各々
の電極パターン11を形成する。
なお、ゲー]・材才4としC1MぐIS i x、WS
 i X+MoSixなどの耐酸性のある高融点シリサ
・tドT i N xまたはT1Cx−TiSix−多
結晶シJ TV 、−’からなる多層構造やMoS i
 x、WS i x。
MoS i xなどの耐酸性のある高融点シリサイドT
iNxまたはT i Cx−Mo、W、Ta、T iな
どの高融点金属またはTiSxの多層構造を用いること
ができ、種々の金属ゲートM I S半導体装置に適用
できることは明らかなことである。
発明の効果 本発明によれば、MIS半導体装置のゲート電極または
配線として、下層の高融点金属あるいはチタンシリサイ
ドの上層に、バリアメタル層と耐酸化性高融点金属シリ
サイド層を連続して形成している為、通常の酸類の処理
に強い。また下層膜と上層の耐酸化性高融点金属シリナ
イド層の熱処理による反応をバリアメタル層によって緩
和し”でいる為、低抵抗化の容易な構造が可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例による金属ゲートM OS集
債回路の製造方法を工程順に示した製造工程断面図であ
る。 4・・・・・・ゲート電極用多結晶シリコン膜、5・・
・・・・ゲート電極用チタンシリサイド膜、6・・・・
・・ゲート電極用窒化チタン膜、7・・・・・・ゲート
電極用モリブデンシリザイド膜、4a・・・・・・配線
用多結晶シリコン膜、5a・・・・・・配線用チタンシ
リサイド膜、6a・・・・・・配線用窒化チタン膜、7
a・・・・・・配線用モリブデンシリサイド膜、8・・
・・・・層間絶縁膜、9・・・・・・ソース、ドレイン
層、11・・・・・・アルミ、−ウム電極。

Claims (8)

    【特許請求の範囲】
  1. (1)高融点金属膜を第一の膜とし、前記膜上にバリア
    メタル層と耐酸性高融点シリサイド層を連続して形成し
    た構造を有することを特徴とする半導体装置。
  2. (2)第一の膜としてチタンシリサイドを用いたことを
    特徴とする特許請求の範囲第1項記載の半導体装置。
  3. (3)第一の膜の下層に多結晶シリコンを用いたことを
    特徴とする特許請求の範囲第2項記載の半導体装置。
  4. (4)バリアメタルに窒化チタンを用いたことを特徴と
    する特許請求の範囲第1項または第2項または第3項記
    載の半導体装置。
  5. (5)バリアメタルに炭化チタンを用いたことを特徴と
    する特許請求の範囲第1項または第2項または第3項記
    載の半導体装置。
  6. (6)耐酸性シリサイドにモリブデンシリサイドを用い
    たことを特徴とする特許請求の範囲第1項または第2項
    または第3項記載の半導体装置。
  7. (7)耐酸性シリサイドにタングステンシリサイドを用
    いたことを特徴とする特許請求の範囲第1項または第2
    項または第3項記載の半導体装置。
  8. (8)耐酸性シリサイドにタンタルシリサイドを用いた
    ことを特徴とする特許請求の範囲第1項または第2項ま
    たは第3項記載の半導体装置。
JP18592588A 1988-07-26 1988-07-26 半導体装置 Pending JPH0235773A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18592588A JPH0235773A (ja) 1988-07-26 1988-07-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18592588A JPH0235773A (ja) 1988-07-26 1988-07-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH0235773A true JPH0235773A (ja) 1990-02-06

Family

ID=16179275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18592588A Pending JPH0235773A (ja) 1988-07-26 1988-07-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH0235773A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945719A (en) * 1997-03-21 1999-08-31 Nec Corporation Semiconductor device having metal silicide layer
US6268272B1 (en) 1998-12-22 2001-07-31 Hyundai Electronics Industries Co., Ltd. Method of forming gate electrode with titanium polycide

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945719A (en) * 1997-03-21 1999-08-31 Nec Corporation Semiconductor device having metal silicide layer
US6268272B1 (en) 1998-12-22 2001-07-31 Hyundai Electronics Industries Co., Ltd. Method of forming gate electrode with titanium polycide

Similar Documents

Publication Publication Date Title
KR100302894B1 (ko) 이중(dual) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법
JPH0316178A (ja) 半導体装置およびその製造方法
JPH07120653B2 (ja) モノリシック集積回路の製造方法
JPS61144872A (ja) 半導体装置
KR0161380B1 (ko) 반도체장치의 트랜지스터 및 그 제조방법
KR100289372B1 (ko) 폴리사이드 형성방법
JPH0235773A (ja) 半導体装置
JP3420104B2 (ja) 抵抗素子の製造方法
JPS6358943A (ja) 電極・配線膜の構造
JP3196241B2 (ja) 半導体装置の製造方法
JPS6292470A (ja) 半導体装置
JP2563317B2 (ja) 半導体装置の製造方法
JPH0586653B2 (ja)
JP2790028B2 (ja) 半導体集積回路装置及び製造方法
JP2000133712A (ja) 半導体装置の製造方法
JPH02203565A (ja) 半導体装置及びその製造方法
JPH0235774A (ja) 半導体装置
JP2875575B2 (ja) 半導体素子の製造方法
JPH10340864A (ja) 積層形アモルファス・シリコンの形成方法
JPS62200747A (ja) 半導体装置の製造方法
JPH05267164A (ja) ケイ化物とのシリコン接点を備えた集積回路
JPH0254524A (ja) 半導体装置の製造方法
JPH05315559A (ja) 半導体装置
JPH02194653A (ja) Mis形トランジスタ
JPH07107926B2 (ja) 半導体容量素子の製造方法