JP2790028B2 - 半導体集積回路装置及び製造方法 - Google Patents
半導体集積回路装置及び製造方法Info
- Publication number
- JP2790028B2 JP2790028B2 JP5336929A JP33692993A JP2790028B2 JP 2790028 B2 JP2790028 B2 JP 2790028B2 JP 5336929 A JP5336929 A JP 5336929A JP 33692993 A JP33692993 A JP 33692993A JP 2790028 B2 JP2790028 B2 JP 2790028B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- silicide
- forming
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に配線の形成方法、及び配線層間膜の平坦化に
関する。
関し、特に配線の形成方法、及び配線層間膜の平坦化に
関する。
【０００２】
【従来の技術】従来の半導体集積回路装置の配線及び層
間構造は、図５，６に示す様に、シリコン基板１２上に
絶縁膜１３を形成後、高濃度に不純物（リン）をドープ
した多結晶シリコン膜を成長し、フォトリソグラフィー
技術、多結晶シリコンエッチングの技術を用い、下部配
線（Ｎ+ ドープ多結晶シリコン）１４を形成し、層間膜
として絶縁または高抵抗の多結晶シリコン１５を成長す
る。さらに多結晶シリコンの層間膜上に下部配線（Ｎ+
ドープ多結晶シリコン）１４と同様な方法で上部配線層
（Ｎ+ ドープ多結晶シリコン）１６を形成後、フォトリ
ソグラフィー技術、不純物注入技術を用い下部配線１４
と上部配線１６の接続を行う領域に上部配線１６を通し
てリンを注入する事により接続部（Ｎ+ 不純物注入領
域）１７を形成していた。図６は図５のＢ−Ｂ′の断面
図である。（特開平２−１３５７５７）第２の従来例を
図７，８に示す。シリコン基板１２上に絶縁膜１３を形
成後アルミを成長し、フォトリソグラフィー技術、アル
ミエッチング技術を用いてアルミをパターニングし、下
部配線（アルミ）１８を形成する。下部配線（アルミ）
１８と上部配線（アルミ）の間の層間膜は、平坦化の為
二酸化シリコン膜２２を厚く成長し、ＣＭＰ（Ｃｈｅｍ
ｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ）技術による加工を行い、更に二酸化シリコン膜２１
を成長した後、フォトリソグラフィー技術、酸化膜エッ
チング技術を用いてビアホールを形成し、タングステン
埋め込みによりビアホールを埋め込み接続部２０を形成
後、下部配線（アルミ）１８と同様に、上部配線（アル
ミ）１９を形成していた。図８は図７のＣ−Ｃ′の断面
図である。
間構造は、図５，６に示す様に、シリコン基板１２上に
絶縁膜１３を形成後、高濃度に不純物（リン）をドープ
した多結晶シリコン膜を成長し、フォトリソグラフィー
技術、多結晶シリコンエッチングの技術を用い、下部配
線（Ｎ+ ドープ多結晶シリコン）１４を形成し、層間膜
として絶縁または高抵抗の多結晶シリコン１５を成長す
る。さらに多結晶シリコンの層間膜上に下部配線（Ｎ+
ドープ多結晶シリコン）１４と同様な方法で上部配線層
（Ｎ+ ドープ多結晶シリコン）１６を形成後、フォトリ
ソグラフィー技術、不純物注入技術を用い下部配線１４
と上部配線１６の接続を行う領域に上部配線１６を通し
てリンを注入する事により接続部（Ｎ+ 不純物注入領
域）１７を形成していた。図６は図５のＢ−Ｂ′の断面
図である。（特開平２−１３５７５７）第２の従来例を
図７，８に示す。シリコン基板１２上に絶縁膜１３を形
成後アルミを成長し、フォトリソグラフィー技術、アル
ミエッチング技術を用いてアルミをパターニングし、下
部配線（アルミ）１８を形成する。下部配線（アルミ）
１８と上部配線（アルミ）の間の層間膜は、平坦化の為
二酸化シリコン膜２２を厚く成長し、ＣＭＰ（Ｃｈｅｍ
ｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ）技術による加工を行い、更に二酸化シリコン膜２１
を成長した後、フォトリソグラフィー技術、酸化膜エッ
チング技術を用いてビアホールを形成し、タングステン
埋め込みによりビアホールを埋め込み接続部２０を形成
後、下部配線（アルミ）１８と同様に、上部配線（アル
ミ）１９を形成していた。図８は図７のＣ−Ｃ′の断面
図である。
【０００３】
【発明が解決しようとする課題】従来例１は層間膜に多
結晶シリコン膜のみを使用している方法である。この方
法は、下層配線と上層配線の形成が、埋込等の特殊な工
程を必要とせずに行えるが、配線領域は平坦化されず、
多層配線時のフォトリソグラフィー工程でのフォーカス
マージンの減少、塗布膜の不均一な形成等の問題が発生
し、更に接続部の抵抗が高いという問題点があった。
結晶シリコン膜のみを使用している方法である。この方
法は、下層配線と上層配線の形成が、埋込等の特殊な工
程を必要とせずに行えるが、配線領域は平坦化されず、
多層配線時のフォトリソグラフィー工程でのフォーカス
マージンの減少、塗布膜の不均一な形成等の問題が発生
し、更に接続部の抵抗が高いという問題点があった。
【０００４】また従来例２では、配線領域を含め平坦化
が可能であるが、層間膜の平坦化、接続部のビアホール
形成・埋め込みに非常に多くの工程を要し、コスト、工
程、製造時間の増加という問題があった。
が可能であるが、層間膜の平坦化、接続部のビアホール
形成・埋め込みに非常に多くの工程を要し、コスト、工
程、製造時間の増加という問題があった。
【０００５】
【課題を解決するための手段】本発明は、半導体集積回
路装置を、半導体基板上に多結晶シリコン膜またはアモ
ルファスシリコン膜からなる第１のシリコン膜を形成す
る工程と、第１のシリコン膜上に第１の絶縁膜を形成す
る工程と、第１の絶縁膜を選択的に除去して第１のシリ
コン膜を一部露出させる工程と、全面に第１の高融点金
属膜を形成する工程と、露出した第１のシリコン膜と接
触している第１の高融点金属膜とを反応させて、表面の
高さが第１の絶縁膜の表面とほぼ等しい高さとなる第１
のケイ化物領域を形成する工程と、未反応の第１の高融
点金属膜のうち、少なくとも第１のケイ化物領域上の選
択された領域を除く当該第１の高融点金属膜を除去する
工程と、全面に多結晶シリコン膜またはアモルファスシ
リコン膜からなる第２のシリコン膜を形成する工程と、
第２のシリコン膜上に第２の絶縁膜を形成する工程と、
第２の絶縁膜を選択的に除去して第２のシリコン膜を一
部露出させる工程と、全面に第２の高融点金属膜を形成
する工程と、露出した第２のシリコン膜と接触している
第２の高融点金属膜とを反応させて第２のケイ化物領域
を形成するとともに、選択された第１の高融点金属膜と
第２のシリコン膜とを反応させて第１のケイ化物領域と
第２のケイ化物領域とを電気的に接続する第３のケイ化
物領域を形成する工程とで製造されることを特徴とす
る。
路装置を、半導体基板上に多結晶シリコン膜またはアモ
ルファスシリコン膜からなる第１のシリコン膜を形成す
る工程と、第１のシリコン膜上に第１の絶縁膜を形成す
る工程と、第１の絶縁膜を選択的に除去して第１のシリ
コン膜を一部露出させる工程と、全面に第１の高融点金
属膜を形成する工程と、露出した第１のシリコン膜と接
触している第１の高融点金属膜とを反応させて、表面の
高さが第１の絶縁膜の表面とほぼ等しい高さとなる第１
のケイ化物領域を形成する工程と、未反応の第１の高融
点金属膜のうち、少なくとも第１のケイ化物領域上の選
択された領域を除く当該第１の高融点金属膜を除去する
工程と、全面に多結晶シリコン膜またはアモルファスシ
リコン膜からなる第２のシリコン膜を形成する工程と、
第２のシリコン膜上に第２の絶縁膜を形成する工程と、
第２の絶縁膜を選択的に除去して第２のシリコン膜を一
部露出させる工程と、全面に第２の高融点金属膜を形成
する工程と、露出した第２のシリコン膜と接触している
第２の高融点金属膜とを反応させて第２のケイ化物領域
を形成するとともに、選択された第１の高融点金属膜と
第２のシリコン膜とを反応させて第１のケイ化物領域と
第２のケイ化物領域とを電気的に接続する第３のケイ化
物領域を形成する工程とで製造されることを特徴とす
る。
【０００６】上述した製造方法によれば、半導体基板
と、半導体基板上に形成され表面が第１の絶縁膜で覆わ
れた多結晶シリコン膜またはアモルファスシリコン膜か
らなる第１の層間絶縁膜と、第１の層間絶縁膜の表面か
ら埋め込まれて形成されたシリサイド配線であって、そ
の表面が第１の絶縁膜の表面とほぼ同一の高さである第
１のシリサイド配線と、第１の層間絶縁膜および第１の
シリサイド配線の上に形成され表面が第２の絶縁膜で覆
われた多結晶シリコン膜またはアモルファスシリコン膜
からなる第２の層間絶縁膜と、第２の層間絶縁膜の表面
から埋め込まれて形成された第２のシリサイド配線と、
第１のシリサイド配線と第２のシリサイド配線とを電気
的に接続する第３のシリサイド配線とを有する半導体集
積回路装置が得られる。
と、半導体基板上に形成され表面が第１の絶縁膜で覆わ
れた多結晶シリコン膜またはアモルファスシリコン膜か
らなる第１の層間絶縁膜と、第１の層間絶縁膜の表面か
ら埋め込まれて形成されたシリサイド配線であって、そ
の表面が第１の絶縁膜の表面とほぼ同一の高さである第
１のシリサイド配線と、第１の層間絶縁膜および第１の
シリサイド配線の上に形成され表面が第２の絶縁膜で覆
われた多結晶シリコン膜またはアモルファスシリコン膜
からなる第２の層間絶縁膜と、第２の層間絶縁膜の表面
から埋め込まれて形成された第２のシリサイド配線と、
第１のシリサイド配線と第２のシリサイド配線とを電気
的に接続する第３のシリサイド配線とを有する半導体集
積回路装置が得られる。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の半導体集積回路装置の一実施例の斜
視図である。半導体素子を形成するシリコン基板１上
に、二酸化シリコン膜２、不純物濃度が１Ｅ１５ｃｍ-3
以下である多結晶シリコン膜（以下ノンドープ多結晶シ
リコン膜３と記す）が形成され、ノンドープ多結晶シリ
コン膜３上部にＴｉの拡散により形成されたＴｉシリサ
イド配線５を持ち、このＴｉシリサイド配線５は、ノン
ドープ多結晶シリコン膜３上に形成された二酸化シリコ
ン膜４で分離された構造になっている。
る。図１は本発明の半導体集積回路装置の一実施例の斜
視図である。半導体素子を形成するシリコン基板１上
に、二酸化シリコン膜２、不純物濃度が１Ｅ１５ｃｍ-3
以下である多結晶シリコン膜（以下ノンドープ多結晶シ
リコン膜３と記す）が形成され、ノンドープ多結晶シリ
コン膜３上部にＴｉの拡散により形成されたＴｉシリサ
イド配線５を持ち、このＴｉシリサイド配線５は、ノン
ドープ多結晶シリコン膜３上に形成された二酸化シリコ
ン膜４で分離された構造になっている。
【０００８】この半導体装置においては、多結晶シリコ
ン膜３を層間絶縁膜として用い、その上部にシリサイド
による配線を形成しているので、配線の形成に伴う半導
体装置表面の非平坦化を防ぎ、またはきわめて小さく抑
えることができ、さらに、シリサイド配線５を二酸化シ
リコン膜４で分離する構造としているので、この二酸化
シリコン膜４が、シリサイド配線５による表面の非平坦
化を効果的に相殺し、高い精度で平坦な表面を維持する
効果を有している。この構造によれば、従って、非平坦
な表面に起因する上層配線の断線を防ぐことができ、ま
た、シリサイド配線を用いることで、さらに確実に上層
配線の信頼度を向上させることができる。また、この構
造を用いれば、半導体装置の信頼度を向上させるという
効果に加え容易に半導体装置を製造することができると
いう効果が得られる。
ン膜３を層間絶縁膜として用い、その上部にシリサイド
による配線を形成しているので、配線の形成に伴う半導
体装置表面の非平坦化を防ぎ、またはきわめて小さく抑
えることができ、さらに、シリサイド配線５を二酸化シ
リコン膜４で分離する構造としているので、この二酸化
シリコン膜４が、シリサイド配線５による表面の非平坦
化を効果的に相殺し、高い精度で平坦な表面を維持する
効果を有している。この構造によれば、従って、非平坦
な表面に起因する上層配線の断線を防ぐことができ、ま
た、シリサイド配線を用いることで、さらに確実に上層
配線の信頼度を向上させることができる。また、この構
造を用いれば、半導体装置の信頼度を向上させるという
効果に加え容易に半導体装置を製造することができると
いう効果が得られる。
【０００９】図２は、図１に示す基板構造を用いた２層
配線の半導体集積回路装置の製造方法を示す断面図であ
り、図３は、図２のフローによって形成された２層配線
の半導体集積回路装置の断面図である。製造に当たって
は、まず、シリコン基板１上に二酸化シリコン膜２、ノ
ンドープ多結晶シリコン３、Ｔｉシリサイド生成時のマ
スク用の二酸化シリコン膜４約５００オングストローム
を順に形成する（ａ）。次に、フォトリソグラフィー技
術、酸化膜エッチング技術を用い、下層配線を形成する
領域の二酸化シリコン膜４を選択的に除去する（ｂ）。
全面にＴｉ膜を４００オングストローム程度形成し
（ｃ）、７００°３０秒の熱処理する事により、ノンド
ープ多結晶シリコン３とＴｉ膜６が接触している領域の
み反応させて、Ｔｉシリサイドを５００オングストロー
ム程生成し、低抵抗の下層Ｔｉシリサイド配線５を形成
する（ｄ）。次に、フォトリソグラフィー技術、エッチ
ング技術を用い、下層配線と上層配線を接続する領域の
み、未反応のＴｉ膜を選択的に残す（ｅ）。更に、ノン
ドープ多結晶シリコン膜７、二酸化シリコン膜８を成長
し（ｆ）、下層Ｔｉシリサイド配線の形成（ｂ）〜
（ｄ）と同様の方法で二酸化シリコン膜８のパターニン
グ、Ｔｉ膜９を成長し（ｇ）、熱処理によるＴｉシリサ
イドの形成、未反応のＴｉ膜をエッチングし、図３に示
す様に、低抵抗のＴｉシリサイドによる下層Ｔｉシリサ
イド配線５、上層Ｔｉシリサイド配線１０、及びＴｉシ
リサイドの接続部１１を形成する。下層Ｔｉシリサイド
配線５と上層Ｔｉシリサイド配線１０を接続するＴｉシ
リサイドの接続部１１は、図２（ｇ）における未反応の
Ｔｉ膜６とノンドープ多結晶シリコン膜７の反応、及び
その直上Ｔｉ膜９とノンドープ多結晶シリコン膜７との
反応により、両方からＴｉシリサイドが生成されて接続
されたものである。
配線の半導体集積回路装置の製造方法を示す断面図であ
り、図３は、図２のフローによって形成された２層配線
の半導体集積回路装置の断面図である。製造に当たって
は、まず、シリコン基板１上に二酸化シリコン膜２、ノ
ンドープ多結晶シリコン３、Ｔｉシリサイド生成時のマ
スク用の二酸化シリコン膜４約５００オングストローム
を順に形成する（ａ）。次に、フォトリソグラフィー技
術、酸化膜エッチング技術を用い、下層配線を形成する
領域の二酸化シリコン膜４を選択的に除去する（ｂ）。
全面にＴｉ膜を４００オングストローム程度形成し
（ｃ）、７００°３０秒の熱処理する事により、ノンド
ープ多結晶シリコン３とＴｉ膜６が接触している領域の
み反応させて、Ｔｉシリサイドを５００オングストロー
ム程生成し、低抵抗の下層Ｔｉシリサイド配線５を形成
する（ｄ）。次に、フォトリソグラフィー技術、エッチ
ング技術を用い、下層配線と上層配線を接続する領域の
み、未反応のＴｉ膜を選択的に残す（ｅ）。更に、ノン
ドープ多結晶シリコン膜７、二酸化シリコン膜８を成長
し（ｆ）、下層Ｔｉシリサイド配線の形成（ｂ）〜
（ｄ）と同様の方法で二酸化シリコン膜８のパターニン
グ、Ｔｉ膜９を成長し（ｇ）、熱処理によるＴｉシリサ
イドの形成、未反応のＴｉ膜をエッチングし、図３に示
す様に、低抵抗のＴｉシリサイドによる下層Ｔｉシリサ
イド配線５、上層Ｔｉシリサイド配線１０、及びＴｉシ
リサイドの接続部１１を形成する。下層Ｔｉシリサイド
配線５と上層Ｔｉシリサイド配線１０を接続するＴｉシ
リサイドの接続部１１は、図２（ｇ）における未反応の
Ｔｉ膜６とノンドープ多結晶シリコン膜７の反応、及び
その直上Ｔｉ膜９とノンドープ多結晶シリコン膜７との
反応により、両方からＴｉシリサイドが生成されて接続
されたものである。
【００１０】図４に図３のＡ−Ａ′における断面図を示
す。下層Ｔｉシリサイド配線で未反応のＴｉ膜が残され
た領域のみＴｉシリサイドの接続部が形成され、電気的
に接続されている。
す。下層Ｔｉシリサイド配線で未反応のＴｉ膜が残され
た領域のみＴｉシリサイドの接続部が形成され、電気的
に接続されている。
【００１１】本実施例においてノンドープ多結晶シリコ
ン膜としたが、アモルファスシリコン膜、低濃度にドー
プした多結晶シリコン膜でも同様であり、膜形成時、ま
たは、形成後に酸素を２〜４Ｅ２２個／ｃｍ3 導入する
と、さらに絶縁性が高まる。また、シリサイドの配線を
形成する際の高融点金属は、Ｔｉに代わって、Ｍｏ，
Ｗ，Ｐｔでも良い。
ン膜としたが、アモルファスシリコン膜、低濃度にドー
プした多結晶シリコン膜でも同様であり、膜形成時、ま
たは、形成後に酸素を２〜４Ｅ２２個／ｃｍ3 導入する
と、さらに絶縁性が高まる。また、シリサイドの配線を
形成する際の高融点金属は、Ｔｉに代わって、Ｍｏ，
Ｗ，Ｐｔでも良い。
【００１２】
【発明の効果】以上説明したように、本発明は層間を多
結晶シリコン膜またはアモルファスシリコン膜と、絶縁
膜の構造とし、配線層をその絶縁膜によって分離される
シリサイド層として形成しているので、配線層に起因す
る半導体装置表面の非平坦化を防止し、またはごくわず
かに抑えることができ、従って、多層配線時にもフォト
リソグラフィー工程でのフォーカスマージンを大きくと
ることができ、また塗布膜の不均一な形成を生じること
もなく、非平坦な表面による配線の断線等が生じる恐れ
がない。
結晶シリコン膜またはアモルファスシリコン膜と、絶縁
膜の構造とし、配線層をその絶縁膜によって分離される
シリサイド層として形成しているので、配線層に起因す
る半導体装置表面の非平坦化を防止し、またはごくわず
かに抑えることができ、従って、多層配線時にもフォト
リソグラフィー工程でのフォーカスマージンを大きくと
ることができ、また塗布膜の不均一な形成を生じること
もなく、非平坦な表面による配線の断線等が生じる恐れ
がない。
【００１３】また、シリサイドによる配線の形成を行う
ので工程の複雑化をまねくことがなく、効率的に、信頼
度の高い装置を製造することができる。
ので工程の複雑化をまねくことがなく、効率的に、信頼
度の高い装置を製造することができる。
【図１】本発明の一実施例の斜視図
【図２】本発明の第２の実施例である半導体集積回路の
製造フローを示す断面図
製造フローを示す断面図
【図３】本発明の第２の実施例である半導体集積回路装
置の断面図
置の断面図
【図４】図３のＡ−Ａ′断面図
【図５】従来例１の断面図
【図６】図５のＢ−Ｂ′断面図
【図７】従来例２の断面図
【図８】図７のＣ−Ｃ′断面図
１，１２ シリコン基板 ２，４，８，２１，２２ 二酸化シリコン膜 ３，７ ノンドープ多結晶シリコン膜 ５ 下層Ｔｉシリサイド配線（Ｔｉシリサイド配線） ６，９ Ｔｉ膜 １０ 上層Ｔｉシリサイド配線 １１ Ｔｉシリサイド接続部 １３ 絶縁膜 １４ 下部配線（Ｎ＋ドープ多結晶シリコン） １５ 多結晶シリコン １６ 上部配線（Ｎ＋ドープ多結晶シリコン） １７ 接続部（Ｎ＋不純物注入領域） １８ 下部配線（アルミ） １９ 上部配線（アルミ） ２０ タングステン埋込スルーホール
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 29/40 - 29/51
Claims (13)
- 【請求項１】半導体基板上に多結晶シリコン膜またはア
モルファスシリコン膜からなる第１のシリコン膜を形成
する工程と、前記第１のシリコン膜上に第１の絶縁膜を
形成する工程と、前記第１の絶縁膜を選択的に除去して
前記第１のシリコン膜を一部露出させる工程と、全面に
少なくとも前記第１の絶縁膜よりも厚く第１の高融点金
属膜を形成する工程と、露出した前記第１のシリコン膜
と接触している前記第１の高融点金属膜とを反応させ
て、表面の高さが前記第１の絶縁膜の表面とほぼ等しい
高さとなる第１のケイ化物領域を形成する工程とを含む
ことを特徴とする半導体集積回路装置の製造方法。 - 【請求項２】少なくとも前記第１のケイ化物領域上に選
択的に前記第１の高融点金属膜を形成する工程と、全面
に多結晶シリコン膜またはアモルファスシリコン膜から
なる第２のシリコン膜を形成する工程と、前記第２のシ
リコン膜上に第２の絶縁膜を形成する工程と、前記第２
の絶縁膜を選択的に除去して前記第２のシリコン膜を一
部露出させる工程と、全面に第２の高融点金属膜を形成
する工程と、露出した前記第２のシリコン膜と接触して
いる前記第２の高融点金属膜とを反応させて第２のケイ
化物領域を形成するとともに、前記第１のケイ化物領域
上の前記第１の高融点金属膜と前記第２のシリコン膜と
を反応させて前記第１のケイ化物領域と前記第２のケイ
化物領域とを電気的に接続する第３のケイ化物領域を形
成する工程とを含むことを特徴とする請求項１記載の半
導体集積回路装置の製造方法。 - 【請求項３】半導体基板上に多結晶シリコン膜またはア
モルファスシリコン膜からなる第１のシリコン膜を形成
する工程と、前記第１のシリコン膜上に第１の絶縁膜を
形成する工程と、前記第１の絶縁膜を選択的に除去して
前記第１のシリコン膜を一部露出させる工程と、全面に
少なくとも前記第１の絶縁膜よりも厚く第１の高融点金
属膜を形成する工程と、露出した前記第１のシリコン膜
と接触している前記第１の高融点金属膜とを反応させ
て、表面の高さが前記第１の絶縁膜の表面とほぼ等しい
高さとなる第１のケイ化物領域を形成する工程と、未反
応の前記第１の高融点金属膜のうち、少なくとも前記第
１のケイ化物領域上の選択された領域を除く当該第１の
高融点金属膜を除去する工程と、全面に多結晶シリコン
膜またはアモルファスシリコン膜からなる第２のシリコ
ン膜を形成する工程と、前記第２のシリコン膜上に第２
の絶縁膜を形成する工程と、前記第２の絶縁膜を選択的
に除去して前記第２のシリコン膜を一部露出させる工程
と、全面に第２の高融点金属膜を形成する工程と、露出
した前記第２のシリコン膜と接触している前記第２の高
融点金属膜とを反応させて第２のケイ化物領域を形成す
るとともに、前記選択された領域の前記第１の高融点金
属膜と前記第２のシリコン膜とを反応させて前記第１の
ケイ化物領域と前記第２のケイ化物領域とを電気的に接
続する第３のケイ化物領域を形成する工程とを含むこと
を特徴とする半導体集積回路装置の製造方法。 - 【請求項４】前記半導体基板と前記第１のシリコン膜と
の間に第３の絶縁膜を形成する工程をさらに含むことを
特徴とする請求項１，２または３記載の半導体集積回路
装置の製造方法。 - 【請求項５】前記半導体集積回路装置は多層配線構造を
とる半導体集積回路装置であり、前記第１のケイ化物領
域は下層配線となり、前記第２のケイ化物領域は上層配
線となり、前記第１および第２のシリコン膜は層間絶縁
膜となることを特徴とする請求項２，３または４記載の
半導体集積回路の製造方法。 - 【請求項６】半導体基板上に下層絶縁膜を形成後第１の
多結晶シリコン膜を形成する工程と、前記第１の多結晶
シリコン膜上に第１の上層絶縁膜を形成する工程と、前
記第１の上層絶縁膜を下部配線層を形成する領域のみ選
択的に除去する工程と、前記第１の上層絶縁膜上及び前
記第１の多結晶シリコン膜が露出した領域上全体に第１
の高融点金属膜を形成する工程と、熱処理により、前記
下部配線層を形成する領域のみ前記第１の高融点金属膜
のケイ化物をその表面が前記第１の上層絶縁膜の表面と
ほぼ同じ高さになるように形成する工程と、未反応の前
記第１の高融点金属膜を選択的に除去する工程とを含む
ことを特徴とする半導体集積回路装置の製造方法。 - 【請求項７】前記第１の高融点金属膜のケイ化物を形成
する工程において前記第１の高融点金属膜のケイ化物上
に未反応の前記第１の高融点金属膜を残存させ、前記未
反応の前記第１の高融点金属膜を選択的に除去する工程
において前記下部配線層と上部配線層とを電気的に接続
する領域の前記第１の高融点金属膜のケイ化物上を除い
て前記未反応の前記第１の高融点金属膜を選択的に除去
し、その後、全面に第２の多結晶シリコン膜を成長させ
た後、全面に第２の上層絶縁膜を形成する工程と、前記
第２の上層絶縁膜の少なくとも前記下部配線層と電気的
に接続する領域を含む前記上部配線層を形成する領域を
選択的に除去する工程と、全面に第２の高融点金属膜を
形成する工程と、熱処理により、前記第２の高融点金属
膜と前記第２の多結晶シリコン膜とを反応させて前記第
２の多結晶シリコン膜の表面の前記上部配線層を形成す
る領域に前記第２の高融点金属膜のケイ化物を形成する
と同時に、前記未反応の前記第１の高融点金属膜と前記
第２の多結晶シリコン膜とを反応させて前記下部配線層
と前記上部配線層を電気的に接続する領域に前記第１の
高融点金属膜のケイ化物を前記第２の高融点金属膜のケ
イ化物に達するように形成する工程と、未反応の前記第
２の高融点金属膜を除去する工程とをさらに含むこと特
徴とする請求項６記載の半導体集積回路装置の製造方
法。 - 【請求項８】前記第１または第２の多結晶シリコン膜の
かわりに、アモルファスシリコン膜を用いることを特徴
とする請求項６または７記載の半導体集積回路装置の製
造方法。 - 【請求項９】前記多結晶シリコン膜または前記アモルフ
ァスシリコン膜の不純物濃度が１Ｅ１５ｃｍ-3以下であ
ることを特徴とする請求項１，２，３，４，５，６，７
または８記載の半導体集積回路装置の製造方法。 - 【請求項１０】前記多結晶シリコン膜または前記アモル
ファスシリコン膜に、１Ｅ２１〜１Ｅ２２個／ｃｍ3の
酸素を不純物として含むことを特徴とする請求項１，
２，３，４，５，６，７または８記載の半導体集積回路
装置の製造方法。 - 【請求項１１】前記第１および第２の高融点金属膜がＴ
ｉ，Ｍｏ，Ｐｔのいずれかであることを特徴とする請求
項２，３，４，５，６，７，８，９，または１０記載の
半導体集積回路装置の製造方法。 - 【請求項１２】半導体基板と、前記半導体基板上に形成
され表面が第１の絶縁膜で覆われた多結晶シリコン膜ま
たはアモルファスシリコン膜からなる第１の層間絶縁膜
と、前記第１の層間絶縁膜の表面から埋め込まれて形成
されたシリサイド配線であって、その表面が前記第１の
絶縁膜の表面とほぼ同一の高さである第１のシリサイド
配線と、前記第１の層間絶縁膜および前記第１のシリサ
イド配線の上に形成され表面が第２の絶縁膜で覆われた
多結晶シリコン膜またはアモルファスシリコン膜からな
る第２の層間絶縁膜と、前記第２の層間絶縁膜の表面か
ら埋め込まれて形成された第２のシリサイド配線と、前
記第１のシリサイド配線と前記第２のシリサイド配線と
を電気的に接続する第３のシリサイド配線とを有するこ
とを特徴とする半導体集積回路装置。 - 【請求項１３】前記第１および第２の絶縁膜が二酸化シ
リコン膜であることを特徴とする請求項１２記載の半導
体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5336929A JP2790028B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体集積回路装置及び製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5336929A JP2790028B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体集積回路装置及び製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07201987A JPH07201987A (ja) | 1995-08-04 |
| JP2790028B2 true JP2790028B2 (ja) | 1998-08-27 |
Family
ID=18303938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5336929A Expired - Lifetime JP2790028B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体集積回路装置及び製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2790028B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016174016A (ja) * | 2015-03-16 | 2016-09-29 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0482220A (ja) * | 1990-07-25 | 1992-03-16 | Sony Corp | 半導体装置の製造方法 |
-
1993
- 1993-12-28 JP JP5336929A patent/JP2790028B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07201987A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3042857B2 (ja) | ケイ素集積回路に高導電率領域を形成する方法 | |
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPS63291462A (ja) | ポリサイド半導体素子を製造する方法および半導体素子 | |
| JPH0434966A (ja) | 半導体装置の製造方法 | |
| JP2004071927A (ja) | 半導体装置 | |
| JP3321864B2 (ja) | 半導体装置とその製法 | |
| JP3023853B2 (ja) | 半導体装置の製造方法 | |
| JPH07147329A (ja) | 半導体装置 | |
| JP2790028B2 (ja) | 半導体集積回路装置及び製造方法 | |
| JP2828438B2 (ja) | 半導体素子のポリサイド層形成方法 | |
| JP2867934B2 (ja) | 半導体装置及びその製造方法 | |
| JPS60178666A (ja) | 半導体装置の製造方法 | |
| US6313535B1 (en) | Wiring layer of a semiconductor integrated circuit | |
| JPH0564469B2 (ja) | ||
| JPH02186625A (ja) | 半導体装置の製造方法 | |
| JP2596848B2 (ja) | 半導体装置の製造方法 | |
| JP2720567B2 (ja) | 半導体装置の製造方法 | |
| JPH0235773A (ja) | 半導体装置 | |
| JP2556155B2 (ja) | 半導体装置の製造方法 | |
| JP2822382B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07111969B2 (ja) | 半導体装置の製造方法 | |
| JP3938261B2 (ja) | 半導体抵抗素子及びその製造方法 | |
| JP3084738B2 (ja) | 半導体装置 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980512 |