JP3938261B2 - 半導体抵抗素子及びその製造方法 - Google Patents
半導体抵抗素子及びその製造方法 Download PDFInfo
- Publication number
- JP3938261B2 JP3938261B2 JP27186099A JP27186099A JP3938261B2 JP 3938261 B2 JP3938261 B2 JP 3938261B2 JP 27186099 A JP27186099 A JP 27186099A JP 27186099 A JP27186099 A JP 27186099A JP 3938261 B2 JP3938261 B2 JP 3938261B2
- Authority
- JP
- Japan
- Prior art keywords
- type impurity
- impurity region
- polycrystalline silicon
- silicon layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、安定性のある半導体抵抗素子として多結晶シリコンを用いた半導体抵抗素子に関するものであり、特に1kΩ/□以上の高抵抗値の半導体抵抗素子に関するものである。
【0002】
【従来の技術】
図1は従来の半導体抵抗素子を示す構造断面図である。
半導体基板1上にシリコン酸化膜3が形成されており、さらにその上に、N型不純物が注入されて半導体抵抗素子を構成する多結晶シリコン層5が形成されている。多結晶シリコン層5は、低濃度N型不純物領域5aと、メタル配線とのオーミック接触を形成すべく低濃度N型不純物領域5aの両端に形成された高濃度N型不純物領域5b,5bから構成されている。シリコン酸化膜3上及び多結晶シリコン層5上には層間絶縁膜7が形成され、さらにその上にメタル配線9,9が形成されている。メタル配線9,9は、高濃度N型不純物領域5b,5b上の層間絶縁膜7に形成されたコンタクト穴11,11を介して、高濃度N型不純物領域5b,5bに接続されている。
【0003】
図1に示すような、いずれかの導電型の不純物のみで形成された半導体抵抗素子では、50kΩ/□以上の抵抗を形成すべく低濃度不純物領域5aの不純物濃度を薄くして形成すると、抵抗値が後の工程の熱処理等によって大きく変動し、所望する抵抗値が安定して得られないという問題があった。さらに、高濃度不純物領域5bが形成されているので、熱処理時における高濃度不純物領域5bの不純物の拡散によって低濃度不純物領域5bが両側から8〜12μmも狭くなるので少なくとも20μm以上の長さが必要となり、所望する抵抗値を得るにはかなり長い半導体抵抗素子となっていた。
【0004】
このような問題を解決すべく、第1導電型不純物領域の両側に第2導電型不純物領域が形成された多結晶シリコンからなる半導体抵抗素子が提案されている。図2はその半導体抵抗素子を示す構成断面図であり、(A)は(B)のA−A線に沿った断面図、(B)は(A)のB−B線に沿った断面図である。
半導体基板1上にシリコン酸化膜3が形成されており、さらにその上に、半導体抵抗素子を構成する多結晶シリコン層13が形成されている。多結晶シリコン層13は、低濃度N型不純物領域13aと、その両端にPN結合を形成して配置された高濃度P型不純物領域13b,13bから構成されている。低濃度N型不純物領域13aと高濃度P型不純物拡散層13b,13bの2つのPN接合面は、多結晶シリコン層13の側面に一部露出している。シリコン酸化膜3上及び多結晶シリコン層13上には層間絶縁膜7が形成され、さらにその上にメタル配線9,9が形成されている。メタル配線9,9は、高濃度P型不純物領域13b,13b上の層間絶縁膜7に形成されたコンタクト穴11,11を介して、高濃度P型不純物領域13b,13bに接続されている。
【0005】
このような半導体抵抗素子では、高濃度P型不純物領域13b,13b間に電圧がかかると2つのPN接合が逆方向と順方向で対向する構造になっているので、低濃度N型不純物領域13aの濃度を制御することによって逆方向電流値を設定でき、その逆方向電流値の大きさによって抵抗値の大きさを定義できる。この半導体抵抗素子では、図1に示した半導体抵抗素子のように低濃度N型不純物領域5aの長さで抵抗値が決まるのではなく、PN接合が存在するいずれかの部分のみで抵抗値が決まるので、低濃度N型不純物領域13aをかなり短く形成することができる。また、2つのPN接合が逆方向と順方向で対向する構造になっているので、双方向抵抗素子として扱うことができる。
【0006】
【発明が解決しようとする課題】
しかし、図2に示す半導体抵抗素子では、低濃度N型不純物領域13aと高濃度P型不純物領域13b,13bのPN接合面の一部が多結晶シリコン層13の側壁に露出しているので、高電圧下では、PN接合面が露出している多結晶シリコン層13の角の部分での接合リーク電流が大きくなって抵抗値が安定せず、使用できないという問題があった。
そこで本発明は、接合リーク電流を抑制し、高電圧下でも使用し得る半導体抵抗素子を提供することを目的とするものである。
【0007】
【課題を解決するための手段】
本発明に係る半導体抵抗素子は、第1導電型不純物領域の両端側に、配線と接触する第2導電型不純物領域がそれぞれ形成された多結晶シリコン層からなり、第2導電型領域はPN接合面が多結晶シリコン層の側面に露出しないように前記第1導電型不純物領域内に形成されている半導体抵抗素子である。
【0008】
第2導電型領域は第1導電型領域と第2導電型領域のPN接合面が多結晶シリコン層の側面に露出しないように形成されているので、多結晶シリコン層の側面からの接合リーク電流を防止することができ、高電圧下でも使用することができる。
【0009】
本発明に係る半導体抵抗素子の参考例は、N型不純物が1×1016cm-3以下の濃度で注入された多結晶シリコン層の両端側にメタル配線がそれぞれ直接接触されてショットキー接合を形成してなる半導体抵抗素子である。
【0010】
ショットキー接合にはショットキー障壁が存在し、整流作用が発生するので、2つのショットキーダイオードが逆方向と順方向で対向する構造になる。多結晶シリコン層のN型不純物濃度を制御することによって、ショットキーダイオードの逆方向電流の大きさを設定でき、その逆方向電流値によって抵抗値が決まる半導体抵抗素子を形成することができる。
この半導体抵抗素子では、PN接合は存在しないので、図2の従来技術のように接合リーク電流が流れることはない。さらに、メタル配線とのオーミック接触用の不純物領域が存在しないので、微細化を実現することができる。
【0011】
本発明の半導体抵抗素子の製造方法は、以下の工程(A)〜(E)を含むものである。
(A)半導体基板上にシリコン酸化膜を形成し、さらにその上に多結晶シリコン層を形成する工程、
(B)多結晶シリコン層に第1導電型不純物を注入して第1導電型不純物領域を形成した後、多結晶シリコン層を半導体抵抗素子形状に加工する工程、
(C)多結晶シリコン層を層間絶縁膜で覆った後、第1導電型不純物領域上で、かつ第1導電型不純物領域の両端側に対応する位置の層間絶縁膜に配線引出し用のコンタクト穴を形成する工程、
(D)第1導電型不純物領域に、コンタクト穴を介して、第2導電型不純物を注入した後、熱処理を施して、PN接合面が多結晶シリコン層の側面に露出しないように第2導電型不純物領域を形成する工程、
(E)コンタクト穴内及び前記層間絶縁膜上にメタル配線を形成する工程。
【0012】
本発明に係る半導体抵抗素子の製造方法によれば、PN接合面が多結晶シリコン層の側面に露出していない半導体抵抗素子を形成することができるとともに、第2導電型不純物領域を形成した後にコンタクト穴を形成する場合に比較して、写真製版時における第2導電型不純物領域とコンタクト穴のアライメントずれを考慮する必要がなくなり、さらに第2不純物領域の第1不純物領域への拡散を最小限に抑えることができるので、微細化を実現することができる。
【0013】
【発明の実施の形態】
本発明の半導体抵抗素子において、第1導電型不純物領域はN型不純物領域であり、第2導電型不純物領域はP型不純物領域であることが好ましい。
その結果、第2導電型不純物領域としてのP型不純物領域とメタル配線とのオーミック接触を形成する際に、P型不純物領域の不純物濃度を比較的低濃度に設定できるので、高抵抗値を得るべく第1導電型不純物領域としてのN型不純物領域の不純物濃度を低濃度にしても、P型不純物領域の不純物濃度を低濃度にして高耐圧のPN接合を形成することができる。さらに、P型不純物領域の不純物濃度を低濃度にした場合には、P型不純物のN型不純物領域への拡散を抑えることができるので、微細化を実現することができる。
【0014】
【実施例】
図3は、半導体抵抗素子の一実施例を示す構成断面図であり、(A)は(B)のA−A線に沿った断面図、(B)は(A)のB−B線に沿った断面図である。
半導体基板1上にシリコン酸化膜3が形成されており、さらにその上に、多結晶シリコン層15が形成されている。多結晶シリコン層15は、低濃度N型不純物領域(第1導電型不純物領域)15aと、低濃度N型不純物領域15aの両端側にPN結合を形成して配置された高濃度P型不純物領域(第2導電型不純物領域)15b,15bから構成されている。高濃度P型不純物領域15b,15bは、低濃度N型不純物領域15aとのPN接合面が多結晶シリコン層15の側壁に露出しない位置に形成されている。シリコン酸化膜3上及び多結晶シリコン層15上には層間絶縁膜7が形成され、さらにその上にメタル配線9,9が形成されている。メタル配線9,9は、高濃度P型不純物領域15b,15b上の層間絶縁膜7に形成されたコンタクト穴11,11を介して、高濃度P型不純物領域15b,15bに接続されている。
【0015】
図4は、この実施例の製造方法を示す工程断面図である。図4を用いて、この実施例の製造工程を説明する。
(A)半導体基板1上にシリコン酸化膜3を形成し、さらにその上に不純物を含まない多結晶シリコン層14を約200〜600nmの厚さに成長させる。
(B)多結晶シリコン層14に例えばN型不純物としてリンを5×1012〜5×1014cm-2のドーズ量で注入して多結晶シリコン層(低濃度N型不純物領域)15aを形成する。その後、その多結晶シリコン層15aをレジストパターンニングによってドライエッチングして所望の形状に加工する。
【0016】
(C)多結晶シリコン層15aを絶縁するために、シリコン酸化膜からなる層間絶縁膜7で覆い、多結晶シリコン層15aの両端側に対応する位置の層間絶縁膜7に配線引出し用のコンタクト穴11,11を形成する。コンタクト穴11,11は、それらの底面が、次の工程(D)で形成する高濃度P型不純物領域15b,15bが多結晶シリコン層15aの側面に露出しないように、多結晶シリコン層15aの隣接する側面からある一定以上の間隔をもって位置するように形成されている。
【0017】
(D)多結晶シリコン層15aに、コンタクト穴11,11を介して、例えばP型不純物としてボロンを5×1014〜5×1015cm-2のドーズ量で注入した後、900℃の処理温度で30分間程度の熱処理を施して、高濃度P型不純物領域15b,15bを形成する。これにより、図3に示す多結晶シリコン層15、低濃度N型不純物領域15aも形成される。
その後、図3に示すように、コンタクト穴11,11内及び層間絶縁膜7上にメタル配線9,9を形成する。
【0018】
この実施例では、メタル配線9,9を介して、高濃度P型不純物領域15b,15b間に電圧を印加すると、低濃度N型不純物領域15aと高濃度P型不純物領域15b,15bの接合面に形成される2つのPN接合が逆方向と順方向で対向して形成され、いずれかのPN接合によって抵抗が構成される。このとき、図2に示す従来の半導体抵抗素子のように多結晶シリコン層15の側壁にPN接合面が露出していないので、接合リーク電流を抑制することができ、高電圧下でも使用することができる。
【0019】
さらに、メタル配線9,9と接触する不純物領域として、P型不純物を注入した高濃度P型不純物領域15b,15bを用いることにより、高濃度P型不純物領域15b,15bとメタル配線9,9とのオーミック接触を形成する際の高濃度P型不純物領域15b,15bの不純物濃度を比較的低濃度に設定できるので、高耐圧のPN接合を形成することができる。さらに、高濃度P型不純物領域の不純物濃度を低濃度にした場合には、P型不純物の低濃度N型不純物領域15aへの拡散を抑えることができるので、微細化を実現することができる。
【0020】
図4に示す製造方法によれば、高濃度P型不純物領域15b,15bは、層間絶縁膜7にコンタクト穴11,11を形成した後、層間絶縁膜7をマスクにして低濃度N型不純物領域15aにボロンを注入して形成しているので、高濃度P型不純物領域15b,15bとコンタクト穴11,11のアライメントずれを考慮する必要がなくなり、さらに高濃度P型不純物領域15b,15bの低濃度N型不純物領域15aへの拡散を最小限にすることができるので、微細化を実現することができる。
【0021】
上記の半導体抵抗素子の実施例及び製造方法の実施例では、第1導電型不純物領域に注入する不純物としてN型不純物であるリンを用い、第2導電型不純物領域に注入する不純物としてP型不純物であるボロンを用いているが、本発明はこれに限定されるものではなく、他のN型不純物及び他のP型不純物を用いてもよい。また、第1導電型不純物領域に注入する不純物としてP型不純物を用い、第2導電型不純物領域に注入する不純物としてN型不純物を用いてもよい。
【0022】
図5は、半導体抵抗素子の参考例を示す構成断面図であり、(A)は(B)のA−A線に沿った断面図、(B)は(A)のB−B線に沿った断面図である。
半導体基板1上にシリコン酸化膜3が形成されており、さらにその上に、多結晶シリコン層17が形成されている。多結晶シリコン層17は、低濃度N型不純物領域から構成されている。シリコン酸化膜3上及び多結晶シリコン層17上には層間絶縁膜7が形成され、さらにその上にメタル配線9,9が形成されている。メタル配線9,9は、多結晶シリコン層17の両端側の上方に位置する層間絶縁膜7に形成されたコンタクト穴11,11を介して、多結晶シリコン層17に接続されている。
【0023】
図6は、この参考例の工程断面図である。図6を用いて、この参考例の製造工程を説明する。
(A)半導体基板1上にシリコン酸化膜3を形成し、さらにその上に不純物を含まない多結晶シリコン層14を約200〜600nmの厚さに成長させる。
(B)多結晶シリコン層14に例えばN型不純物としてリンを1×1012〜1×1013cm-2のドーズ量で注入した後、その多結晶シリコン層をレジストパターンニングによってドライエッチングして所望の形状に加工し、多結晶シリコン層17を形成する。
【0024】
(C)多結晶シリコン層17を絶縁するために、シリコン酸化膜からなる層間絶縁膜7で覆い、多結晶シリコン層17の両端側に対応する位置の層間絶縁膜7に配線引出し用のコンタクト穴11,11を形成する。
その後、図5に示すように、コンタクト穴11,11内及び層間絶縁膜7上にメタル配線9,9を形成し、多結晶シリコン層17に直接メタル配線9,9を接触させて、ショットキー接合を形成する。
【0025】
この参考例では、メタル配線9,9間に電圧を印加すると、低濃度N型不純物領域17とメタル配線9,9の接合面に形成される2つのショットキーダイオードが逆方向と順方向で対向して形成され、いずれかのショットキーダイオードによって抵抗が構成される。このとき、PN接合は存在しないので、図2の従来技術のように接合リーク電流が流れることはない。さらに、オーミック接触用の不純物領域が存在しないので、製造工程を短縮することができるとともに、半導体抵抗素子をさらに微細化を実現することができる。
【0026】
【発明の効果】
本発明に係る半導体抵抗素子は、第1導電型不純物領域の両端側に、配線と接触する第2導電型不純物領域がそれぞれ形成された多結晶シリコン層からなり、第2導電型領域は第1導電型領域と第2導電型領域の接合面が多結晶シリコン層の側面に露出しないように形成されているので、多結晶シリコン層の側面からの接合リーク電流を防止することができ、高電圧下でも使用することができる。
【0027】
半導体抵抗素子において、第1導電型不純物領域としてN型不純物領域を用い、第2導電型不純物領域としてP型不純物領域を用いるようにすれば、P型不純物領域とメタル配線とのオーミック接触を形成する際に、P型不純物領域の不純物濃度を比較的低濃度に設定できるので、高抵抗値かつ高耐圧の半導体抵抗素子を形成することができる。さらに、P型不純物領域の不純物濃度を低濃度にした場合には、P型不純物のN型不純物領域への拡散を抑えることができるので、微細化を実現することができる。
【0028】
本発明の製造方法では、半導体基板上にシリコン酸化膜を形成し、さらにその上に多結晶シリコン層を形成し、その多結晶シリコン層に第1導電型不純物を注入して第1導電型不純物領域を形成した後、多結晶シリコン層を半導体抵抗素子形状に加工し、多結晶シリコン層を層間絶縁膜で覆った後、第1導電型不純物領域上で、かつ第1導電型不純物領域の両端側に対応する位置の層間絶縁膜に配線引出し用のコンタクト穴を形成し、第1導電型不純物領域に、コンタクト穴を介して、第2導電型不純物を注入した後、熱処理を施して、PN接合面が多結晶シリコン層の側面に露出しないように第2導電型不純物領域を形成し、コンタクト穴内及び前記層間絶縁膜上にメタル配線を形成ようにしたので、PN接合面が多結晶シリコン層の側面に露出していない半導体抵抗素子を形成することができるとともに、第2導電型不純物領域を形成した後にコンタクト穴を形成する場合に比較して、写真製版時における第2導電型不純物領域とコンタクト穴のアライメントずれを考慮する必要がなくなり、さらに第2不純物領域の第1不純物領域への拡散を最小限に抑えることができるので、微細化を実現することができる。
【図面の簡単な説明】
【図1】 従来の半導体抵抗素子を示す構造断面図である。
【図2】 第1導電型不純物領域の両側に第2導電型不純物領域が形成された多結晶シリコンからなる従来の半導体抵抗素子を示す構成断面図であり、(A)は(B)のA−A線に沿った断面図、(B)は(A)のB−B線に沿った断面図である。
【図3】 半導体抵抗素子の一実施例を示す構成断面図であり、(A)は(B)のA−A線に沿った断面図、(B)は(A)のB−B線に沿った断面図である。
【図4】 同実施例の製造方法を示す工程断面図である。
【図5】 半導体抵抗素子の参考例を示す構成断面図であり、(A)は(B)のA−A線に沿った断面図、(B)は(A)のB−B線に沿った断面図である。
【図6】 同参考例の工程断面図である。
【符号の説明】
1 半導体基板
3 シリコン酸化膜
7 層間絶縁膜ン
9 メタル配線
11 コンタクト穴
14 不純物を含まない多結晶シリコン層
15,17 多結晶シリコン層
15a 低濃度N型不純物領域
15b 高濃度P型不純物領域
Claims (3)
- 第1導電型不純物領域の両端側に、配線と接触する第2導電型不純物領域がそれぞれ形成された多結晶シリコン層からなり、前記第2導電型領域はPN接合面が前記多結晶シリコン層の側面に露出しないように前記第1導電型不純物領域内に形成されている半導体抵抗素子。
- 前記第1導電型不純物領域はN型不純物領域であり、前記第2導電型不純物領域はP型不純物領域である請求項1に記載の半導体抵抗素子。
- 以下の工程(A)〜(E)を含む半導体抵抗素子の製造方法。
(A)半導体基板上にシリコン酸化膜を形成し、さらにその上に多結晶シリコン層を形成する工程、
(B)前記多結晶シリコン層に第1導電型不純物を注入して第1導電型不純物領域を形成した後、前記多結晶シリコン層を半導体抵抗素子形状に加工する工程、
(C)前記多結晶シリコン層を層間絶縁膜で覆った後、前記第1導電型不純物領域上で、かつ前記第1導電型不純物領域の両端側に対応する位置の前記層間絶縁膜に配線引出し用のコンタクト穴を形成する工程、
(D)前記第1導電型不純物領域に、前記コンタクト穴を介して、第2導電型不純物を注入した後、熱処理を施して、PN接合面が前記多結晶シリコン層の側面に露出しないように第2導電型不純物領域を形成する工程、
(E)前記コンタクト穴内及び前記層間絶縁膜上にメタル配線を形成する工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27186099A JP3938261B2 (ja) | 1999-09-27 | 1999-09-27 | 半導体抵抗素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27186099A JP3938261B2 (ja) | 1999-09-27 | 1999-09-27 | 半導体抵抗素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001094057A JP2001094057A (ja) | 2001-04-06 |
JP3938261B2 true JP3938261B2 (ja) | 2007-06-27 |
Family
ID=17505909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27186099A Expired - Fee Related JP3938261B2 (ja) | 1999-09-27 | 1999-09-27 | 半導体抵抗素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3938261B2 (ja) |
-
1999
- 1999-09-27 JP JP27186099A patent/JP3938261B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001094057A (ja) | 2001-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6187368A (ja) | 自己整合多結晶シリコン電極を持つた集積回路用自己整合金属シリサイドプロセス | |
JPS63254762A (ja) | Cmos半導体装置 | |
JPS6159852A (ja) | 半導体装置の製造方法 | |
JPH0645537A (ja) | 集積回路の製造方法 | |
JP3864430B2 (ja) | 半導体装置の製造方法 | |
JP3938261B2 (ja) | 半導体抵抗素子及びその製造方法 | |
GB2296377A (en) | Pillar bipolar transistors | |
JPH058582B2 (ja) | ||
JPH02101747A (ja) | 半導体集積回路とその製造方法 | |
KR100300892B1 (ko) | 반도체장치제조방법 | |
JP2840488B2 (ja) | 半導体集積回路とその製造方法 | |
JP3421895B2 (ja) | ツェナーダイオード | |
JP2790028B2 (ja) | 半導体集積回路装置及び製造方法 | |
JPH02170571A (ja) | 半導体装置とその製造方法 | |
JP3218777B2 (ja) | 半導体装置及びその製造方法 | |
JPH09181335A (ja) | 半導体装置 | |
JPS63219160A (ja) | 半導体素子及びその製造方法 | |
JPS61296760A (ja) | 半導体装置 | |
JPH0344412B2 (ja) | ||
KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
JP2697221B2 (ja) | 半導体装置 | |
JPH04262580A (ja) | 半導体装置 | |
JPS6113383B2 (ja) | ||
JPH0474478A (ja) | ダイオード | |
JPH0414497B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070320 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |