JP3084738B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3084738B2 JP3084738B2 JP02280395A JP28039590A JP3084738B2 JP 3084738 B2 JP3084738 B2 JP 3084738B2 JP 02280395 A JP02280395 A JP 02280395A JP 28039590 A JP28039590 A JP 28039590A JP 3084738 B2 JP3084738 B2 JP 3084738B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon film
- film
- buried
- layer
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特にポリシリコンの埋
込みでコンタクトを得る配線構造に関する。
込みでコンタクトを得る配線構造に関する。
従来、半導体基板、例えばシリコン基板に設けられた
拡散層と上層の配線、例えばAl配線とのコンタクトにお
いて、層間絶縁膜を開口し、その開口部にポリシリコン
を埋め込んでコンタクトを得る構造は知られている。加
えて上層のAl配線層直下にタングステンシリサイド等の
高融点金属シリサイド層を敷いて、ストレスマイグレー
ション耐性を強化していた。
拡散層と上層の配線、例えばAl配線とのコンタクトにお
いて、層間絶縁膜を開口し、その開口部にポリシリコン
を埋め込んでコンタクトを得る構造は知られている。加
えて上層のAl配線層直下にタングステンシリサイド等の
高融点金属シリサイド層を敷いて、ストレスマイグレー
ション耐性を強化していた。
しかし、上述の配線構造ではコンタクト部において、
埋込ポリシリコン膜中に拡散されたリン等の不純物が高
融点金属シリサイド層に吸収され埋込ポリシリコン膜中
の不純物濃度が低くなり、コンタクト抵抗が増大する傾
向がある。以下、従来の配線構造及び製造方法を図面を
参照して説明する。
埋込ポリシリコン膜中に拡散されたリン等の不純物が高
融点金属シリサイド層に吸収され埋込ポリシリコン膜中
の不純物濃度が低くなり、コンタクト抵抗が増大する傾
向がある。以下、従来の配線構造及び製造方法を図面を
参照して説明する。
従来のこの種の半導体装置の配線構造は、第３図に示
すように例えばＰ型シリコン基板１表面部に形成された
Ｎ型拡散層２と、この拡散層上のリンガラス（PSG）膜
３に開けられたコンタクト孔４と、このコンタクト孔に
埋め込まれている埋込みポリシリコン膜５と、この埋込
みポリシリコン膜５を覆うように被着された高融点金属
シリサイド層７とさらにその上に被着されたAl配線層８
とからなっている。
すように例えばＰ型シリコン基板１表面部に形成された
Ｎ型拡散層２と、この拡散層上のリンガラス（PSG）膜
３に開けられたコンタクト孔４と、このコンタクト孔に
埋め込まれている埋込みポリシリコン膜５と、この埋込
みポリシリコン膜５を覆うように被着された高融点金属
シリサイド層７とさらにその上に被着されたAl配線層８
とからなっている。
次に、この配線構造の一製造方法をPSG膜３にコンタ
クト孔４が形成された工程から説明する。
クト孔４が形成された工程から説明する。
ウェハー全面に通常のCVD法によりポリシリコン膜を
約１μｍの厚さに成長させてからPSG膜表面が露出する
までエッチバックするとコンタクト孔４にポリシリコン
膜が埋め込まれた状態になる。次いで、このポリシリコ
ン膜にＮ型導電型不純物であるリンを１×1016/cm2程度
イオン注入して埋込ポリシリコン膜５を形成した後、タ
ングステンシリサイド等の高融点金属シリサイド層７と
Al配線層８を連続してそれぞれ100nmおよび１μｍずつ
スパッタリング法により堆積する。次にリソグラフィー
技術によって所望の形状にパターニングして第３図の配
線構造を形成する。このように形成された配線構造で
は、その後の熱処理によって不純物が界面に吸収され埋
込みポリシリコン膜の不純物濃度が１×1018cm-3程度に
なり、コンタクト抵抗が１個あたり、300Ωと高くなっ
ていた。
約１μｍの厚さに成長させてからPSG膜表面が露出する
までエッチバックするとコンタクト孔４にポリシリコン
膜が埋め込まれた状態になる。次いで、このポリシリコ
ン膜にＮ型導電型不純物であるリンを１×1016/cm2程度
イオン注入して埋込ポリシリコン膜５を形成した後、タ
ングステンシリサイド等の高融点金属シリサイド層７と
Al配線層８を連続してそれぞれ100nmおよび１μｍずつ
スパッタリング法により堆積する。次にリソグラフィー
技術によって所望の形状にパターニングして第３図の配
線構造を形成する。このように形成された配線構造で
は、その後の熱処理によって不純物が界面に吸収され埋
込みポリシリコン膜の不純物濃度が１×1018cm-3程度に
なり、コンタクト抵抗が１個あたり、300Ωと高くなっ
ていた。
上述した従来の配線構造では埋込みポリシリコン膜と
高融点金属シリサイド層が接しているため、その界面に
埋込みポリシリコン膜のリン等の不純物が吸収された埋
込ポリシリコン膜の抵抗率が増大し、その結果下層の拡
散層と上層のアルミニウム配線とのコンタクト抵抗が増
大する欠点があった。
高融点金属シリサイド層が接しているため、その界面に
埋込みポリシリコン膜のリン等の不純物が吸収された埋
込ポリシリコン膜の抵抗率が増大し、その結果下層の拡
散層と上層のアルミニウム配線とのコンタクト抵抗が増
大する欠点があった。
本発明の半導体装置は、下層のシリコン導電層と、少
くとも該シリコン導電層を覆って設けられ、該シリコン
導電層上の所定の位置に開口部を有する絶縁膜と、前記
開口部に埋め込まれたポリシリコン膜と、少くとも前記
埋込ポリシリコン膜を覆って設けられた高濃度不純物拡
散ポリシリコン膜と、該高濃度不純物拡散ポリシリコン
膜及び前記埋込ポリシリコン膜を介して前記シリコン導
電層と電気的に接続された高融点金属シリサイド層を含
む電極配線とを有するというものである。
くとも該シリコン導電層を覆って設けられ、該シリコン
導電層上の所定の位置に開口部を有する絶縁膜と、前記
開口部に埋め込まれたポリシリコン膜と、少くとも前記
埋込ポリシリコン膜を覆って設けられた高濃度不純物拡
散ポリシリコン膜と、該高濃度不純物拡散ポリシリコン
膜及び前記埋込ポリシリコン膜を介して前記シリコン導
電層と電気的に接続された高融点金属シリサイド層を含
む電極配線とを有するというものである。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の断面図である。
本実施例の配線構造は、Ｐ型シリコン基板１表面部に
形成されたＮ型拡散層２（シリコン導電層）と、この拡
散層上に形成されたリンガラス（PSG）膜13（絶縁膜）
に形成されたコンタクト孔４と、このコンタクト孔４に
埋められた埋込ポリシリコン膜５と、この埋込ポリシリ
コン膜５に接して形成される１×1020cm-3以上の高濃度
不純物拡散ポリシリコン膜６及びその上層の高融点金属
シリサイド層７及びその上層のAl配線層８とからなる。
形成されたＮ型拡散層２（シリコン導電層）と、この拡
散層上に形成されたリンガラス（PSG）膜13（絶縁膜）
に形成されたコンタクト孔４と、このコンタクト孔４に
埋められた埋込ポリシリコン膜５と、この埋込ポリシリ
コン膜５に接して形成される１×1020cm-3以上の高濃度
不純物拡散ポリシリコン膜６及びその上層の高融点金属
シリサイド層７及びその上層のAl配線層８とからなる。
次に上述の発明の構造を実現する一製造方法を第２図
を参照して説明する。
を参照して説明する。
まず、第２図（ａ）に示すように、Ｐ型シリコン基板
１に素子領域を区画した後、Ｎ型拡散層２を形成する。
次いで層間絶縁膜として、PSG膜３をCVD法によって全面
に500nm成長させた後、リソグラフィー技術とRIEなどの
異方性ドライエッチング技術によって１μｍ角のコンタ
クト孔４をＮ型拡散上２上のPSG膜３に開口する。その
後、ポリシリコン膜５をCVD法により約１μｍの厚さに
成長させ、コンタクト孔４を埋込ポリシリコン膜５で埋
め込む。次いで、第２図（ｂ）に示すように、等方性の
ドライエッチング技術によって埋込ポリシリコン膜５を
PSG膜３の表面が露出するまでエッチングした後Ｎ型導
電型不純物であるリンを１×1016/cm2イオン注入する。
次にウェハー全面にポリシリコン膜を100nm成長させて
から、層抵抗が約40Ω／□になるように拡散炉を用いて
リン等の不純物を拡散させると第２図（ｃ）に示すよう
に高濃度不純物拡散ポリシリコン膜６が形成される。ひ
き続いて、第２図（ｄ）に示すように、タングステンシ
リサイド等の高融点金属シリサイド層７及びAl配線層８
をスパッタリング法により、それぞれ100nmおよび１μ
ｍずつ堆積させる。最後にリソグラフィー技術を用いて
高濃度不純物拡散ポリシリコン膜6,高融点金属シリサイ
ド層７及びAl配線層８を同時にパターニングして配線を
形成し第１図の配線構造を得る。
１に素子領域を区画した後、Ｎ型拡散層２を形成する。
次いで層間絶縁膜として、PSG膜３をCVD法によって全面
に500nm成長させた後、リソグラフィー技術とRIEなどの
異方性ドライエッチング技術によって１μｍ角のコンタ
クト孔４をＮ型拡散上２上のPSG膜３に開口する。その
後、ポリシリコン膜５をCVD法により約１μｍの厚さに
成長させ、コンタクト孔４を埋込ポリシリコン膜５で埋
め込む。次いで、第２図（ｂ）に示すように、等方性の
ドライエッチング技術によって埋込ポリシリコン膜５を
PSG膜３の表面が露出するまでエッチングした後Ｎ型導
電型不純物であるリンを１×1016/cm2イオン注入する。
次にウェハー全面にポリシリコン膜を100nm成長させて
から、層抵抗が約40Ω／□になるように拡散炉を用いて
リン等の不純物を拡散させると第２図（ｃ）に示すよう
に高濃度不純物拡散ポリシリコン膜６が形成される。ひ
き続いて、第２図（ｄ）に示すように、タングステンシ
リサイド等の高融点金属シリサイド層７及びAl配線層８
をスパッタリング法により、それぞれ100nmおよび１μ
ｍずつ堆積させる。最後にリソグラフィー技術を用いて
高濃度不純物拡散ポリシリコン膜6,高融点金属シリサイ
ド層７及びAl配線層８を同時にパターニングして配線を
形成し第１図の配線構造を得る。
高融点金属シリサイド層７と埋込ポリシリコン膜５と
の間に高濃度不純物拡散ポリシリコン膜６が存在してい
るので、高融点金属シリサイド層に不純物が吸収されて
もコンタクト抵抗の増大は実用上問題とならない。
の間に高濃度不純物拡散ポリシリコン膜６が存在してい
るので、高融点金属シリサイド層に不純物が吸収されて
もコンタクト抵抗の増大は実用上問題とならない。
高濃度不純物拡散ポリシリコン膜６を設けず、埋込ポ
リシリコン膜５を高濃度にドーピングしてもコンタクト
抵抗の増大は防止しうるが、しかし、エッチバック後に
イオン注入や拡散により高濃度にドーピングするとPSG
膜３の表面が損傷されてしまう。だからといって、ドー
ピング後にエッチバックすると、ポリシリコン膜に段差
があるため不純物濃度が不均一となるので、エッチバッ
クがうまくいかない。本実施例では、埋込ポリシリコン
膜５形成後にポリシリコン膜を堆積し、ドーピングし、
その後の工程でパターニングすることによりこのような
困難を回避している。
リシリコン膜５を高濃度にドーピングしてもコンタクト
抵抗の増大は防止しうるが、しかし、エッチバック後に
イオン注入や拡散により高濃度にドーピングするとPSG
膜３の表面が損傷されてしまう。だからといって、ドー
ピング後にエッチバックすると、ポリシリコン膜に段差
があるため不純物濃度が不均一となるので、エッチバッ
クがうまくいかない。本実施例では、埋込ポリシリコン
膜５形成後にポリシリコン膜を堆積し、ドーピングし、
その後の工程でパターニングすることによりこのような
困難を回避している。
次に本発明の第２の実施例について第４図を用いて説
明する。第１の実施例との構造上の相違は、高濃度不純
物拡散ポリシリコン層６が、埋め込まれたコンタクト孔
４を覆う部分にのみ形成される点である。製造方法は第
１の実施例において高濃度不純物拡散ポリシリコン膜６
が形成された後（第２図（ｃ））、リソグラフィー技術
を用いてコンタクト孔４を覆う部分にのみ高濃度不純物
拡散ポリシリコン層６が残るようにパターニングする。
次いで第１の実施例と同様にスパッタリング法により高
融点金属シリサイド層７及びAl配線層８を堆積した後、
フォトリソグラフィー技術を用いてパターニングするの
である。
明する。第１の実施例との構造上の相違は、高濃度不純
物拡散ポリシリコン層６が、埋め込まれたコンタクト孔
４を覆う部分にのみ形成される点である。製造方法は第
１の実施例において高濃度不純物拡散ポリシリコン膜６
が形成された後（第２図（ｃ））、リソグラフィー技術
を用いてコンタクト孔４を覆う部分にのみ高濃度不純物
拡散ポリシリコン層６が残るようにパターニングする。
次いで第１の実施例と同様にスパッタリング法により高
融点金属シリサイド層７及びAl配線層８を堆積した後、
フォトリソグラフィー技術を用いてパターニングするの
である。
第２の実施例は、CMOS型集積回路の製造においてＰ型
拡散層とのコンタクトをひき続き製造する場合に有効で
ある。
拡散層とのコンタクトをひき続き製造する場合に有効で
ある。
このようにして埋込ポリシリコンコンタクト上の配線
を形成すれば第１の実施例，第２の実施例共に高融点金
属シリサイド層下のポリシリコンの不純物濃度が１×10
20cm-3程度にできるので、高融点金属シリサイド層，ポ
リシリコン界面に不純物が吸収された後においてもコン
タクト抵抗が80Ω／□程度になり、高性能なデバイスを
造ることが可能になる。
を形成すれば第１の実施例，第２の実施例共に高融点金
属シリサイド層下のポリシリコンの不純物濃度が１×10
20cm-3程度にできるので、高融点金属シリサイド層，ポ
リシリコン界面に不純物が吸収された後においてもコン
タクト抵抗が80Ω／□程度になり、高性能なデバイスを
造ることが可能になる。
以上、下層のシリコン導電層として拡散層の例をあげ
て説明したが、ゲート配線などのポリシリコン層でもよ
い。
て説明したが、ゲート配線などのポリシリコン層でもよ
い。
以上説明したように、本発明は埋込ポリシリコン膜と
高融点金属シリサイド層間に高濃度不純物拡散ポリシリ
コン膜が介在しているため、高融点金属シリサイド層と
ポリシリコン界面に不純物が吸収されても埋込ポリシリ
コン膜の不純物濃度が下がらず、その結果下層のシリコ
ン導電層と上層電極配線とのコンタクト抵抗の増大を防
ぐことができる効果がある。
高融点金属シリサイド層間に高濃度不純物拡散ポリシリ
コン膜が介在しているため、高融点金属シリサイド層と
ポリシリコン界面に不純物が吸収されても埋込ポリシリ
コン膜の不純物濃度が下がらず、その結果下層のシリコ
ン導電層と上層電極配線とのコンタクト抵抗の増大を防
ぐことができる効果がある。
第１図は、本発明の第１の実施例を示す断面図、第２図
（ａ）〜（ｄ）は本発明の第１の実施例における工程順
断面図、第３図は従来例を示す断面図、第４図は本発明
の第２の実施例を示す断面図である。 １……Ｐ型シリコン基板、２……Ｎ型拡散層、３……PS
G膜、４……コンタクト孔、５……埋込ポリシリコン
膜、６……高濃度不純物拡散ポリシリコン層、７……高
融点金属シリサイド層、８……Al配線層。
（ａ）〜（ｄ）は本発明の第１の実施例における工程順
断面図、第３図は従来例を示す断面図、第４図は本発明
の第２の実施例を示す断面図である。 １……Ｐ型シリコン基板、２……Ｎ型拡散層、３……PS
G膜、４……コンタクト孔、５……埋込ポリシリコン
膜、６……高濃度不純物拡散ポリシリコン層、７……高
融点金属シリサイド層、８……Al配線層。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 29/872
Claims (2)
- 【請求項１】下層のシリコン導電層と、少くとも該シリ
コン導電層を覆って設けられ、該シリコン導電層上の所
定の位置に開口部を有する絶縁膜と、前記開口部に埋め
込まれたポリシリコン膜と、少くとも前記埋込ポリシリ
コン膜を覆って設けられた高濃度不純物拡散ポリシリコ
ン膜と、該高濃度不純物拡散ポリシリコン膜及び前記埋
込ポリシリコン膜を介して前記シリコン導電層と電気的
に接続された高融点金属シリサイド層を含む電極配線と
を有することを特徴とする半導体装置。 - 【請求項２】高融点金属シリサイド膜に接触している高
濃度・不純物拡散ポリシリコン膜の不純物濃度が少なく
とも１×1020cm-3である請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02280395A JP3084738B2 (ja) | 1990-10-18 | 1990-10-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02280395A JP3084738B2 (ja) | 1990-10-18 | 1990-10-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04154149A JPH04154149A (ja) | 1992-05-27 |
| JP3084738B2 true JP3084738B2 (ja) | 2000-09-04 |
Family
ID=17624434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02280395A Expired - Fee Related JP3084738B2 (ja) | 1990-10-18 | 1990-10-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3084738B2 (ja) |
-
1990
- 1990-10-18 JP JP02280395A patent/JP3084738B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04154149A (ja) | 1992-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007099B1 (ko) | 반도체장치의 제조방법 | |
| JP2623812B2 (ja) | 半導体装置の製造方法 | |
| JPH0454979B2 (ja) | ||
| US4883772A (en) | Process for making a self-aligned silicide shunt | |
| JP2905216B2 (ja) | 高性能バイポーラ構造製造方法 | |
| US6004855A (en) | Process for producing a high performance bipolar structure | |
| JP3084738B2 (ja) | 半導体装置 | |
| JP2828438B2 (ja) | 半導体素子のポリサイド層形成方法 | |
| JPH06204167A (ja) | 半導体装置の製造方法 | |
| JP2874234B2 (ja) | 半導体装置の製造方法 | |
| JP2611443B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2773938B2 (ja) | 半導体装置の製造方法 | |
| JPH0254662B2 (ja) | ||
| EP0264309B1 (en) | Self-aligned base shunt for transistor | |
| JPH05218209A (ja) | 半導体装置及びその製造方法 | |
| JP2614519B2 (ja) | Ｍｉｓ容量素子を組込んだ半導体集積回路の製造方法 | |
| JP2790028B2 (ja) | 半導体集積回路装置及び製造方法 | |
| JP2531680B2 (ja) | 半導体装置およびその製造方法 | |
| JP2855981B2 (ja) | 半導体装置の製造方法 | |
| JP2596848B2 (ja) | 半導体装置の製造方法 | |
| JP2715448B2 (ja) | 半導体装置の製造方法 | |
| JPS594073A (ja) | 半導体装置の製造方法 | |
| JPH04113655A (ja) | 半導体装置およびその製造方法 | |
| JP2845044B2 (ja) | 半導体装置 | |
| JPH0420263B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |