JPS6358943A - 電極・配線膜の構造 - Google Patents

電極・配線膜の構造

Info

Publication number
JPS6358943A
JPS6358943A JP20450686A JP20450686A JPS6358943A JP S6358943 A JPS6358943 A JP S6358943A JP 20450686 A JP20450686 A JP 20450686A JP 20450686 A JP20450686 A JP 20450686A JP S6358943 A JPS6358943 A JP S6358943A
Authority
JP
Japan
Prior art keywords
film
silicide
melting point
point metal
high melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20450686A
Other languages
English (en)
Inventor
Akihiko Osaki
明彦 大崎
Katsuhiro Tsukamoto
塚本 克博
Tatsuro Okamoto
岡本 龍郎
Masahiro Shimizu
雅裕 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP20450686A priority Critical patent/JPS6358943A/ja
Publication of JPS6358943A publication Critical patent/JPS6358943A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は電極・配l11mの構造、特に半導体集積回
路装置における電極および配線膜の構造の改良に関する
[従来の技術] 第2図は、従来のMO3型トランジスタの断面構造を示
す図であり、従来のゲート電極・配wA喚の構造および
製造方法を説明するための図である。
以下、第2図を参照して従来の電極・配線膜の構造およ
び製造方法について説明する。
第1導電型の半導体基板1の主面上に熱酸化法を用いて
素子分離用の厚い酸化膜からなるフィールド酸化膜2を
選択的に形成する。次に、MOSトランジスタのしきい
値電圧制陣用のイオン注入層3を、イオン注入法を用い
て半導体基板1のゲート領域に対応する領域に形成する
。次に、半導体基板1の主面上に薄いゲート絶縁膜4を
形成した後、CVD法等を用いて多結晶シリコンlI5
を形成する。この多結晶シリコン膜5上にチタンシリサ
イド(TI Sl□)またはタンタルシリサイド(Ta
 Si 2 )などの低抵抗の高融点金属シリサイド膜
6を形成する。この高融点金属シリサイド、vAの形成
には、スパッタリング法、真空蒸暑法、CVD法、また
は下地ポリシリコン115との直接反応等の方法が用い
られる。この多結晶シリコン膜5および高融点金属シリ
サイドyA6を写真製版およびエツチング技法を用いて
バターニングすることによりゲート電極が形成される。
この後、ゲートN極に対して自己整合的に第2導電型の
不純物をイオン注入することによりソース・ドレイン領
域となる不純物拡散層7を形成する。続いて、ゲート電
極膜の低抵抗化および注入した不純物の活性化を目的と
した熱処理を行なう。続いて層間絶縁118をCVD法
等を用いて形成した後、層間絶縁膜8の緻密化および表
面の平坦化を目的とした熱処理を行ない、ゲート電極お
よび不純物拡散領域7と電気的接続をとるためのコンタ
クト孔9を開孔する。このコンタクト孔9を通して第2
導電型の不純物を熱拡散法を用いて拡散しコンタクト孔
9下の領域に確実に不純物拡散層が形成されるようにし
た後アルミニウムまたはアルミニウム/シリコン(シリ
コン含有アルミニウム)等の導電膜をスパッタリング法
等を用いて形成する。この導電膜をパターニングするこ
とにより配線l110が形成される。この後、CVD法
等を用いて全表面にわたって表面保護用のパッシベーシ
ョン膜(図示せず)を形成する。
[発明が解決しようとする問題点〕 上述のトランジスタの製造工程においては各種熱処理を
行なう前や導電Sを形成する前などにフッ酸やその混合
液を用いた化学迅速により酸化膜の除去を行なうことが
必要である。しかし、第2図に示されるように、ゲート
電極上層のシリサイドlI6としてたとえばチタンシリ
サイド膜を使用した場合、水:フッ酸−50;1の希釈
液を用いても、このチタンシリサイド膜は1200〜1
300A/分程度もの大きなエツチング速度でエツチン
グされてしまう。このように、従来のゲート電極・配線
膜の構造では、フッ酸系溶液等を用いた化学処理工程の
際、チタンシリサイド膜またはタンタルシリサイド膜等
の高融点金属シリサイド咬はフッ酸に対する耐食性が劣
るため、この化学処理工程時にエツチングされ、膜抵抗
、コンタクト抵抗等が増加し、素子特性が劣化するとい
う問題点があった。
このようなフッ酸系溶液を用いた湿式エツチングを行な
わない場合には、ゲート電極膜上および半導体基板表面
に熱処理工程時に不可避的に薄い酸化膜が成長するため
、導電膜と半導体基板またはゲート電極との藺に良好な
コンタクトを形成することができないという致命的な欠
陥が生じ、かつ熱処理工程において有害不純物が半導体
基板に混入して素子の特性が顕著に劣化するという問題
が生じる。したがってこのフッ酸系溶液を用いた化学処
理工程が必要不可欠となっている。
このようなフッ酸系薬品を用いたエツチング工程時にお
いて、ゲート電極上層の高融点金属またはIX融点金属
シリサイド1がエツチングされるという問題を防ぐため
に、高融点金属または高融点金属シリサイドm表面にフ
ッ酸系溶液に対する耐食性に優れた保護−を形成する方
法が有効である。
この保護層に求められる条件としては、(1)フッ酸系
溶液に対する耐食性に優れている、(2)耐熱性および
耐酸化性に優れている、(3)低抵抗である、(4)加
工性に優れるなどがある。このような条件を満足する材
料として、モリブデンシリサイド(MO812>または
タングステンシリサイド(WS12)などの高融点金属
シリサイドがある。しかし、これらの高融点金属シリサ
イド膜を保護膜として使用した場合、各秒熱処理工程に
おいて、下層のたとえばチタンシリサイド膜と保all
のたとえばモリブデンシリサイド膜とが反応を起こし、
この場合チタン、モリブデン、シリコンで構成される3
元合金贋が形成されるため、この電極膜のシート抵抗が
増大し、素子特性が劣化するという問題が発生する。
Lス上のように、従来の1fM・配線膜の構造において
は、フッ酸系薬品を用いた化学処理工程の際に、高融点
金属または高融点金属シリサイド膜がエツチングされ、
膜抵抗およびコンタクト抵抗が上昇するという問題点が
ある。この対策としてモリブデンシリサイドまたはタン
グステンシリサイド等の保護袋を形成するのが有効であ
るが、この場合、各種熱処理時に下地の高融点金属また
は高融点金属シリサイド膜が保n!Iと反応し、電極膜
のシート抵抗が上昇するという問題点があった。
それゆえ、この発明の目的は上述のような問題点を除去
し、フッ酸系溶液を用いた化学処理工程に対する保:a
膜を形成しても各種熱処理時においてシート抵抗の上昇
が生じることのない電極・配線膜の構造を提供すること
である。
E問題点を解決するための手段] この発明にかかる電極・配線の構造は、下地の高融点金
属または高融点金属シリサイド膜と上層のフッ酸系溶液
に対する保護層の間に、高融点金属窒化物膜を設けるよ
うにしたものである。
[作用] この発明における高融点金属窒化膜は、良好な5ffi
体であると同時に、化学的に極めて安定な物質であるた
め、下地の高融点金属または高融点金属シリサイド膜と
上層のフッ芯系溶液に対する保護層との間の反応を阻止
し、それにより電極・配線膜のシート抵抗の上昇を防止
する。
[発明の実施例] 第1図はこの発明の一実施例であるtltfI・配線膜
のW造を備えるMOS トランジスタの構造を示す断面
図である。第1図に示されるこの発明の一実施例である
ゲート1atiの構造では、第2図に示される従来のゲ
ート電極構造と異なり、多結晶シリコン115上に形成
されたチタンシリサイドまたはタンタルシリサイドなど
からなるamm金金属シリサイドm6フッ酸基薬品に対
する保IIとなるモリブデンシリサイドまたはタングス
テンシリサイドからなる第2の高融点金属シリサイド膜
12との間に、チタンナイトライドまたはタンタルナイ
トライドからなる高融点金属窒化!1111が設けられ
る。この高融点金属窒化膜11は、上層の第2の高融点
金属シリサイド膜12と下地の第1のS融点金属シリサ
イド!16との反応を防止する機能を有する。次にこの
多層構造を有するゲート電極の製造方法について簡単に
説明する。
まず従来と同様の方法を用いてフィールド父化膜2、し
きいM電圧制御用のイオン注入層3、ゲート絶縁膜4を
形成する。次に従来法と同様にして多結晶シリコン[1
5を形成し、この多結晶シリコン膜5上にチタンシリサ
イドまたはタンタルシリサイドからなる高融点金属シリ
サイド膜6を形成する。次にこの第1の高融点金属シリ
サイド膜6上にたとえば反応性スパッタリング法、スパ
ッタリング法を用いてチタンまたはタンタルの窒化物か
らなる膜厚1000A以下の薄い高融点金属窒化111
1を形成する。この憬スパッタリング法等を用いてモリ
ブデンシリサイドまたはタングステンシリサイドからな
る第2の高融点金属層12を形成する。この複合116
.11.12を通常の写真製版およびエツチング技法を
用いてバターニングすることにより多層構造のゲート電
極が形成される。この後、従来法と同様にして、不純物
拡散層7、層間絶縁膜8を形成し、所定領域にコンタク
ト孔9を開孔した後、半導体基板表面へコンタクト領域
下に確実に拡散層を形成するためにイオンを導入する。
この後アルミニウムまたはアルミニウム合金(シリコン
含有アルミニウム)な、どからなる導電膜をスパッタリ
ング法等を用いて形成した後、写真製版およびエツチン
グ法を用いてバターニングして配線膜10を形成する。
上)ホの工程において、ゲート11極膜の抵抗を下げる
ためやイオン注入層の注入イオンの活性化を目的とした
熱処理を行なう前や、S電[110を形成する前などに
おいて、フッ酸系溶液を用いて湿式洗浄を行なう化学処
理工程が施される。しかし本實施例におけるゲート電極
構造においては、上層にフッ酸系溶液に対する耐食性の
優れたモリブデンシリサイドまたはタングステンシリサ
イドからなる第2の高融点金属シリサイドが形成されて
おり、この上層がフッ酸系溶液を用いた化学処理工程時
における保護瑛として作用するため、フッ酸系溶液を用
いた湿式洗浄を行なっても、ゲート電極は何らエツチン
グされることはない。
一方、第1の高融点金属シリサイド!916と第2の高
融点金属シリサイド横12との間に設けられた高融点金
属窒化1111は、チタンまたはタンタルの窒化物を用
いて構成されるため、低抵抗でありかつ化学的に極めて
安定な構造を有している。
たとえば高融点金属窒化膜11としてチタンナイトライ
ドを用いた場合、その抵抗率はバルク値で22μΩcm
と極めて低く、また生成熱は一84Kcal /mol
と極めて大きい。したがって、この高融点金m窒化膜1
1により、第2の高融点金属シリサイド層12と第1の
高融点金属シリサイド膜6との間の良好な電気的導通を
実現すると同時に、各種熱処理時における両![の反応
を阻止し、グー1−電極膜の抵抗の上昇を防止すること
ができる。
なお、上記実施例においては、第1の高融点金属シリサ
イド膜材料としてチタンシリサイドまたはタンタルシリ
サイドを用いた場合について説明したが、これに限定さ
れず、他の高融点金属シリサイドを用いた場合またはこ
れに代えてモリブデン、タングステン、チタン等の高融
点金膚を使用した高融点金属膜の場合も上記実tIAv
Aと同謀の効果を得ることができる。
また上記実施例においては、MOS)−ランジスタのゲ
ート電極の構造について説明したが、これに限定されず
、下地のポリシリコン膜5のない場合や他のmml3よ
び配a!膜の場合にも上記実施例と同様の手法を適用で
きることは言うまでもない。
[発明の効果] 以上のように、この発明によれば、電極・配線llI構
造を、高融点金属シリサイド膜または高融点金属膜から
なる第1の5itsと、この第1の導電膜上に形成され
る化学的に安定な高融点金属窒化膜からなる第2のS電
膜と、この第2の導電膜上に形成されるフッ酸系溶液に
対する耐食性に優れた第2の14融点金属シリサイド膜
からなる第3の導電膜とからなる多層構造としたので、
フッ酸系溶液に対する耐食性および各種熱処理時におけ
る安定性に優れた電極・配!!膜を得ることができ、半
導体装置製造工程中に発生する膜のシート抵抗およびコ
ンタクト抵抗の上昇を防止することが可能となる。
【図面の簡単な説明】
第1図はこの発明の一実施例であるit極・配線膜の構
造を備えるMO3型トランジスタの断面構造を示す図で
ある。第2図は従来の電極・配a!Iの構造を備えるM
 OS型トランジスタの断面構造を示す図である。 図において、1は半導体基板、5は多結晶シリコン膜、
6は第1の高融点金属または高融点金属シリサイド膜、
11は高融点金属窒化膜、12は第2の高融点金属シリ
サイド膜である。 なお、図中、同一符号は同一または相当部分を示す。

Claims (6)

    【特許請求の範囲】
  1. (1)半導体基板上の予め定められた領域に形成される
    電極・配線膜の構造であつて、 前記半導体基板上の予め定められた領域に形成される第
    1の高融点金属膜または第1の高融点金属シリサイド膜
    からなる第1の導電膜と、 前記第1の導電膜上に形成される高融点金属窒化膜から
    なる第2の導電膜と、 前記第2の導電膜上に形成される第2の高融点金属シリ
    サイド膜からなる第3の導電膜とを備える電極・配線膜
    の構造。
  2. (2)前記半導体基板と前記第1の導電膜との間にはポ
    リシリコン層が設けられる、特許請求の範囲第1項記載
    の電極・配線膜の構造。
  3. (3)前記第1の高融点金属シリサイド膜は、チタンシ
    リサイドまたはタンタルシリサイドを用いて構成される
    、特許請求の範囲第1項記載の電極・配線膜の構造。
  4. (4)前記第1の高融点金属は、タングステン、モリブ
    デン、タンタル、チタンのうちのいずれかである、特許
    請求の範囲第1項記載の電極・配線膜の構造。
  5. (5)前記高融点金属窒化膜は、チタンナイトライド、
    タンタルナイトライド、タングステンナイトライドのう
    ちのいずれかを用いて構成される、特許請求の範囲第1
    項記載の電極・配線膜の構造。
  6. (6)前記第2の高融点金属シリサイド膜は、モリブデ
    ンシリサイドおよびタングステンシリサイドのうちのい
    ずれかを用いて構成される、特許請求の範囲第1項記載
    の電極・配線膜の構造。
JP20450686A 1986-08-29 1986-08-29 電極・配線膜の構造 Pending JPS6358943A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20450686A JPS6358943A (ja) 1986-08-29 1986-08-29 電極・配線膜の構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20450686A JPS6358943A (ja) 1986-08-29 1986-08-29 電極・配線膜の構造

Publications (1)

Publication Number Publication Date
JPS6358943A true JPS6358943A (ja) 1988-03-14

Family

ID=16491656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20450686A Pending JPS6358943A (ja) 1986-08-29 1986-08-29 電極・配線膜の構造

Country Status (1)

Country Link
JP (1) JPS6358943A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072282A (en) * 1988-06-23 1991-12-10 Fujitsu Limited Multi-layer wirings on a semiconductor device and fabrication method
US5621235A (en) * 1993-01-12 1997-04-15 Texas Instruments Incorporated TiSi2 /TiN clad interconnect technology
US5646070A (en) * 1990-12-19 1997-07-08 Philips Electronics North American Corporation Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region
US5936306A (en) * 1993-01-12 1999-08-10 Texas Instruments Incorporated TiSi2 /TiN clad interconnect technology
US6103606A (en) * 1996-09-21 2000-08-15 United Microelectronics Corp. Method of fabricating a word line
KR100437620B1 (ko) * 1996-06-21 2004-08-04 주식회사 하이닉스반도체 반도체소자의폴리사이드구조의형성방법
KR100530401B1 (ko) * 2001-11-29 2005-11-22 엘피다 메모리, 아이엔씨. 저저항 게이트 전극을 구비하는 반도체 장치

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072282A (en) * 1988-06-23 1991-12-10 Fujitsu Limited Multi-layer wirings on a semiconductor device and fabrication method
US5646070A (en) * 1990-12-19 1997-07-08 Philips Electronics North American Corporation Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region
US5621235A (en) * 1993-01-12 1997-04-15 Texas Instruments Incorporated TiSi2 /TiN clad interconnect technology
US5654575A (en) * 1993-01-12 1997-08-05 Texas Instruments Incorporated TiSi2 /TiN clad interconnect technology
US5936306A (en) * 1993-01-12 1999-08-10 Texas Instruments Incorporated TiSi2 /TiN clad interconnect technology
KR100437620B1 (ko) * 1996-06-21 2004-08-04 주식회사 하이닉스반도체 반도체소자의폴리사이드구조의형성방법
US6103606A (en) * 1996-09-21 2000-08-15 United Microelectronics Corp. Method of fabricating a word line
KR100530401B1 (ko) * 2001-11-29 2005-11-22 엘피다 메모리, 아이엔씨. 저저항 게이트 전극을 구비하는 반도체 장치
US7078777B2 (en) 2001-11-29 2006-07-18 Elpida Memory, Inc. Semiconductor device having a low-resistance gate electrode

Similar Documents

Publication Publication Date Title
US4392150A (en) MOS Integrated circuit having refractory metal or metal silicide interconnect layer
JP3641342B2 (ja) 半導体装置及び有機elディスプレイ装置
JPH06232073A (ja) 局所相互接続シリサイド構造およびその形成方法
JPS61206243A (ja) 高融点金属電極・配線膜を用いた半導体装置
US6500759B1 (en) Protective layer having compression stress on titanium layer in method of making a semiconductor device
JP3526651B2 (ja) 半導体装置および配線方法
US5652183A (en) Method for fabricating semiconductor device containing excessive silicon in metal silicide film
JPS6358943A (ja) 電極・配線膜の構造
JPS60123060A (ja) 半導体装置
EP0287931B1 (en) Semiconductor device comprising an electrode having a composite structure
JPH06125057A (ja) 強誘電体膜を有する半導体メモリ装置
JPH065852A (ja) Mosfet及びその製造方法
JPS61267365A (ja) 半導体装置
JPS6292470A (ja) 半導体装置
JP3196241B2 (ja) 半導体装置の製造方法
JPS6151941A (ja) 電極・配線膜の製造方法
JPS62128546A (ja) 半導体集積回路装置及びその製造方法
JPH0235773A (ja) 半導体装置
JP3178867B2 (ja) 半導体素子の製造方法
JPH02194653A (ja) Mis形トランジスタ
JPH01200672A (ja) コプレーナ型トランジスタ及びその製造方法
JPH02203565A (ja) 半導体装置及びその製造方法
JPH0228320A (ja) 半導体装置の製造方法
JPH0621465A (ja) 半導体装置とその作製方法
JPH0616555B2 (ja) 半導体装置およびその製造方法