JPH05315559A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05315559A JPH05315559A JP4143305A JP14330592A JPH05315559A JP H05315559 A JPH05315559 A JP H05315559A JP 4143305 A JP4143305 A JP 4143305A JP 14330592 A JP14330592 A JP 14330592A JP H05315559 A JPH05315559 A JP H05315559A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- type region
- impurity
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置において、互いに逆の導電型を有
する領域間を低抵抗で接続することができる製造容易な
配線構造を提供する。 【構成】 半導体基板１０の表面には、Ｎ+ 型領域１６
及びＰ+ 型領域１８を形成すると共にフィールド絶縁膜
１２を覆って絶縁膜２０を形成する。Ｎ+ 型領域１６及
びＰ+ 型領域１８にそれぞれ対応した接続孔を２０等の
絶縁膜に形成した後、絶縁膜２０上には順次にオーミッ
ク接触用のＴｉ等の金属層３０Ａと、不純物拡散防止用
のＴｉＮ等の導電層３２Ａと、高融点金属又はそのシリ
サイド（Ｗ又はＷＳｉ等）からなる導電層３４Ａとを形
成する。そして、これらの層３０Ａ，３２Ａ，３４Ａの
積層をパターニングすることにより該積層の残存部から
なる配線層３６を形成する。
する領域間を低抵抗で接続することができる製造容易な
配線構造を提供する。 【構成】 半導体基板１０の表面には、Ｎ+ 型領域１６
及びＰ+ 型領域１８を形成すると共にフィールド絶縁膜
１２を覆って絶縁膜２０を形成する。Ｎ+ 型領域１６及
びＰ+ 型領域１８にそれぞれ対応した接続孔を２０等の
絶縁膜に形成した後、絶縁膜２０上には順次にオーミッ
ク接触用のＴｉ等の金属層３０Ａと、不純物拡散防止用
のＴｉＮ等の導電層３２Ａと、高融点金属又はそのシリ
サイド（Ｗ又はＷＳｉ等）からなる導電層３４Ａとを形
成する。そして、これらの層３０Ａ，３２Ａ，３４Ａの
積層をパターニングすることにより該積層の残存部から
なる配線層３６を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、コンプリメンタリＭ
ＯＳ型ＬＳＩ等の半導体装置の配線構造に関し、特に互
いに逆の導電型を有する領域間を接続する配線層として
オーミック接触用の金属層と不純物拡散防止用の導電層
と高融点金属又はそのシリサイドからなる導電層との積
層を用いたことにより低抵抗接続を可能としたものであ
る。
ＯＳ型ＬＳＩ等の半導体装置の配線構造に関し、特に互
いに逆の導電型を有する領域間を接続する配線層として
オーミック接触用の金属層と不純物拡散防止用の導電層
と高融点金属又はそのシリサイドからなる導電層との積
層を用いたことにより低抵抗接続を可能としたものであ
る。
【０００２】
【従来の技術】従来、コンプリメンタリＭＯＳ型ＬＳＩ
の配線構造としては、図５に示すように高融点金属を用
いたものが知られている（例えば、特開平３−１０１２
５３号公報参照）。
の配線構造としては、図５に示すように高融点金属を用
いたものが知られている（例えば、特開平３−１０１２
５３号公報参照）。
【０００３】例えばシリコンからなる半導体基板１０の
表面には、フィールド絶縁膜１２、薄い絶縁膜１４、Ｎ
+ 型領域１６、Ｐ+ 型領域１８等が形成されている。基
板上面を覆って絶縁膜２０を形成した後、この絶縁膜２
０及び絶縁膜１４にはＰ+ 型領域１８に対応した接続孔
を形成する。そして、基板上面には、ポリシリコン層２
２を堆積形成する。
表面には、フィールド絶縁膜１２、薄い絶縁膜１４、Ｎ
+ 型領域１６、Ｐ+ 型領域１８等が形成されている。基
板上面を覆って絶縁膜２０を形成した後、この絶縁膜２
０及び絶縁膜１４にはＰ+ 型領域１８に対応した接続孔
を形成する。そして、基板上面には、ポリシリコン層２
２を堆積形成する。
【０００４】次に、ポリシリコン層２２、絶縁膜２０及
びその下の絶縁膜にＮ+ 型領域１６に対応した接続孔を
形成してから、基板上面にＴｉＮ（チタンナイトライ
ド）層２４及びＷＳｉ（タングステンシリサイド）層２
６を順次に堆積形成する。そして、レジスト層をマスク
とする選択的イオン注入処理によりポリシリコン層２２
においてＰ+ 型領域１８と接続される部分２２ＰにＰ型
決定不純物をドープして該部分２２ＰをＰ型化し且つ低
抵抗化する。この後、ポリシリコン層２２、ＴｉＮ層２
４及びＷＳｉ層２６の積層を所望の配線パターンに従っ
てパターニングすることにより該積層の残存部からなる
配線層２８を形成する。
びその下の絶縁膜にＮ+ 型領域１６に対応した接続孔を
形成してから、基板上面にＴｉＮ（チタンナイトライ
ド）層２４及びＷＳｉ（タングステンシリサイド）層２
６を順次に堆積形成する。そして、レジスト層をマスク
とする選択的イオン注入処理によりポリシリコン層２２
においてＰ+ 型領域１８と接続される部分２２ＰにＰ型
決定不純物をドープして該部分２２ＰをＰ型化し且つ低
抵抗化する。この後、ポリシリコン層２２、ＴｉＮ層２
４及びＷＳｉ層２６の積層を所望の配線パターンに従っ
てパターニングすることにより該積層の残存部からなる
配線層２８を形成する。
【０００５】このようにして得られる配線構造におい
て、ＴｉＮ層２４は、不純物拡散防止層として作用す
る。すなわち、リン、ヒ素等のＮ型決定不純物は、ＷＳ
ｉ等の高融点金属シリサイド中での拡散係数が大きいの
で、ＴｉＮ層２４を設けないでおくと、不純物ドーピン
グ後の８００〜９００℃程度の熱処理の際にＷＳｉ層２
６を介して横方向に拡散してＰ+ 型領域１８の表面に達
する。このため、領域１８の表面でのオーミック接触が
損われ、接触抵抗が増大する。このような事態の発生を
未然に防止するため、ＴｉＮ層２４をＷＳｉ層２６の下
に配置してＮ型決定不純物の横方向拡散を防ぐようにし
ている。
て、ＴｉＮ層２４は、不純物拡散防止層として作用す
る。すなわち、リン、ヒ素等のＮ型決定不純物は、ＷＳ
ｉ等の高融点金属シリサイド中での拡散係数が大きいの
で、ＴｉＮ層２４を設けないでおくと、不純物ドーピン
グ後の８００〜９００℃程度の熱処理の際にＷＳｉ層２
６を介して横方向に拡散してＰ+ 型領域１８の表面に達
する。このため、領域１８の表面でのオーミック接触が
損われ、接触抵抗が増大する。このような事態の発生を
未然に防止するため、ＴｉＮ層２４をＷＳｉ層２６の下
に配置してＮ型決定不純物の横方向拡散を防ぐようにし
ている。
【０００６】
【発明が解決しようとする課題】上記した従来技術によ
ると、ＴｉＮ層２４を領域１６のシリコン表面に直接接
触させているため、良好なオーミック接触を得るのが困
難である。その上、ＴｉＮ層２４の下にポリシリコン層
２２を配置する構成であるため、領域１６と１８とで別
工程で接続孔を形成したり、ポリシリコン層２２に選択
的に不純物をドープしたりする必要があり、製造工程が
複雑である。
ると、ＴｉＮ層２４を領域１６のシリコン表面に直接接
触させているため、良好なオーミック接触を得るのが困
難である。その上、ＴｉＮ層２４の下にポリシリコン層
２２を配置する構成であるため、領域１６と１８とで別
工程で接続孔を形成したり、ポリシリコン層２２に選択
的に不純物をドープしたりする必要があり、製造工程が
複雑である。
【０００７】この発明の目的は、互いに逆の導電型を有
する領域間を低抵抗で接続することができる製造容易な
配線構造を提供することにある。
する領域間を低抵抗で接続することができる製造容易な
配線構造を提供することにある。
【０００８】
【課題を解決するための手段】この発明による半導体装
置は、（ａ）半導体基板と、（ｂ）この半導体基板の表
面に互いに離間して形成され、互いに逆の導電型を有す
る第１及び第２の不純物ドープ領域と、（ｃ）前記半導
体基板の表面を覆って形成された絶縁膜であって、前記
第１及び第２の不純物ドープ領域にそれぞれ対応した第
１及び第２の接続孔を有するものと、（ｄ）前記絶縁膜
の上に前記第１及び第２の接続孔を介して前記第１及び
第２の不純物ドープ領域を相互接続するように形成され
た配線層であって、下から順にオーミック接触用の金属
層と、不純物拡散防止用の導電層と、高融点金属又はそ
のシリサイドからなる導電層とを積層したものとをそな
えたものである。
置は、（ａ）半導体基板と、（ｂ）この半導体基板の表
面に互いに離間して形成され、互いに逆の導電型を有す
る第１及び第２の不純物ドープ領域と、（ｃ）前記半導
体基板の表面を覆って形成された絶縁膜であって、前記
第１及び第２の不純物ドープ領域にそれぞれ対応した第
１及び第２の接続孔を有するものと、（ｄ）前記絶縁膜
の上に前記第１及び第２の接続孔を介して前記第１及び
第２の不純物ドープ領域を相互接続するように形成され
た配線層であって、下から順にオーミック接触用の金属
層と、不純物拡散防止用の導電層と、高融点金属又はそ
のシリサイドからなる導電層とを積層したものとをそな
えたものである。
【０００９】
【作用】この発明の構成によれば、不純物拡散防止用の
導電層の下にオーミック接触用の金属層を設けたので、
配線層と第１及び第２の不純物ドープ領域との間に良好
なオーミック接触を形成することができる。また、ポリ
シリコン層を使用しないので選択的な不純物ドーピング
処理が不要になり、製造工程が簡単となる。
導電層の下にオーミック接触用の金属層を設けたので、
配線層と第１及び第２の不純物ドープ領域との間に良好
なオーミック接触を形成することができる。また、ポリ
シリコン層を使用しないので選択的な不純物ドーピング
処理が不要になり、製造工程が簡単となる。
【００１０】
【実施例】図１〜４は、この発明の一実施例による配線
構造を得るための一連の工程を示すものであり、各々の
図に対応する工程（１）〜（４）を順次に説明する。
構造を得るための一連の工程を示すものであり、各々の
図に対応する工程（１）〜（４）を順次に説明する。
【００１１】（１）例えばシリコンからなる半導体基板
１０の表面には、フィールド絶縁膜１２、薄い絶縁膜１
４、Ｎ+ 型領域１６、Ｐ+ 型領域１８等が形成されてい
る。絶縁膜１２，１４は、基板表面を酸化するなどして
形成されるもので、シリコンオキサイド等からなるもの
である。基板上面にＣＶＤ（ケミカル・ベーパー・デポ
ジション）法等によりシリコンオキサイド等からなる絶
縁膜２０を形成した後、この絶縁膜２０及び絶縁膜１４
には、レジスト層をマスクとする選択エッチング処理に
よりＮ+ 型領域１６及びＰ+ 型領域１８にそれぞれ対応
した接続孔を形成する。そして、基板上面には、スパッ
タ処理を真空を破らずに連続して行なうことによりＴｉ
層３０及びＴｉＮ層３２を順次に形成する。Ｔｉ層３０
は、オーミック接触を得るためのもので、極く薄くてよ
い。ＴｉＮ層３２は、不純物の横方向拡散を防止するた
めのものである。
１０の表面には、フィールド絶縁膜１２、薄い絶縁膜１
４、Ｎ+ 型領域１６、Ｐ+ 型領域１８等が形成されてい
る。絶縁膜１２，１４は、基板表面を酸化するなどして
形成されるもので、シリコンオキサイド等からなるもの
である。基板上面にＣＶＤ（ケミカル・ベーパー・デポ
ジション）法等によりシリコンオキサイド等からなる絶
縁膜２０を形成した後、この絶縁膜２０及び絶縁膜１４
には、レジスト層をマスクとする選択エッチング処理に
よりＮ+ 型領域１６及びＰ+ 型領域１８にそれぞれ対応
した接続孔を形成する。そして、基板上面には、スパッ
タ処理を真空を破らずに連続して行なうことによりＴｉ
層３０及びＴｉＮ層３２を順次に形成する。Ｔｉ層３０
は、オーミック接触を得るためのもので、極く薄くてよ
い。ＴｉＮ層３２は、不純物の横方向拡散を防止するた
めのものである。
【００１２】（２）次に、ＴｉＮ層３２を覆ってＣＶＤ
法等によりＷＳｉ層３４を形成する。ＷＳｉ層３４は、
配線抵抗を低減するためのものである。
法等によりＷＳｉ層３４を形成する。ＷＳｉ層３４は、
配線抵抗を低減するためのものである。
【００１３】（３）次に、Ｔｉ層３０、ＴｉＮ層３２及
びＷＳｉ層３４からなる積層を所望の配線パターンに従
ってパターニングすることにより残存するＴｉ層３０
Ａ、ＴｉＮ層３２Ａ及びＷＳｉ層３４Ａからなる配線層
３６を形成する。この結果、Ｎ+ 型領域１６及びＰ+ 型
領域１８は、配線層３６によって相互接続される。
びＷＳｉ層３４からなる積層を所望の配線パターンに従
ってパターニングすることにより残存するＴｉ層３０
Ａ、ＴｉＮ層３２Ａ及びＷＳｉ層３４Ａからなる配線層
３６を形成する。この結果、Ｎ+ 型領域１６及びＰ+ 型
領域１８は、配線層３６によって相互接続される。
【００１４】（４）この後、基板上面には、ＣＶＤ法等
によりリンケイ酸ガラス等の層間絶縁膜３８を形成す
る。そして、表面の平坦性を改善すべく絶縁膜３８を流
動化するためと、ＷＳｉ層３４Ａを低抵抗化するために
約１０００℃で熱処理を行なう。
によりリンケイ酸ガラス等の層間絶縁膜３８を形成す
る。そして、表面の平坦性を改善すべく絶縁膜３８を流
動化するためと、ＷＳｉ層３４Ａを低抵抗化するために
約１０００℃で熱処理を行なう。
【００１５】上記のようにして得られる配線構造は、コ
ンプリメンタリＭＯＳ型ＬＳＩ等で用いるに好適なもの
で、ＴｉＮ層３２Ａの下にＴｉ層３０Ａを設けたことに
より領域１６，１８と配線層３６との間に良好なオーミ
ック接触を得ることができる。
ンプリメンタリＭＯＳ型ＬＳＩ等で用いるに好適なもの
で、ＴｉＮ層３２Ａの下にＴｉ層３０Ａを設けたことに
より領域１６，１８と配線層３６との間に良好なオーミ
ック接触を得ることができる。
【００１６】なお、層３４（３４Ａ）の材料としては、
ＷＳｉ等の高融点金属シリサイドの代りに、Ｗ等の高融
点金属を用いてもよい。この場合、図４の熱処理は、絶
縁膜３８の流動化のみを意図して８００〜９００℃で行
なわれる。また、この発明の配線層３６は、Ｎ型領域間
を接続したり、Ｐ型領域間を接続したりするためにも使
用できることは勿論である。
ＷＳｉ等の高融点金属シリサイドの代りに、Ｗ等の高融
点金属を用いてもよい。この場合、図４の熱処理は、絶
縁膜３８の流動化のみを意図して８００〜９００℃で行
なわれる。また、この発明の配線層３６は、Ｎ型領域間
を接続したり、Ｐ型領域間を接続したりするためにも使
用できることは勿論である。
【００１７】
【発明の効果】以上のように、この発明によれば、互い
に逆の導電型を有する領域間を接続する配線層として下
から順にオーミック接触用の金属層と不純物拡散防止用
の導電層と高融点金属又はそのシリサイドからなる導電
層とを積層したものを用いたので、低抵抗接続が可能で
製造容易な配線構造を実現できる効果が得られるもので
ある。
に逆の導電型を有する領域間を接続する配線層として下
から順にオーミック接触用の金属層と不純物拡散防止用
の導電層と高融点金属又はそのシリサイドからなる導電
層とを積層したものを用いたので、低抵抗接続が可能で
製造容易な配線構造を実現できる効果が得られるもので
ある。
【図１】〜
【図４】 この発明の一実施例による配線構造を得るた
めの一連の工程を示す基板断面図である。
めの一連の工程を示す基板断面図である。
【図５】 従来の配線構造を示す基板断面図である。
１０：半導体基板、１２，１４，２０，３８：絶縁膜、
１６：Ｎ+ 型領域、１８：Ｐ+ 型領域、３０，３０Ａ：
Ｔｉ層、３２，３２Ａ：ＴｉＮ層、３４，３４Ａ：ＷＳ
ｉ層。
１６：Ｎ+ 型領域、１８：Ｐ+ 型領域、３０，３０Ａ：
Ｔｉ層、３２，３２Ａ：ＴｉＮ層、３４，３４Ａ：ＷＳ
ｉ層。
Claims (1)
- 【請求項１】（ａ）半導体基板と、 （ｂ）この半導体基板の表面に互いに離間して形成さ
れ、互いに逆の導電型を有する第１及び第２の不純物ド
ープ領域と、 （ｃ）前記半導体基板の表面を覆って形成された絶縁膜
であって、前記第１及び第２の不純物ドープ領域にそれ
ぞれ対応した第１及び第２の接続孔を有するものと、 （ｄ）前記絶縁膜の上に前記第１及び第２の接続孔を介
して前記第１及び第２の不純物ドープ領域を相互接続す
るように形成された配線層であって、下から順にオーミ
ック接触用の金属層と、不純物拡散防止用の導電層と、
高融点金属又はそのシリサイドからなる導電層とを積層
したものとをそなえた半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4143305A JPH05315559A (ja) | 1992-05-08 | 1992-05-08 | 半導体装置 |
| US08/631,036 US5858868A (en) | 1992-05-08 | 1997-04-15 | Method of manufacturing a laminated wiring structure preventing impurity diffusion therein from N+ and P+ regions in CMOS device with ohmic contact |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4143305A JPH05315559A (ja) | 1992-05-08 | 1992-05-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315559A true JPH05315559A (ja) | 1993-11-26 |
Family
ID=15335673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4143305A Pending JPH05315559A (ja) | 1992-05-08 | 1992-05-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315559A (ja) |
-
1992
- 1992-05-08 JP JP4143305A patent/JPH05315559A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5397729A (en) | Method for fabrication of semiconductor device having polycrystalline silicon and metal silicides | |
| JPH0897310A (ja) | 半導体集積回路装置の製造方法 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JPH07120653B2 (ja) | モノリシック集積回路の製造方法 | |
| US6117792A (en) | Method for manufacturing semiconductor device | |
| JPH06244185A (ja) | 配線構造とその製法 | |
| JP3023853B2 (ja) | 半導体装置の製造方法 | |
| JPH0697109A (ja) | 半導体装置 | |
| JP3450262B2 (ja) | 回路製造方法、回路装置 | |
| JPH0257707B2 (ja) | ||
| US5858868A (en) | Method of manufacturing a laminated wiring structure preventing impurity diffusion therein from N+ and P+ regions in CMOS device with ohmic contact | |
| JP2762473B2 (ja) | 半導体装置の製造方法 | |
| JPH05315559A (ja) | 半導体装置 | |
| JPH06349835A (ja) | 半導体装置 | |
| JPH02192161A (ja) | 半導体集積回路装置 | |
| JP2789938B2 (ja) | 半導体装置 | |
| JP2668528B2 (ja) | 半導体装置の製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JPS63152164A (ja) | 半導体装置 | |
| JPH1050941A (ja) | 半導体集積回路の製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPH0590492A (ja) | 半導体集積回路とその製造方法 | |
| JP2822382B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02203565A (ja) | 半導体装置及びその製造方法 | |
| JPH0235773A (ja) | 半導体装置 |