DE3132905A1 - "verfahren zur herstellung einer halbleiteranordnung" - Google Patents
"verfahren zur herstellung einer halbleiteranordnung"Info
- Publication number
- DE3132905A1 DE3132905A1 DE19813132905 DE3132905A DE3132905A1 DE 3132905 A1 DE3132905 A1 DE 3132905A1 DE 19813132905 DE19813132905 DE 19813132905 DE 3132905 A DE3132905 A DE 3132905A DE 3132905 A1 DE3132905 A1 DE 3132905A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- metal
- dopant
- polysilicon layer
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 39
- 229920005591 polysilicon Polymers 0.000 claims description 39
- 229910021332 silicide Inorganic materials 0.000 claims description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 18
- 239000002019 doping agent Substances 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 14
- 229910052750 molybdenum Inorganic materials 0.000 claims description 13
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 12
- 239000011733 molybdenum Substances 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 85
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 101100520660 Drosophila melanogaster Poc1 gene Proteins 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 101100520662 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PBA1 gene Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
■V. Philips' eioeilämpsnfebnfeädheiie 31329 05
PIIN 9829 T~ 5.8.1981
-2 -
Verfahren zur Herstellung einer Halbleiteranordnung.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem eine Ober—
■ ■ fläche eines Halbleiterkörpers mit einer elektrisch isolierenden
Schicht, einer .durch Einführung eines Dotierungsstoffes
elektrisch leitend gemachten Polysiliciumschicht auf der
isolierenden Schicht, und einer Metallschicht versehen ist,
welche Metallschicht zusammen mit der Polysiliciumschicht einer Wärmebehandlung unterworfen wird,wobei die Polysiliciumschicht
über einen Teil ihrer Dicke durch Reaktion mit dem Metall der Metallschicht in eine Metallsilicidschicht
umgewandelt wird.
Die Erfindung bezieht sich insbesondere auf ein
verbessertes Verfahren zur Herstellung einer Feldeffektanordnung
mit isolierter Gate-Elektrode.
Eine Feldeffektanordnung mit isolierter G-ate-•elektrode,
die aus einer Doppelschichtstruktur einer dotierten
Polysiliciumschicht und einer Metallsilicidschicht besteht, ist z.B. aus der US-PS 4.080.719 bekannt.
Eine derartige Doppelschichtstruktur bietet viele
2Q Vorteile. Ihr kann z.B. ein viel niedrigerer spezifischer
Widerstand als einzelnen dotierten Polysiliciumschichten
gegeben werden. Ausserdem sind weniger Verunreinigungen an der Grenzfläche zwischen der dotierten Polysiliciumschicht
und der Isolierschicht als an der Grenzfläche zwischen der undotierten Polysiliciumschicht und der Isolierschicht
vorhanden.
Bei der Doppelschichtstruktur mit einer dotierton
Polysiliciumschicht kann die Schwellwertspannung von
Feldeffektanordnungen besser gesteuert werden als bei
einer Doppe 1schichtstruktur mit einer undotiorten PoLy-
silidünnschicht möglich ist.
Eine Gate-Elektrode mit einer De-ppelschichtstruktur
mit einer dotierten Polysiliciumschicht wird auf bekannte
Weise wie folgt hergestellt: Eine Oberfläche eines Halb—
PHN 9829 -£· 5. Β- 1981
-3-
leiterkörpers wird mit einer elektrisch isolierenden Schicht, einer dotierten Polysiliciumschicht und einer
Metallschicht versehen, die zusammen mit der dotierten Polysiliciumschicht einer ¥ärmebehandlung unterworfen wird,
wobei die Polysiliciumschicht über einen Teil ihrer Dicke durch Reaktion mit dem Metall der Metallschicht in eine
Metallsilicidschicht umgewandelt wird. Eine Metallsilicidschicht kann durch Reaktion z.B. einer aufgesputterten oder
aufgedampften Metallschicht, z.B. .aus Molybdän, mit einer
Polysiliciumschicht bei 6θΟ bis 900 C hergestellt werden.
Die Metallsilicidschicht, die Polysiliciumschicht und die elektrisch isolierende Schicht werden zur BiJ dung
einer Gate-Elektrode einer Feldeffektanordnurig mit isolierter
Gate-Elektrode maskiert und in Muster gebracht.
^ Tn der Praxis reagiert aber während der genannten
Wärmebehandlung eine mit Phosphor dotierte Polysiliciumschicht in ungenügendem Masse mit einer Molybdänschicht,
so dass die ganannte mit Phosphor dotierte Polysiliciumschicht über den Teil ihrer Dicke, der in Molybdänsilicid
umgewandelt werden muss, nur unvollständig umgewandelt wird.
Diese ungenügende Reaktion lässt sich aus den Erfahrungen schliessen, dass sogar nachdem eine Molybdänschicht
und eine mit Phosphor dotierte Polysiliciumschicht
der eigentlichen Wärmebehandlung unterworfen worden waren,
die genannte Molybdänschicht noch ihre Metallfarbe beibehält,
nicht die bläuliche Farbe von Molybdänsilicid aufweist und leicht in Salpetersäure (HNO ) löslich ist.
Vermutlich wird eine Art von Zwischenschicht auf
der Oberfläche der genannten mit Phosphor dotierten Polysiliciumschicht
erzeugt, die nicht mit Hilfe von Fluorwasserstoff (HF) entfernt werden kann.
Die Erfindung hat u.a. die Aufgabe, wenigstens
in erheblichem Masse die obengenannte Schwierigkeit zu
35
vermeiden, die möglicherweise durch die genannte Zwischenschicht verursacht wird.
Nach der Erfindung ist ein Verfahren
PIIN 9829 2Γ 5-8.1981
genannter Art daher dadurch, gekennzeichnet, dass nach
Umwandlung der Polysiliciumschicht über einen Teil· ihrer Dicke in die Metallsilicidschiclit der Dotierungsstoff über
die Metallsilicidechicht in den verbleibenden Teil der
Polysiliciumschicht eingeführt wird.
Der Erfindung liegt die Erkenntnis zugrunde,
dass eine -genügende Metallsilicidbildung und eine konstante
Schwellwertspannung bei Reaktion der Metallschicht mit
einer undotierten Polysiliciumschicht und durch Einführung 1^ eines Dotierungsstoffes in eine undotierte Polysiliciumschicht
über eine Metallsilicidschicht erhalten werden können.
Das Dotierungsmittel kann mit üblichen Dotierungstechniken, wie Diffusion, leicht durch die Metallsilicidschicht
hindurchgeführt werden.
Der Dotierungsstoff wird daher "vorzugsweise aus
der aus P, B und As bestehenden Gruppe gewählt.
Der Dotierungsstoff besteht vorzugsweise aus
.Phosphor und wird aus einem PH0 oder PQCl enthaltenden
. 3 3 - - ο '
Gasstrom bei einer Temperatur zwischen 900 und 1000 C
eingeführt.
Das Metall wird vorzugsweise aus der aus Ti, Ta, ¥ und Mo bestehenden Gruppe gewählt. Wenn das genannte -
Metall aus Molybdän besteht, wird die Tfarmebehandliing bei
25
einer Temperatur zwischen 600 und 900°C durchgeführt.
Eine Ausführungsform der Erfindung ist in der
Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
3q Figuren 1 bis 3 schematisch Schnitte durch einen
Teil einer Halbleiteranordnung in aufeinanderfolgenden
Stufen der Herstellung unter Verwendung des Verfahrens nach der Erfindung.·
Entsprechende Teile sind im allgemeinen mit denselben
Bezugsziffern bezeichnet.
Ein Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Gate-Elektrode wird an Hand
der Figuren 1 bis 3 beschrieben. Es wird von einem
PHN 9829 >- 5.8.1981
Halbleiterkörper 1, im vorliegenden Beispiel einer Siliciumscheibe
1 "vom p—Leitungstyp, ausgegangen.
Eine Oberfläche 8 der Siliciumscheibe 1 wird mit einer elektrisch isolierenden Schicht 2 unter Verwendung
eines üblichen Verfahrens versehen; z.B. wird eine etwa 50 um dicke Siliciumoxidschicht 2 durch thermische Oxidation
erzeugt.
Eine Polysiliciumschicht 3 wird auf der genannten
Isolierschicht 2 mit einer Dicke von etwa 350 nm durch Zersetzung einer gasförmigen Siliciumverbindung niedergeschlagen,
wobei diese Polysiliciumschicht durch Einführung eines Dotierungsstoffes elektrisch leitend gemacht wird.
Eine Metallschicht h, die im vorliegenden Beispiel
aus Molybdän besteht, wird dann über die ganze Oberfläche ^5 der Polysiliciumschicht in einer Dicke von etwa 75 nm
erzeugt.
Die Metallschicht h wird anschliessend zusammen
mit der Polysiliciumschicht 3 einr Wärmebehandlung unterworfen
(Fig. 2). Z.B. in dem Falle, in dem das Metall aus
dem 75 nm dicken Molybdän besteht, wird die Wärmebehandlung
bei einer Temperatur zwischen βθθ und 900 C während 60
Minuten in einer inerten oder reduzierenden Atmosphäre durchgeführt, wobei die Polysiliciumschicht 3 über einen
Teil ihrer Dicke in eine Molybdänsillcidscbicht 5 durch
Reaktlon mit dom Molybdän der Molybdänschicht umgewandelt
wird. ' ■
Während der Wärmebehandlung wird im vorliegenden Beispiel die genannte Molybdänmetallschicht h auf der
Oberseite der Polysiliciumschicht 3 völlig in die Mo'lyb-
dänsilicidschicht 5 mit einer Dicke von 300 nm umgewandelt,
während eine sehr dünne undotierte Polysiliciumschicht 6, im vorliegenden Beispiel mit einer Dicke von etwa ^O bis
50 nm der genannten undotierten Polysiliciumschicht 3 noch unter der genannten Molybdänsilicidschicht 5 zurück-
bleibt.
Nach der Erfindung; wii'd nach Umwandlung dor IOLysiliciumschicht
3 über einen Teil ihrer Dicke in die
PHN 9829 JF 5.8.1981
Metallsilieidschicht 5 der Dotierungsstoff iiber die
Metallsilicidschicht 5 in den verbleibenden Teil 6 der Polysiliciumschicht 3 eingeführt. Der Dotierungsstoff,
z.B. Phosphor, wird in die genannte verbleibende dünne un—
dotierte Polysiliciumschicht 6 über die Molybdänsilicidschicht
5 zum Erzeugen einer dotierten Polysiliciumschicht
6 aus einem Phosphin (PH ) oder Phosphoroxychlorid (POC1„)
enthaltenden Gasstrom durch eine Wärmebehandlung bei einer Temperatur zwischen 900 und 1000 C während etwa
'" Minuten oder durch Ionenimplantation auf übliche Weise
e ingeführt.
Die isolierte Gate-Elektrode 7 wird nun dadurch erhalten, dass die Schichten 2, 6 und 5 mit Hilfe
üblicher photolithographischer Atzverfahren in Muster gebracht werden (Fig. 3).
Während dieser Verfahrensschritte können die
zwei obengenannten Wärmebehandlungen zum Erzeugen einer Metallsilicidschicht und zur Einführung eines Dotierungsstoffes durch eine einzige Wärmebehandlung bei einer
Temperatur zwischen 900 und 1000°C ersetzt werden.
Die Tatsache, dass die Metallsilicidschicht ■ aus Molybdänsiiicid (MoSi2) besteht, wird durch Röntgenanalyse
und Messung des spezifischen Widerstandes bestätigt. Die Metallsilicidschicht weist eine bläuliche
Farbe auf.
Der Halbleiterkörper wird weiter den üblichen Behandlungen zur Vervollständigung der Feldeffektanordnung
unterworfen.
Die Erfindung ist nicht auf das beschriebene
Beispiel beschränkt, sondern kann auch bei anderen Verfahren zur Herstellung von MOS-Transistoren mit PoIysilicium-Gates,
z.B. bei der Herstellung von C-MOS-Transistoren, angewandt werden. Insbesondere sind nach
der Erfindung ringförmige MOS-Transistoren mit günstigen
Eigenschaften erhalten.
Bei dem obenbeschriebenen Verfahren kann·ein
anderes Metall .aus der aus Ti, Ta, W und Mo bestehenden
PHN 9829 -Jr 5.8.1981
Gruppe gewählt werden, während ein anderer Dotierungsstoff aus der aus P, B und As bestehenden Gruppe gewählt
werden kann.
Das Verfahren nach der vorliegenden Erfindung weist den Vorteil auf, dass die Doppelschichtstriiktur
einer dünnen dotierten Polysiliciumschicht und einer Metallsilicidschicht für eine Gate-Elektrode eines MOS-Transistors
leicht und auf reproduzierbare Weise angebracht werden kann, wobei ein für den verxirendeten Dotierungsstoff
kennzeichnender ¥ert der Schwellwertspannung erhalten wird.
Leerseite
Claims (3)
- PIIN 9829 -T 5.8.1981PATENTANSPRtJCHE:11 .) Verfahren zur Herstellung einer Halbleiteranordnung, bei dem eine Oberfläche eines Halbleiterkörpers mit einer elektrisch isolierenden Schicht, einer durch Einführung eines Dotierungsstoffes elektrisch leitend gemachten Polysiliciumschicht, und einer Metallschicht versehen ist, welche Metallschicht zusammen mit der Polysiliciumschicht einer Wärmebehandlung unterworfen wird, wobei die Polysiliciumschicht über einen Teil ihrer Dicke durch Reaktion mit dem Metall der Metallschicht in eine. Metallsilicidschicht umgewandelt wird, dadurch gekennzeichnet, dass nach der Umwandlung der Polysilicidschicht über einen Teil ihrer Dicke in die Metallsilicidschicht der Dotierungsstoff über die Metallsilicidschicht in denverbleibenden Teil der Polysiliciumschicht eingeführt wird. .
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, ' *dass der genannte Dotierungsstoff aus der aus P_, B und As bestehenden Gruppe gewählt wird..
- 3. Verfahren nach Anspruch 2, dadurch tfekeimzeicluii; t,dass der genannte Dotierungsstoff aus Phosphor besteht■und aus einem PH_ oder POCl enthaltenden Gasstrom bei einer Temperatur zwischen 900 und 1000 C eingeführt wird. U-. Verfahren nach einem der Ansprüche 1 bis 3> dadurch gekennzeichnet, dass das genannte Metall aus deraus Ti, Ta, W und Mo bestehenden Gruppe gewählt wird. 255· Verfahren nach Anspruch k, dadurch gekennzeichnet, dass das genannte Metall Molybdän ist und die genannte Wärmebehandlung bei einer Temperatur zwischen 600 und 900°C durchgeführt wird.
6. Verfahren nach einem der Ansprüche 1 bis k, ^dadurch gekennzeichnet, dass die Wärmebehandlungen zumν Erzeugen der Metalls i liuidachicht und zur "I£ Lnrniirtuifj des Dotierungsstoffes durch eine einzige Wärmebehandlung bei einer Temperatur zwischen 900 und 1000 C ersetzt werden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NLAANVRAGE8004835,A NL186352C (nl) | 1980-08-27 | 1980-08-27 | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3132905A1 true DE3132905A1 (de) | 1982-04-22 |
| DE3132905C2 DE3132905C2 (de) | 1990-03-22 |
Family
ID=19835784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19813132905 Granted DE3132905A1 (de) | 1980-08-27 | 1981-08-20 | "verfahren zur herstellung einer halbleiteranordnung" |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4373251A (de) |
| JP (1) | JPS5772383A (de) |
| CA (1) | CA1176142A (de) |
| DE (1) | DE3132905A1 (de) |
| FR (1) | FR2489591A1 (de) |
| GB (1) | GB2083284B (de) |
| NL (1) | NL186352C (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3304642A1 (de) * | 1983-02-10 | 1984-08-16 | Siemens AG, 1000 Berlin und 8000 München | Integrierte halbleiterschaltung mit bipolartransistor-strukturen und verfahren zu ihrer herstellung |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5536967A (en) * | 1980-12-30 | 1996-07-16 | Fujitsu Limited | Semiconductor device including Schottky gate of silicide and method for the manufacture of the same |
| US5200349A (en) * | 1980-12-30 | 1993-04-06 | Fujitsu Limited | Semiconductor device including schotky gate of silicide and method for the manufacture of the same |
| US4399605A (en) * | 1982-02-26 | 1983-08-23 | International Business Machines Corporation | Method of making dense complementary transistors |
| US4400867A (en) * | 1982-04-26 | 1983-08-30 | Bell Telephone Laboratories, Incorporated | High conductivity metallization for semiconductor integrated circuits |
| US4450620A (en) * | 1983-02-18 | 1984-05-29 | Bell Telephone Laboratories, Incorporated | Fabrication of MOS integrated circuit devices |
| GB2139418A (en) * | 1983-05-05 | 1984-11-07 | Standard Telephones Cables Ltd | Semiconductor devices and conductors therefor |
| JPH0612819B2 (ja) * | 1983-06-16 | 1994-02-16 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPH0638496B2 (ja) * | 1983-06-27 | 1994-05-18 | 日本電気株式会社 | 半導体装置 |
| JPS60134466A (ja) * | 1983-12-23 | 1985-07-17 | Hitachi Ltd | 半導体装置およびその製造方法 |
| GB2156579B (en) * | 1984-03-15 | 1987-05-07 | Standard Telephones Cables Ltd | Field effect transistors |
| US4597163A (en) * | 1984-12-21 | 1986-07-01 | Zilog, Inc. | Method of improving film adhesion between metallic silicide and polysilicon in thin film integrated circuit structures |
| US5280188A (en) * | 1985-03-07 | 1994-01-18 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor integrated circuit device having at least one bipolar transistor and a plurality of MOS transistors |
| JPS61222174A (ja) * | 1985-03-27 | 1986-10-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH061775B2 (ja) * | 1985-07-17 | 1994-01-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH0665213B2 (ja) * | 1985-10-31 | 1994-08-22 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置及びその製造方法 |
| US4782033A (en) * | 1985-11-27 | 1988-11-01 | Siemens Aktiengesellschaft | Process for producing CMOS having doped polysilicon gate by outdiffusion of boron from implanted silicide gate |
| US4877749A (en) * | 1986-02-28 | 1989-10-31 | Polyfet Re Devices, Inc. | Method of forming a low loss FET |
| JPS6337635A (ja) * | 1986-07-31 | 1988-02-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5017509A (en) * | 1988-07-19 | 1991-05-21 | Regents Of The University Of California | Stand-off transmission lines and method for making same |
| US4992391A (en) * | 1989-11-29 | 1991-02-12 | Advanced Micro Devices, Inc. | Process for fabricating a control gate for a floating gate FET |
| TW230266B (de) * | 1993-01-26 | 1994-09-11 | American Telephone & Telegraph | |
| US6004869A (en) * | 1997-04-25 | 1999-12-21 | Micron Technology, Inc. | Method for making a low resistivity electrode having a near noble metal |
| JP4851875B2 (ja) * | 2006-07-14 | 2012-01-11 | 川崎重工業株式会社 | 自動二輪車のリヤステップ取付構造及び該リヤステップ取付構造を備えた自動二輪車 |
| JP6997692B2 (ja) | 2018-09-28 | 2022-01-18 | 本田技研工業株式会社 | 鞍乗り型車両 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4080719A (en) * | 1975-09-17 | 1978-03-28 | U.S. Philips Corporation | Method of manufacturing a semiconductor device and device manufactured according to the method |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3617824A (en) * | 1965-07-12 | 1971-11-02 | Nippon Electric Co | Mos device with a metal-silicide gate |
| US3590471A (en) * | 1969-02-04 | 1971-07-06 | Bell Telephone Labor Inc | Fabrication of insulated gate field-effect transistors involving ion implantation |
| US3967981A (en) * | 1971-01-14 | 1976-07-06 | Shumpei Yamazaki | Method for manufacturing a semiconductor field effort transistor |
| JPS4960875A (de) * | 1972-10-17 | 1974-06-13 | ||
| GB1399163A (en) * | 1972-11-08 | 1975-06-25 | Ferranti Ltd | Methods of manufacturing semiconductor devices |
| JPS52119186A (en) * | 1976-03-31 | 1977-10-06 | Nec Corp | Manufacture of semiconductor |
| JPS6057227B2 (ja) * | 1976-11-11 | 1985-12-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPS53114672A (en) * | 1977-03-17 | 1978-10-06 | Toshiba Corp | Manufacture for semiconductor device |
| US4180596A (en) * | 1977-06-30 | 1979-12-25 | International Business Machines Corporation | Method for providing a metal silicide layer on a substrate |
| JPS5488783A (en) * | 1977-12-26 | 1979-07-14 | Cho Lsi Gijutsu Kenkyu Kumiai | Semiconductor |
| US4304042A (en) * | 1978-11-13 | 1981-12-08 | Xerox Corporation | Self-aligned MESFETs having reduced series resistance |
| US4319395A (en) * | 1979-06-28 | 1982-03-16 | Motorola, Inc. | Method of making self-aligned device |
| US4276688A (en) * | 1980-01-21 | 1981-07-07 | Rca Corporation | Method for forming buried contact complementary MOS devices |
| US4285761A (en) * | 1980-06-30 | 1981-08-25 | International Business Machines Corporation | Process for selectively forming refractory metal silicide layers on semiconductor devices |
-
1980
- 1980-08-27 NL NLAANVRAGE8004835,A patent/NL186352C/xx not_active IP Right Cessation
-
1981
- 1981-08-19 US US06/294,268 patent/US4373251A/en not_active Expired - Fee Related
- 1981-08-20 DE DE19813132905 patent/DE3132905A1/de active Granted
- 1981-08-20 CA CA000384311A patent/CA1176142A/en not_active Expired
- 1981-08-24 GB GB8125773A patent/GB2083284B/en not_active Expired
- 1981-08-24 JP JP56131666A patent/JPS5772383A/ja active Pending
- 1981-08-24 FR FR8116152A patent/FR2489591A1/fr active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4080719A (en) * | 1975-09-17 | 1978-03-28 | U.S. Philips Corporation | Method of manufacturing a semiconductor device and device manufactured according to the method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3304642A1 (de) * | 1983-02-10 | 1984-08-16 | Siemens AG, 1000 Berlin und 8000 München | Integrierte halbleiterschaltung mit bipolartransistor-strukturen und verfahren zu ihrer herstellung |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2083284B (en) | 1984-07-25 |
| NL186352B (nl) | 1990-06-01 |
| CA1176142A (en) | 1984-10-16 |
| US4373251A (en) | 1983-02-15 |
| NL8004835A (nl) | 1982-04-01 |
| FR2489591B1 (de) | 1985-03-08 |
| GB2083284A (en) | 1982-03-17 |
| NL186352C (nl) | 1990-11-01 |
| JPS5772383A (en) | 1982-05-06 |
| FR2489591A1 (fr) | 1982-03-05 |
| DE3132905C2 (de) | 1990-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3132905A1 (de) | "verfahren zur herstellung einer halbleiteranordnung" | |
| DE3311635C2 (de) | ||
| DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE1614540C3 (de) | Halbleiteranordnung sowie Verfahren zu ihrer Herstellung | |
| DE10163345B4 (de) | Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement | |
| DE2151107A1 (de) | Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode | |
| DE2125303A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung | |
| DE3030385C2 (de) | Verfahren zur Herstellung einer MOS-Halbleitervorrichtung | |
| DE2923737A1 (de) | Passivierung eines integrierten schaltkreises | |
| DE1764401B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung | |
| DE2539073B2 (de) | Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung | |
| DE2641752A1 (de) | Verfahren zur herstellung eines feldeffekttransistors | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| DE2911484C2 (de) | Metall-Isolator-Halbleiterbauelement | |
| DE2225374B2 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors | |
| DE2207264A1 (de) | Halbleiterschaltung mit drei Anschlußebenen und Verfahren zu ihrer Herstellung. | |
| DE3525550C2 (de) | Verfahren zur Herstellung von Feldeffekttransistoren mit isoliertem Gate und hoher Ansprechgeschwindigkeit in integrierten Schaltungen hoher Dichte | |
| DE19521006A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE2738961A1 (de) | Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation | |
| DE1923035A1 (de) | Verfahren zur Herstellung eines Halbleiterelements mit Passivierfilm | |
| DE2539193C3 (de) | Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen | |
| DE2942236A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
| DE3000121A1 (de) | Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen | |
| DE3007500A1 (de) | Verfahren zum passivieren eines integrierten schaltkreises | |
| DE2316208B2 (de) | Verfahren zur herstellung einer integrierten mos-schaltung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |