DE2125303A1 - Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung

Info

Publication number
DE2125303A1
DE2125303A1 DE19712125303 DE2125303A DE2125303A1 DE 2125303 A1 DE2125303 A1 DE 2125303A1 DE 19712125303 DE19712125303 DE 19712125303 DE 2125303 A DE2125303 A DE 2125303A DE 2125303 A1 DE2125303 A1 DE 2125303A1
Authority
DE
Germany
Prior art keywords
silicon
inflow
channel
silicon body
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712125303
Other languages
English (en)
Other versions
DE2125303B2 (de
DE2125303C3 (de
Inventor
Else Eindhoven Kooi (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2125303A1 publication Critical patent/DE2125303A1/de
Publication of DE2125303B2 publication Critical patent/DE2125303B2/de
Application granted granted Critical
Publication of DE2125303C3 publication Critical patent/DE2125303C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/103—Mask, dual function, e.g. diffusion and oxidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/105—Masks, metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

PHN. 4910. Va / WJM.
GÜNTHER M. DAVID
Anmelder: K.V. PHSLiPi* OLOEi! '.^3K
Akte: PtTiJ— 4Q10
Anmeldung vomi 1f). Hai 1971
Verfahren zur Herstellung einer- Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper aus Silicium von einem ersten Leitfähigkeitstyp, in dem zwei Oberflächenzonen vom entgegengesetzten Leitfähigkeitstyp angebracht sind, die die Zu- und Abflusszonen eines Feldeffekttransistors mit isolierter Torelektrode bilden, wobei zwischen den Zu- und Abflusszonen sich das an die Siliciumoberflache grenzende Kanalgebiet des Feldeffekttransistors erstreckt, und wobei auf einem Teil des SiliciumkÖrpers und wenigstens auf dem Kanalgebiet eine Maskierungsschicht angebracht wird, die wenigstens über einen Teil ihrer Dicke aus einem von Siliciumoxyd verschie-
109851/1598
PHN. 4910.
denen und gegen Oxydation maskierenden Material besteht, während der nicht gegen Oxydation maskierte Teil der Oberfläche des Siliciumkörpers einer Oxydationsbehandlung unterworfen wird, um eine wenigstens über einen Teil ihrer Dicke in den Siliciumkörper-versenkte Siliciumoxydschicht zu erhalten; weiterhin bezieht sich die Erfindung auf eine durch dieses Verfahren hergestellte Halbleiteranordnung.
Ein derartiges Verfahren ist aus der niederländischen Patentanmeldung .NOA67O7956 bekannt. Durch dieses Verfahren können "u.a. Leiter und Verbindungsdrähte auf dicken Oxydschiehten angebracht werden, welche Leiter und Drähte in bezug auf unterhalb der Oxydschiehten liegende Teile eine geringe Kapazität aufweisen. Ausserdem wird infolge der wenigstens teilweise versenkten Oxydschiehten eine Oberfläche erhalten, die flacher als die von Halbleiteranordnungen mit nicht versenkten Oxydschiehten der gleichen Dicke ist.
Die versenkte Oxydschicht erstreckt sich wenigstens über einen rings um die Zu- und Abflusszonen und das Kanalgebiet liegenden Teil der Oberfläche des Siliciumkörpers. Es hat sich nun herausgestellt, dass sogar unter verhältnismässig dicken versenkten Siliciumoxydschichten (z.B. mit einer Dicke von etwa 1 /um) parasitäre Kanäle z.B.' unter dem Einfluss der auf der Oxydschicht liegenden Stromleiter gebildet werden können, die die Wirkung des Feldeffekttransistors beeinträchtigen. Diese Erscheinung tritt namentlich bei Feldeffekttransistoren auf, bei denen im Kanalgebiet ein
109851/1598
PHN. 4910.
η-leitender Kanal gebildet wird; sie kann aber auch auftreten, wenn beim Betrieb im Kanalgebiet ein p-leitender Kanal gebildet wird.
Die Erfindung bezweckt,u.a., eine einfache
Lösung zu schaffen, durch die parasitäre Kanalbildung vermieden wird.
Das in der Einleitung erwähnte Verfahren ist nach der Erfindung dadurch gekennzeichnet, dass unter Verwendung der gegen Oxydation maskierenden Schicht als Diffusionsmaske eine Verunreinigung in den Siliciumkörper eindiffundiert wird, um einen an die Zu- und Abflusszonen grenzenden und unterhalb der versenkten Siliciumoxydschicht liegenden Kanalunterbrecher vom ersten Leitfähigkeitstyp zu erhalten, der eine höhere Dotierungskonzentration als der angrenzende Teil des Siliciumkörpers aufweist. Nach der Erfindung kann durch passende Wahl der Form des Kanalunterbrechers und des Anbringungszeitpunktes dieses Unterbrechers der Kanalunterbrecher ohne Anwendung einer besonderen Maske angebracht werden.
Vorzugsweise wird wenigstens der auf dem Kanalgebiet liegende Teil der Maskierungsschicht als ein Teil einer Diffusionsmaske beim Eindiffundieren einer anderen Verunreinigung in den Siliciumkörper zum Erhalten der Zu- und Abflusszonen verwendet. Dadurch kann mit Hilfe der Maskierungsschicht ausserdem ein genau definiertes Kanalgebiet erhalten werden, was, weil es sich hauptsächlich um die richtige Breite des Kanalgebieta Handelt, keinen Präzisions-
10 9 8 5 1/15 9 8
PHF. 4910.
ausrichtschritt erfordert.
Vorzugsweise wird der Kanalunterbrecher mit
einer die Oberflächenkonzentration der anderen Verunreinigung in den Zu- und Abflusszonen unterschreitenden Konzentration der Verunreinigung angebracht. Dies ist von besonderer Bedeutung, wenn die Verunreinigung zum Erhalten des Kanalunterbrechers auch an der Stelle der Zu- und Abfluss-^ zonen diffundiert wird.
Das Verfahren ist von besonderer Bedeutung bei der Herstellung von Feldeffekttransistoren, bei denen im Kanalgebiet ein n-leitender Kanal gebildet wird, wobei in den Siliciumkörper eine Akzeptorverunreinigung, z.B. Bor, zum Erhalten eines p-leitenden Kanalunterbrechers eindiffundiert wird.
Vorzugsweise wird nach Durchführung der Oxydationsbehandlung Gallium oder Aluminium als Verunreinigung zum Erhalten des Kanalunterbrechers diffundiert. Naturgemäss muss das gegen Oxydation maskierende Material auch gegen Diffusion von Gallium oder Aluminium maskieren. Gallium und Aluminium können über eine Siliciumoxydschicht diffundiert werden. Durch die Anwendung von Gallium oder Aluminium wird also die Anzahl von Möglichkeiten zur Bildung des Kanalunterbrechers im Siliciumkörper vergrössert.
So kann Gallium oder· Aluminium auch diffundiert werden, nachdem die Zu- und Abflusszonen gebildet worden sind, gegebenenfalls nachdem auch diese Zonen mit einer
10985 1/1598
versenkten Oxydschicht versehen worden sind. In all diesen Fällen ist es erforderlich, dass wenigstens auf dem Kanalgebiet die maskierende Schicht vorhanden ist, die wenigstens über einen Teil ihrer Dicke aus einem von Siliciumoxyd verschiedenen und gegen Oxydation maskierenden Material besteht. In vielen Fällen begrenzt der Kanalunterbrecher zusammen mit den Zu- und Abflusszonen das Kanalgebiet, wodurch parasitäre Kanalbildung bei komplizierten MOS-Strukturen ver- ν mieden wird.
Bei einer besonderen Ausführungsform des Verfahrens nach der Erfindung wird die Maskierungsschicht auf der Oberfläche des für das Kanalgebiet bestimmten Teiles des Siliciumkörpers und auf der Oberfläche der zu diffundierenden Zu- und Abflusszonen angebracht, wonach die versenkte Oxydschicht gebildet wird und Offnungen in der Maskierungsschicht zum Eindiffundieren der anderen Verunreinigung in den Siliciumkörper vorgesehen werden, um die Zu- und Abfluss-
zonen zu erhalten, wobei in einer Stufe nach der Anbringung ^ der Maskierungsschicht die Verunreinigung zum Erhalten des Kanalunterbrechers eindiffundiert wird.
Bei Anwendung dieses Verfahrens nach der Erfindung werden die bei Diffusionsvorgängen üblichen Schritte zum Anbringen einer gesonderten Diffusionsmaskierungsschicht und zum Durchführen einer Präzisionsphotoätzbehandlung dieser Schicht vermieden.
Die Erfindung bezieht sich weiterhin auf eine durch das erfindungsgemässe Verfahren hergestellte Halb-
109351/15^8
PHN. 4910.
leiteranordnung.
Die Erfindung wird nachstehend an Hand der beiliegenden Zeichnungen näher erläutert. Es zeigen:
Figuren 1, 2 und 3 schematisch Schnitte durch einen Teil eines Feldeffekttransistors in auffolgenden Herstellungsstufen unter Verwendung des erfindungsgemässen Verfahrens.
Bei diesem Verfahren wird eine Halbleiteranordnung (siehe Fig'. 3) hergestellt, die einen Halbleiterkörper 1 aus Silicium von einem ersten Leitfähigkeitstyp enthält, in dem zwei Oberflächenzonen 5 und 6 vom entgegengesetzten Leitfähigkeitstyp angebracht sind, die die Zu- und Abflusszonen eines Feldeffekttransistors mit isolierter Torelektrode 10 bilden. Zwischen den Zu- und Abflusszonen 5 und- 6 erstreckt sich das an die Siliciumoberflache grenzende Kanalgebiet 7 des Feldeffekttransistors. Bei dem Verfahren nach der Erfindung wird auf einem Teil des Siliciumkörpers 1 und wenigstens auf dem Kanalgebiet 7 eine Maskierungsschicht 2 angebracht (siehe Fig. i), die wenigstens über einen Teil ihrer Dicke aus einem von Siliciumoxyd verschiedenen und gegen Oxydation maskierenden Material, z.B. Siliciumnitrid, besteht.
Der nicht gegen Oxydation maskierte Teil der Oberfläche des Siliciumkörpers 1 wird einer Oxydationsbehandlung unterworfen , um eine über wenigstens einen Teil ihrer Dicke in den Siliciumkörper 1 versenkte Siliciumoxydschicht 8 zu erhalten.
10 9851/1598
PHN. 4910.
Nach der Erfindung wird unter Verwendung der
gegen Oxydation maskierenden Schicht 2 als Diffusionsmaske eine Verunreinigung in den Siliciumkörper 1 eindiffundiert, um einen an die Zu- und Abflusszonen 5 und 6 grenzenden und unterhalb der versenkten Siliciumoxydschicht 8 liegenden Kanalunterbrecher 9 zu erhalten. Der Kanalunterbrecher 9 ist vom ersten Leitfähigkeitstyp und weist eine höhere Dotierungskonzentration als der angrenzende Teil des Siliciumkörper s 1 auf. j^
Die als Oxydationsmaske verwendete Maskierungsschicht wird also auch als Diffusionsmaske verwendet, wodurch das Anbringen sowie das Photoätzen einer gesonderten Diffusionsmaskierungsschicht vermieden wird.
Vorzugsweise wird wenigstens der auf dem Kanalgebiet liegende Teil 11 der Maskierungsschicht 2 (siehe Fig. 2) als ein Teil der Diffusionsmaske 8,11 beim Eindiffundieren einer anderen Verunreinigung in den Siliciumkörper zum Erhalten der Zu- und Abflusszonen 5 und 6 verwendet.
Dadurch wird auf einfache Weise ein genau definiertes Kanalgebiet 7 erhalten.
Der auf dem Kanalgebiet 7 liegende Teil 11 der
Maskierungsschicht kann zum Diffundieren der Zu- und Abflusszonen auch durch eine andere Maskierungsschicht ersetzt werden, die z.B. aus' Schichten von Siliciumoxyd und von polykristallinem Silicium oder Molybdän zusammengesetzt ist.
Vorzugsweise wird der Kanalunterbrecher mit einer die Oberflächenkonzentration der anderen Verunreinigung in
10985$/gΐ£άό ■..-; n·
PHN. 4910.
den Zu- und Abflusszonen unterschreitenden Konzentration der Verunreinigung angebracht <,
Vorzugsweise wird nach Durchführung der Oxydationsbehandlung Gallium oder Aluminium als Verunreinigung zum Erhalten des Kanalunterbrechers 9 diffundiert. Durch die Anwendung dieser Elemente wird die Anzahl von Möglichkeiten zur Bildung des Kanalunterbrechers in dem Siliciumkörper vergrössert·, wie nachstehend noch näher beschrieben wird.
Bei einer bevorzugten Ausführungsform des Verfahrens nach der Erfindung wird die Maskierungsschicht 2 auf der Oberfläche des für das Kanalgebiet 7 bestimmten Teiles des Siliciuraleörpers 1 und auf der Oberfläche der zu diffundierenden Zu- und Abflusszoaen 5 und 6 angebracht (siehe Fig. 1). Dann wird die versenkte Oxydschicht 8 gebildet und werden Offnungen 3 und. k (siehe Fig. 2) in der Maskierungsschicht zum Eindiffundieren der anderen Verunreinigung in den Siliciumkörper angebracht, um die Zu- und Abflusszonen-5 und 6 zu erhalten. In einer Stufe nach dem Anbringen der Maskierungsschicht wird die Verunreinigung zum Erhalten des Kanalunterbrechers eindiffundiert.
Es wird z.B. von einem p-leitenden Siliciumkörper 1 (siehe Fig. 1) mit einem spezifischen Widerstand von z.B. lOil.cm und einer Dicke von etwa 200 vum ausgegangen. Die weiteren Abmessungen des Siliciumkörpers sind nicht wesentlich und sollen nur genügend gross sein, um die Anbringung des Feldeffekttransistors zu ermöglichen. Gewöhnlich werden in einem Siliciumkörper gleichzeitig eine Anzahl von
10985 1/1598
Feldeffekttransistoren angebracht, wonach dann der Siliciumkörper unterteilt wird, z.B. nachdem eine Anzahl Feldeffekttransistoren in integrierten Schaltungen miteinander verbunden worden sind.
Auf dem Siliciumkörper wird eine Siliciumnitridschicht mit einer Dicke von etwa 0,2 /um angebracht. Diese Schicht kann auf übliche Weise dadurch angebracht werden, dass ein Gemisch von Silan und Ammoniak bei t000° C über den Körper geführt wird. Siliciumnitrid hat eine maskierende Wirkung gegen Oxydation.
Mit Hilfe einer üblichen Photomaskierungstechnik wird mit Ausnahme des Teiles 2, der eine Breite von etwa 65 /um aufweist, die Siliciumnitridschicht entfernt. Dann wird die versenkte Siliciumoxydschicht 8 mit einer Dicke von etwa 0,8 /um durch Oxydation angebracht. Zu diesem Zweck wird z.B. Dampf über den Siliciumkörper, der auf einer Temperatur von etwa 1000° C gehalten wird, geführt, bis die erwünschte Dicke erreicht ist. Die Siliciumoxydschicht 8 ist über eine Dicke von etwa 0,35 /Um in den Siliciumkörper 1 versenkt.
Dann wird unter Verwendung der Siliciumnitridschicht 2 als Diffusionsmaske Gallium oder Aluminium über die Siliciumoxydschicht 8 in den Siliciumkörper zum Erhalten des unterhalb der Siliciumoxydschicht 8 liegenden Kanalunterbrechers 9 eindiffundiert.
Zu diesem Zweck wird bei Diffusion von Aluminium der Siliciumkörper in einen Aluminiumoxydkübel gesetzt, der
10 98 51/1598
PHN. 4910.
- 10 -
mit Hilfe eines Aluminiumoxyddeckels verschlossen wird. In dem Kübel befindet sich auch eine Legierung von 10 Gew.% Alumimium und 90 Gew.% Silicium. Bei Erhitzung während 60 Minuten auf 1000° C in einem Wasserstoffstrom wird Aluminium über eine Tiefe von etwa 1 /um in den Siliciumkörper eindif-
1 7 fundiert. Die Oberflächenkonzentration beträgt 5.10 ' Atome/
Bei Diffusion von Gallium wird Siliciumpulver
18
verwendet, das 10 Atome/cm3 Gallium enthält, während nun 20 Minuten lang auf 10>00° C im Vakuum erhitzt wird. Die Diffusionstiefe und die Oberflächenkonzentration des Galliums sind praktisch gleich den entsprechenden Werten von Aluminium. Die erwähnten Oberflächenkonzentrationen werden bei der folgenden Oxydationsbehandlung etwas geringer.
Anschliessend werden auf übliche Weise in die Siliciumnitridschicht 2 die Offnungen 3 und 4 mit einer Breite von etwa 25 /um mit Hilfe warmer Phosphorsäure geätzt (siehe Fig. 2). Die Dicke der Oxydschicht 8 nimmt dabei praktisch nicht ab.
Über die Offnungen 3 und 4 wird Phosphor in den Siliciumkörper 1 eindiffundiert. Zu diesem Zweck wird der Siliciumkörper zusammen mit einer Menge mit Phosphor dotierten Siliciumpulvers während etwa 10 Minuten auf eine Temperatur von etwa 1000° C in einem evakuierten Quarzrohr erhitzt, wonach der Siliciumkörper aus dem Quarzrohr entfernt wird.
Der Siliciumkörper wird dann auf eine Temperatur von etwa 100O° C erhitzt, wobei Dampf über den Körper 1
109851/1598
PHN. 4910.
- 11 -
geführt wird, bis in den Offnungen 3 und k Siliciumoxydschich· ten 12 und 13 (siehe Fig. 3) mit einer Dicke von etwa 0,4 /um erhalten sind. Die Siliciumoxydschicht 8 wird dabei dicker und erreicht eine Dicke von etwa 0,9 /um. Die Ober-.flächenkonzentration des Phosphors in dem Siliciumkörper beträgt etwa 5.10 Atome/cm3.
Der Phosphor diffundiert während des Oxydationsvorgangs weiter. Die η-leitenden Zu- und Abflusszonen 5 und 6 erhalten dabei eine Dicke von gut 1 /um.
Die auf dem Kanalgebiet 7 liegende Silicium-
nitridschicht 11 kann durch eine Siliciumoxydschicht 14 ersetzt werden, die dünner als die versenkte Oxydschicht ist, wonach auf dieser dünnen Schicht die Torelektrode 10 angebracht wird.
Auf übliche Weise werden die Zu- und Abflusszonen und die Torelektrode mit Stromleitern versehen.
Die Erfindung beschränkt sich nicht auf das Diffundieren von Gallium oder Aluminium. So kann z.B. vor dem Anbringen der Schicht 8 der Kanalunterbrecher 9 durch Diffusion von z.B. Bor erhalten werden.
Auch kann Gallium oder Aluminium diffundiert werden, nachdem Phosphor diffundiert ist oder nachdem in den Öffnungen 3 und 4 die Siliciumoxydschichten 12 und gebildet sind, wobei dafür gesorgt werden muss, dass die Zu- und Abflusszonen nicht überdotiert werden.
Auch kann die Diffusion einer Verunreinigung zum Erhalten des Kanalunterbrechers mit Verfahren kombiniert
109851/1598
PHN. 4910.
- 12 -
werden, bei denen die Siliciumnitridschicht 2 sich anfänglich nicht über das in Fig. 1 gezeigte Gebiet, sondern nur über das in Fig. 2 dargestellte Gebiet erstreckt. Dann kann die versenkte Oxydschicht angebracht und können die Zu- und Abflusszonen diffundiert werden; das Eindiffundieren der
Verunreinigung zum Erhalten des Kanalunterbrechers kann
diesen Schritten vorangehen oder folgen.
Auch kann die Siliciumnitridschicht als Diffusionsmaske für die Phosphordiffusion verwendet werden, wonach der nicht auf dem Kanalgebiet liegende Teil der Siliciumnitridschicht entfernt und die ausserhalb des Kanalgebietes liegende Siliciumoberflache oxydiert wird. Vor oder nach der Oxydation kann dann die Verunreinigung zum Erhalten des Kanalunterbrechers diffundiert werden. '
Die Maskierungsschicht kann statt aus Siliciumnitrid auch aus einem anderen gegen Oxydation maskierenden Material, wie einer Doppelschicht aus Aluminiumoxyd und
Siliciumoxyd, bestehen.
109851/1598

Claims (6)

  1. - 13 PATENTANSPRÜCHE .
    Μ. / Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper aus Silicium von einem ersten Leitfähigkeitstyp, in dem zwei Oberflächenzonen vom entgegengesetzten Leitfähigkeitstyp angebracht sind, die die Zu- und Abflusszonen eines Feldeffekttransistors mit isolierter Torelektrode bilden, wobei zwischen den Zu- und Abflusszonen sich das an die Siliciumoberflache grenzende Kanalgebiet des Feldeffekttransistors erstreckt, und wobei' M auf einem Teil des Siliciumkörpers und wenigstens auf dem Kanalgebiet eine Maskierungsschicht angebracht wird, die wenigstens über einen Teil ihrer Dicke aus einem von SiIiciumoxyd verschiedenen und gegen Oxydation maskierenden Material besteht, während der nicht gegen Oxydation maskierte Teil der Oberfläche des Siliciumkörpers einer Oxydationsbehandlung unterworfen wird, um eine wenigstens über einen Teil ihrer Dicke in den Siliciumkörper versenkte Siliciumoxydschicht zu erhalten, dadurch gekennzeichnet, dass unter ^ Verwendung der gegen Oxydation maskierenden Schicht als Diffusionsmaske eine Verunreinigung in den Siliciumkörper eindiffundiert wird, um einen an die Zu- und Abflusszonen grenzenden und unterhalb der versenkten Siliciumoxydschicht liegenden Kanalunterbrecher vom ersten Leitfähigkeitstyp zu erhalten, dessen Dotierungskonzentration höher als die des angrenzenden Teiles des Siliciumkörpers ist.
  2. 2. Verfahren nach Anspruch 1., dadurch gekennzeichnet, dass wenigstens der auf dem Kanalgebiet liegende Teil
    10 9 8 5 1/15 9 8
    der Maskierungsschicht als ein Teil einer Diffusionsmaske beim Eindiffundieren einer anderen Verunreinigung in den Siliciumkörper zum Erhalten der Zu- und Abflusszonen verwendet wird.
  3. 3» Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Kanalunterbrecher mit einer die Oberflächenkonzentration der anderen Verunreinigung in den Zu- und Abflusszonen überschreitenden Konzentration der Verunreinigung angebracht wird..
  4. 4. Verfahren nach Anspruch 1, 2 oder 3» dadurch gekennzeichnet, dass nach Durchführung der Oxydati o'nsbehandlung Gallium oder Aluminium als Verunreinigung zum Erhalten des Kanalunterbrechers diffundiert wird.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadui-ch gekennzeichnet, dass die Maskierungsschicht auf der Oberfläche des für das Ka.nalgebiet bestimmten Teiles des Siliciumkörpers und auf der Oberfläche der zu diffundierenden Zu- und Abflusszonen angebracht wird, wonach die versenkte Oxydschicht gebildet wird und öffnungen in der Maskier ungsscTiich t zum Eindiffundieren der anderen Verunreinigung in den Siliciumkörper zum Erhalten der Zu- und Abflusszonen angebracht werden, während in einer Stufe nach der Anbringung der Maskierungsschicht die Verunreinigung zum Erhalten des TCanalunterbrechers diffundiert-wird.
  6. 6. ■ Durch das Verfahren nach einem der vorstehenden Ansprüche hergestellte Halbleiteranordnung.
    109851/1598
DE2125303A 1970-06-04 1971-05-21 Verfahren zum Herstellen einer Halbleiteranordnung Expired DE2125303C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7008101.A NL164424C (nl) 1970-06-04 1970-06-04 Werkwijze voor het vervaardigen van een veldeffect- transistor met een geisoleerde stuurelektrode, waarbij een door een tegen oxydatie maskerende laag vrijgelaten deel van het oppervlak van een siliciumlichaam aan een oxydatiebehandeling wordt onderworpen ter verkrijging van een althans gedeeltelijk in het siliciumlichaam verzonken siliciumoxydelaag.

Publications (3)

Publication Number Publication Date
DE2125303A1 true DE2125303A1 (de) 1971-12-16
DE2125303B2 DE2125303B2 (de) 1978-07-20
DE2125303C3 DE2125303C3 (de) 1979-04-05

Family

ID=19810238

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2125303A Expired DE2125303C3 (de) 1970-06-04 1971-05-21 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (12)

Country Link
US (1) US3752711A (de)
JP (1) JPS507425B1 (de)
AT (1) AT324428B (de)
BE (1) BE768076A (de)
CA (1) CA920284A (de)
CH (1) CH524251A (de)
DE (1) DE2125303C3 (de)
ES (1) ES391843A1 (de)
FR (1) FR2094036B1 (de)
GB (1) GB1348391A (de)
NL (1) NL164424C (de)
SE (1) SE361557B (de)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849918B1 (en) 1965-09-28 2005-02-01 Chou H. Li Miniaturized dielectrically isolated solid state device
US6979877B1 (en) 1965-09-28 2005-12-27 Li Chou H Solid-state device
US7038290B1 (en) 1965-09-28 2006-05-02 Li Chou H Integrated circuit device
US3921283A (en) * 1971-06-08 1975-11-25 Philips Corp Semiconductor device and method of manufacturing the device
US4011653A (en) * 1971-08-23 1977-03-15 Tokyo Shibaura Electric Co., Ltd. Method for manufacturing a semiconductor integrated circuit including an insulating gate type semiconductor transistor
US3892609A (en) * 1971-10-07 1975-07-01 Hughes Aircraft Co Production of mis integrated devices with high inversion voltage to threshold voltage ratios
NL161305C (nl) * 1971-11-20 1980-01-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderin- richting.
DE2251823A1 (de) * 1972-10-21 1974-05-02 Itt Ind Gmbh Deutsche Halbleiterelement und herstellungsverfahren
US3853633A (en) * 1972-12-04 1974-12-10 Motorola Inc Method of making a semi planar insulated gate field-effect transistor device with implanted field
CA1001771A (en) * 1973-01-15 1976-12-14 Fairchild Camera And Instrument Corporation Method of mos transistor manufacture and resulting structure
US3924265A (en) * 1973-08-29 1975-12-02 American Micro Syst Low capacitance V groove MOS NOR gate and method of manufacture
US3975221A (en) * 1973-08-29 1976-08-17 American Micro-Systems, Inc. Low capacitance V groove MOS NOR gate and method of manufacture
JPS5214594B2 (de) * 1973-10-17 1977-04-22
US3890632A (en) * 1973-12-03 1975-06-17 Rca Corp Stabilized semiconductor devices and method of making same
JPS5624371B2 (de) * 1974-02-13 1981-06-05
US3979765A (en) * 1974-03-07 1976-09-07 Signetics Corporation Silicon gate MOS device and method
US3899363A (en) * 1974-06-28 1975-08-12 Ibm Method and device for reducing sidewall conduction in recessed oxide pet arrays
JPS51114079A (en) * 1975-03-31 1976-10-07 Fujitsu Ltd Construction of semiconductor memory device
US4047285A (en) * 1975-05-08 1977-09-13 National Semiconductor Corporation Self-aligned CMOS for bulk silicon and insulating substrate device
US3997379A (en) * 1975-06-20 1976-12-14 Rca Corporation Diffusion of conductivity modifiers into a semiconductor body
US3978577A (en) * 1975-06-30 1976-09-07 International Business Machines Corporation Fixed and variable threshold N-channel MNOSFET integration technique
JPS5232680A (en) * 1975-09-08 1977-03-12 Toko Inc Manufacturing process of insulation gate-type field-effect semiconduct or device
US4011105A (en) * 1975-09-15 1977-03-08 Mos Technology, Inc. Field inversion control for n-channel device integrated circuits
US4033026A (en) * 1975-12-16 1977-07-05 Intel Corporation High density/high speed MOS process and device
FR2351502A1 (fr) * 1976-05-14 1977-12-09 Ibm Procede de fabrication de transistors a effet de champ a porte en silicium polycristallin auto-alignee avec les regions source et drain ainsi qu'avec les regions d'isolation de champ encastrees
US4246692A (en) * 1976-05-28 1981-01-27 Texas Instruments Incorporated MOS Integrated circuits with implanted resistor elements
US4087902A (en) * 1976-06-23 1978-05-09 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Field effect transistor and method of construction thereof
US4114255A (en) * 1976-08-16 1978-09-19 Intel Corporation Floating gate storage device and method of fabrication
US4135289A (en) * 1977-08-23 1979-01-23 Bell Telephone Laboratories, Incorporated Method for producing a buried junction memory device
US4268847A (en) * 1977-09-16 1981-05-19 Nippon Electric Co., Ltd. Semiconductor device having an insulated gate type field effect transistor and method for producing the same
US4144101A (en) * 1978-06-05 1979-03-13 International Business Machines Corporation Process for providing self-aligned doping regions by ion-implantation and lift-off
US4182636A (en) * 1978-06-30 1980-01-08 International Business Machines Corporation Method of fabricating self-aligned contact vias
US4219925A (en) * 1978-09-01 1980-09-02 Teletype Corporation Method of manufacturing a device in a silicon wafer
US4277882A (en) * 1978-12-04 1981-07-14 Fairchild Camera And Instrument Corporation Method of producing a metal-semiconductor field-effect transistor
US4288910A (en) * 1979-04-16 1981-09-15 Teletype Corporation Method of manufacturing a semiconductor device
US4490736A (en) * 1979-04-23 1984-12-25 Texas Instruments Incorporated Semiconductor device and method of making
NL7903158A (nl) * 1979-04-23 1980-10-27 Philips Nv Werkwijze voor het vervaardigen van een veldeffekt- transistor met geisoleerde poortelektrode, en transistor vervaardigd door toepassing van een derge- lijke werkwijze.
FR2462781A1 (fr) * 1979-07-27 1981-02-13 Thomson Csf Transistor a effet de champ a grille schottky autoalignee et son procede de fabrication
US4441941A (en) * 1980-03-06 1984-04-10 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device employing element isolation using insulating materials
US4335502A (en) * 1980-10-01 1982-06-22 Standard Microsystems Corporation Method for manufacturing metal-oxide silicon devices
JPS59132136A (ja) * 1983-01-19 1984-07-30 Hitachi Ltd 半導体装置の製造方法
US4551910A (en) * 1984-11-27 1985-11-12 Intel Corporation MOS Isolation processing
ATE45248T1 (de) * 1984-12-13 1989-08-15 Siemens Ag Verfahren zum herstellen einer die aktiven bereiche einer hochintegrierten cmos-schaltung trennenden isolation.
US5026656A (en) * 1988-02-01 1991-06-25 Texas Instruments Incorporated MOS transistor with improved radiation hardness
US5019526A (en) * 1988-09-26 1991-05-28 Nippondenso Co., Ltd. Method of manufacturing a semiconductor device having a plurality of elements
US4968641A (en) * 1989-06-22 1990-11-06 Alexander Kalnitsky Method for formation of an isolating oxide layer
JPH0555566A (ja) * 1991-08-28 1993-03-05 Nec Corp 半導体装置
US20040144999A1 (en) * 1995-06-07 2004-07-29 Li Chou H. Integrated circuit device
KR100197656B1 (ko) * 1995-12-29 1999-07-01 김영환 반도체 에스.오.아이.소자의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI5A (fi) * 1844-02-28 Nytt slags spelkort
US3440500A (en) * 1966-09-26 1969-04-22 Itt High frequency field effect transistor

Also Published As

Publication number Publication date
JPS507425B1 (de) 1975-03-25
US3752711A (en) 1973-08-14
SE361557B (de) 1973-11-05
NL164424C (nl) 1980-12-15
NL164424B (nl) 1980-07-15
CA920284A (en) 1973-01-30
FR2094036B1 (de) 1974-10-11
AT324428B (de) 1975-08-25
BE768076A (fr) 1971-12-03
DE2125303B2 (de) 1978-07-20
CH524251A (de) 1972-06-15
FR2094036A1 (de) 1972-02-04
DE2125303C3 (de) 1979-04-05
ES391843A1 (es) 1973-07-01
NL7008101A (de) 1971-12-07
GB1348391A (en) 1974-03-13

Similar Documents

Publication Publication Date Title
DE2125303A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2745857C2 (de)
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE1764401C3 (de) Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE3327301A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE1764155B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2453279C3 (de) Halbleiteranordnung
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE2752335B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
EP0270703B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE2148431C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3015101C2 (de)
EP0005181B1 (de) Verfahren zur Herstellung einer, Bauelemente vom Feldeffekttransistortyp enthaltenden, Halbleiteranordnung
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2522448A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE2120832B2 (de) Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper
DE1927645B2 (de) Verfahren zum Herstellen eines MOS-Feldeffekttransistors

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)