DE1927645B2 - Verfahren zum Herstellen eines MOS-Feldeffekttransistors - Google Patents

Verfahren zum Herstellen eines MOS-Feldeffekttransistors

Info

Publication number
DE1927645B2
DE1927645B2 DE19691927645 DE1927645A DE1927645B2 DE 1927645 B2 DE1927645 B2 DE 1927645B2 DE 19691927645 DE19691927645 DE 19691927645 DE 1927645 A DE1927645 A DE 1927645A DE 1927645 B2 DE1927645 B2 DE 1927645B2
Authority
DE
Germany
Prior art keywords
layer
source
substrate
insulating film
sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19691927645
Other languages
English (en)
Other versions
DE1927645A1 (de
Inventor
Tomisaburo Kyoto Okumura (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3925168A external-priority patent/JPS5110071B1/ja
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE1927645A1 publication Critical patent/DE1927645A1/de
Publication of DE1927645B2 publication Critical patent/DE1927645B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

ungstyp bestehen. Das in F i g. 6 gezeigte Plättchen wird an das sogenannte Kopfstück angeschlossen (nicht gezeigt). Die Elektroden 16, 17,18 und 19 werden mit Hilfe dünner Drähte an die Anschlußdrähte des Kopfstücks angeschlossen. Die Unterseite des unmittelbar an das Kopfstück angeklebten Subf'rats 1 und der an das Kopfstück angeschlossene Draht der Quellenelektrode 16 werden zusammen nach außen geführt. Das Kopfstück wird für luftdichten Abschluß gesockelt. Hier bleibt der Abschnitt der angereicherten Schicht 21, die gleichzeitig mit den Quellen- und Senkenbereichen gebildet wird, ohne jeglichen elektrischen Anschluß. Die Schicht wird als Inselbereich bezeichnet.
Die kennzeichnenden Merkmale der Erfindung ergeben sich aus dem Folgenden: Die nahe der Quellenelektrode 16 befindliche erste Gate-clektrode 17 and die nahe der Senkenelektrode 19 befindliche üate-F.lektrodeie überdecken vollständig die lsoliertilnie 12 und 13 zwischen dem Ouellenbereich 20 und dem Inselbereich 21 sowie zwischen dem Senkenbereich 22 und dem Inselbereich 21 und erstrecken sich über die dicke Isolierschicht 5, 7 und 9 auf den Quellen-, Insel- und Senkenbereich 20 bzw. 21 bzw. 22. Die Gate-Elektroden überdecken somit vollständig die leitenden Kanäle. Wenn der Oxydfilm auf den Kanälen nicht vollständig durch das Gate überdeckt ist, so ist das elektrische Potential auf diesen Oberflächenabschnitten nicht definiert, so daß der Senkenstrom Unsicherheit besitzt. Es ist daher notwendig, daß die Kanäle vollständig durch die Gate-Elektroden abgedeckt werden. Aus diesem Grunde bildet man die Endabschnitte jeder Gate-Elektrode und die Endabschnitte der Quellen-, Insel- und Senkenzonen gewöhnlich überlappend aus. Die überlappenden Zonen sind vorzugsweise so klein wie möglich, da sie die elektrische Kapazität des Gates erhöhen.
Bei dem erfindungsgemäß erhaltenen Halbleiterbauelement trägt der dicke Isolierfilm nur wenig zur Erhöhung der Gatekapazität bei, so daß die Abmessung der überlappenden Abschnitte groß sein kann. Selbst wenn der Abstand zwischen dei Quellenzone und dem Inselbereich sowie zwischen dem Inselbereich und der Senkenzone klein gewählt wird, kann die Breite der Gate-Elektrode groß gemacht werden. Somit wird die Überlappung des dünnen Oxydfilms und des Gates, d. h. die Einstellung einer Maske für das Ätzen der Metallschicht nach der Fotoätztechnik gemäß Fig. 6 leichter. Es wird möglich, den Abstand zwischen der Quellenzone und dem Inselbereich sowie zwischen dem Inselbereich und der Senkenzone zu verkleinern. Daher wird durch die Erfindung infolge der kleinen Gatekapazität ein kleiner dielektrischer Verlust und infolge des geringen Quelle-Insel- und Insel-Senlce-Abstands eine große Steilheit erreicht.
Eine Abwandlung der vorgenannten Verfahrensschnitte kann ebenfalls Transistoren hoher Leistung hervorbringen. Diese Abwandlung des erfindungsgemäßen Verfahrens arbeitet nach dem Schritt in F i g. 1 zunächst gemäß den Schritten in F i g. 7 und 8 und anschließend nach den Schritten gemäß den Fig. 3 bis 6. Nach der Bildung der angereicherten Schicht 2 auf dem Halbleitersubstrat 1 wird die Schicht 2 mit Ausnahme der Quellen-, Insel- und Senkenzonen 23, 24 und 25 durch Ätzen entfernt, wie es in Fig. 7 angedeutet ist. Anschließend wird 3-.;f der gesamten Oberfläche des Substrats gemäß Fig. 8 ein Oxydfilm26 gebildet. Der Oxydfilm wird nach einem vorbestimmten Muster im Fotoätzverfahren behandelt, so daß man die Ausführungsform nach F i g. 3 erhält. Darauf folgen dieselben Verfahrensschnitte, wie sie im beanspruchten Verfahren erläutert wurden.
Das abgewandelte Verfahren erfordert bei den beiden Verfahrensschritlen gemäß F i g. 7 und 3 Foto-
ätzbehandlungen und beim zweiten Fotoätzen eine Maskenausrichtung, so daß die Bearbeitung komplizierter als bei dem ersten Verfahren wird; jedoch hat sich bei der Verfahrensstufe zur Herstellung einer Form gemäß F i g. 3 bei dem abgewandelten
Verfahren kein Seitenätzen der Oxydkante gezeigt, während bei dem ersten Verfahren bei dem dem Oxydätzschritt folgenden Siliciumsubstratätzschritt Seitenätzen auftreten kann. Darüber hinaus ist es bei dem abgewandelten Verfahren möglich, die Breite der Oxydfilme 27. 28 und 29 etwas größer oder etwas kleiner als diejenige der mit Verunreinigung angereicherten Schichteil 23, 24 und 25 zu machen, wie es in den F i g. 9 bzw. 10 dargestellt ist.
Die Ausführungsformen der Erfindung werden im folgenden erläutert:
Als Halbleitersubstrat 1 wurde ein p-Typ Silicium mit einem spezifischen Widerstand von 3 Qcm verwendet. In die Oberfläche des Substrats wurde Arsen diffundiert, um dadurch eine angereicherte n-Typ oder η-leitende Schicht2 (Fig. 1) zu erhalten. Die Diffusion erfolgte bei 1200° C, wobei eine Diffusionstiefe von 0,3 (im und eine Konzentration der Oberflächenverunreinigung von 102" Atome/cm3 erhalten wurde. Die Oberfläche des Substrats wurde unter Verwendung von feuchtem Sauerstoffgas bei 1200° C oxydiert, um einen thermisch oxydierten Film 3 einer Dicke von 6000 A zu erhalten. Der Oxydfilm 3 und die η-leitende angereichtertc Schicht wurden entsprechend den Kanälen durch Fotoätzen entfernt, um
das Halbleitersubstrat gemäß Fi g. 3 zu erhalten. Die Abstände 6 und 8 zwischen der Quellenzone und dem Inselbereich sowie zwischen dem Inselbereich und der Senkenzone betrugen 4 um. Anschließend wurde auf den freigelegten Oberfiächenabschnitten 4, 6, 8
und 10 (Fig. 4) in einer Sauerstoffatmosphäre bei 1100cC ein Oxydfilm mit einer Dicke von 1000 A gebildet. Nach den Schritten der F i g. 5 und 6 wuide das Substrat mit einem Kopfstück verklebt. Durch Anschließen dünner Drähte und durch Sockeln erhielt man das fertige Erzeugnis. Zwischen dem Schritt nach F i g. 4 und demjenigen nach F i g. 6 erfolgten Wärmebehandlungen, um die thermische Stabilität des MOS-Feldeffekt-Transistors zu erhöhen. Ferner erfolgte Wärmebehandlung bei dem Schritt
nach F i g. 6, um bei dieser Ausführungsform die Haftfestigkeit des Metallfilms, z. B. Aluminium, zu erhöhen. Obwohl die Diffusionstiefe des Arsens nach dem Schritt gemäß F i g. 1 0,3 μ in betrug, wurde bei den nachfolgenden Erhitzungsvorgängen die end-
gültige Tiefe auf 1,5 um gesteuert. Der auf diese Weise erhaltene Doppelgale-MOS-Feldeffekt-Transistor besaß ausgezeichnete Kennwerte. Die Umfangslänge der Quelle betrug 5,3 mm; die Kapazität des ersten Gates betrug () pF: die bei einem Sen-
kenstrom von 8 mA erzielte Steilheit betrug 15000 μ A/V.
Bei einem abgeänderten Verfahren wurden aufeinanderfolgend die Schritte 1, 7, 8, 3. 4, 5 und 6 vor-
genommen. Auch in diesem Fall bestand das Halbleitersubstrat aus p-leitendem Silicium mit einem spezifischen Widerstand von 3 Qcm. Auf dem Substrat wurde in der gleichen Weise wie bei der Ausführungsform I eine Diffusionsschicht mit einer Tiefe von 0,3 |im gebildet. Die Abstände zwischen der Quellenzone 23 und dem Inselbereich 24 sowie zwischen dem Inselbereich 24 und der Senkenzone 25 betrugen 5,2 μΐη. Anschließend wurde in einer feuchten Sauerstoffatmosphäre bei 12000C ein Oxydfilm 26 mit einer Dicke von 6000 A gebildet. Nach diesem Oxydierungsschritt wurde das Fotoätzverfahren angewendet, um die Form gemäß Fig. 3 zu erhalten. Die Breite der freigelegten Abschnitte 6 und 8 auf dem Substrat betrug A um, wobei berücksichtigt wurde, daß sich die Quellen-, Insel- und Senkenzone bei der thermischen Oxydation ausdehnt. Anschließend folgen dieselben Schritte wie bei der Ausführungsform 1. Um bei dieser Ausführungsform die Form nach F i g. 7 zu erhalten, ist ein zusätzlicher Fotoätzvorgang notwendig. Mit Ausnahme der Maske für diesen Vorgang wurden dieselben Masken wie bei der Ausführungsform 1 verwendet. Die Eigenschäften des durch diese Weise erhaltenen Doppelgate-MOS-Feldeffekt-Transistors waren im wesentlichen dieselben wie bei Ausführungsform 1.
Die Erfindung wurde an einem MOS-Feldeffekt-Transistor mit isoliertem Doppelgate erläutert; es besteht jedoch keine Beschränkung hinsichtlich der Anzahl der Gates, wie sich aus der vorstehenden Beschreibung ergibt. Die Erfindung ist auch bei Halbleiterbauelementen mit mehr als einer beliebigen Anzahl von Gates anwendbar. Wenngleich vorstehende Erläuterung an einem einzigen aktiven Bauelement erfolgte, so kann doch die Erfindung ohne Schwierigkeit bei einer integrierten Schaltung angewendet werden, bei der mehr als zwei derartiger aktiver Schaltelemente in ein einziges Substrat integriert sind.
Hierzu 1 Blatt Zeichnungen

Claims (3)

ι 2 durch ία den dicken Isolierfilm geätzte öffnungen auf Patentansprüche: den dotierten Quellen- und Senkenabschnitten aufgebracht werden.
1. Verfahren zum Herstellen eines MOS-FeId-' Der nach dem erfindungsgemäßen Verfahren hereffekttransistors, bei dem Quelle und Senke durch 5 gestellte MOS-Transistor besitzt eine kurze Kanal-Dotierung eines Substrats gebildet sind, da- länge, die eine entsprechend hohe Steilheit herbeidurch gekennzeichnet, daß man auf das führt, und eine geringe Gatterkapazität, die entSubstrat (1) über den dotierten Bereich (2) einen sprechend ihrer Größe nur geringe Verluste herbeidicken Isolierfilm (3) aufbringt, dann den Isolier- führt.
film (3) derart ätzt, daß das Substrat (1.) mit Aus- io Vorteilhafterweise wird die angereicherte Schicht nähme der dann mit dem dicken Isolierfilm (5, 9) vor dem Aufbringen des Dickenisolierfilms so gebedeckten Quellen- und Senkenabschnitte (20, 22) ätzt, daß einzelne dotierte Bereiche als Quellen- bzw. freigelegt wird, daß anschließend auf die freige- Senkenbereich entstehen.
legten Substratoberflächenteile (4. υ, 8,10) weitere Wird das erfindungsgemäße Verfahren zur Her-Isolierfilme (11, 12, 13, 14) aufgebracht werden 15 stellung eines Halbleiterbauelements mit mehreren und daß schließlich zumindest eine Gatterelek- isolierten Gatterelektroden verwendet, bildet man trode(I7, 18) auf diese weiteren IsolierfiJme (11, zwischen den Elektroden einen dicken Isolierfilm 12, 13, 14) sowie die Quellen- und Senkenelek- auf einem Inselabschnitt, der aus demselben Werktroden (16, 15») durch in den dicken Isolierfilm (5, stoff wie die Quellen- und Senkenabschnitte besteht. 9) geätzte öffnungen (15) auf den dotierten Quel- 20 Die Erfindung wird im folgenden an Hand schemalen- und Senkenabschnitten (20, 22) aufgebracht tischer Zeichnungen an einem Feldeffekttransistor werden. mit zwei isolierten Gattern oder Toren erläutert:
2. Verfahren nach Anspruch 1, dadurch ge- F i g. 1 bis 6 sind erläuternde Darstellungen des kennzeichnet, daß die angereicherte Schicht (2) Prinzips des erfindungsgemäßen Herstellungsverfahvor dem Aufbringen des dicken Isolierfilms so ge- as rens;
ätzt wird, daß einzelne dotierte Bereiche (23, 24, F i g. 7 und 8 sind erläuternde Darstellungen, die
25) als Quellen- bzw. Senkenbereiche entstehen. ein weiteres Verfahren für die Herstellung der Form
3. Verfahren nach einem der Ansprüche 1 in Fig. 3 verdeutlichen;
oder 2 zur Herstellung eines Halbleiterbauele- Fig. 9 und 10 sind Ansichten für die Erläuterung
ments mit mehreren isolierten Gatterelektroden, 30 geringer Abwandlungen der in F i g. 3 gezeigten Aus-
dadurch gekennzeichnet, daß man zwischen den führungsform.
Elektroden einen dicken Isolierfilm (7) auf einem In Fig. i wird das Substrat 1 mit Verunreini-
Inselabsc'nnitt (21) bildet, der aus demselben gungen angereichert, um eine Schicht 2 zu bilden.
Werkstoff wie die Quellen- und Senkenabschnitte die gegenüber dem Substrat entgegengesetzten Lei-
besteht. 35 tungslyp besitzt. Erfolgt dieses Anreichern durch
Diffusion, so wird die angereicherte Schicht auf bei-
den Oberflächen oder Seiten des Substrats gebildet.
Die Schicht auf der Boden- oder Unterseite wird gewöhnlich bei den weiteren Verfahrensstufen entfernt. 40 Da sie keine unmittelbare Beziehung zur Erfindung
Die Erfindung bezieht sich auf ein Verfahren zum hat, wurde die Unterseitenschicht weggelassen. Ge-Herstellen eines MOS-Feldeffekttransistors, bei dem maß F i g. 2 wird auf der angereicherten Schicht 2 Quelle und Senke durch Dotierung eines Subtrats ge- eine dicke Isolierschicht 3 gebildet. Diese Isolicrbildet sind. schicht kann ein Siliciumoxydfüm sein, der durch Bei Dünnfilmtransistoren ist es bereits bekannt 45 thermische Oxydation des Siliconsubstrats gebildet (»Proceedings of the IRE«, Band 50 [1962], S. 1462 wird und gewöhnlich an beiden Seiten des Substrats bis 1469), die einzelnen Elemente auf einen Träger entsteht. Da die Unterseitenschicht für die Erfindung aufzudampfen, wobei Masken verwendet werden, um ohne Bedeutung ist, ist sie in der Figur weggelassen. Bereiche zu erhalten, die von dem Aufdampfmaterial Gemäß F i g. 3 werden die angereicherte Schicht 2 frei bleiben sollen. Die Aufdampfung dient dabei all- 5° und die Isolierschicht 3 durch Fotoätzen teilweise gemein dazu, die einzelnen Bereiche der Transistoren entfernt. Die Bezugszeichen 4, 6, 8 und 10 zeigen die überhaupt herzustellen, wobei nur gefordert wird, daß auf diese Weise gebildeten frei liegenden Oberflächendiese Bereiche möglichst dünn sein sollen. abschnitte des Substrats 1. Gemäß Fig. 4 wird auf Der Erfindung liegt die Aufgabe zugrunde, ein Ver- den freigelegten Abschnitten 4, 6, 8 und 10 ein weifahren der eingangs genannten Art zu schaffen, durch 55 terer, mit 11, 12, 13 und 14 bezeichneter Isolierfilm das ein MOS-Feldeffekttransistor mit großer Steil- aufgebracht, der dünner als die vorgenannte Isolierheit und geringen Streuverlusten geschaffen werden schicht 3 ist. In Fig. 5 sind bei 15 Teile der Abkann, schnitte 5 und 9 der Isolierschicht 3 entfernt, um die Diese Aufgabe wird dadurch gelöst, daß man auf Abschnitte 20 und 22 der angereicherten Schicht das Substrat über den dotierten Bereich einen 60 freizulegen. Gemäß Fi g. 6 wird dann auf die Gesamtdicken Isolierfilm aufbringt, dann den Isolierfilm der- oberfläche eine Metallschicht aufgebracht, die mit art ätzt, daß das Substrat mit Ausnahme der dann Ausnahme der Abschnitte der Quellenelektrode 16, mit dem dicken Isolierfilm bedeckten Quellen- und der ersten Gate-Elektrode 17, der zweiten Gate-Senkenabschniite freigelegt wird, daß anschließend Elektrode 18 und der Senkenelektrode 19 entfernt auf die freigelegten Substratoberflächenteile weitere 65 wird. Die Metallfiline 16 und 19 stehen mit der Quel-Isolierfilme aufgebracht werden und daß schließlich Ienzone20 und der Senkenzone 22 in Berührung, die zumindest eine Gatterelektrode auf diese weiteren aus der mit Verunreinigung angereicherten Schicht Isolierfolie sowie die Quellen- und Senkenelektroden mit gegenüber dem Substrat entgegengesetzten Lei-
DE19691927645 1968-06-05 1969-05-30 Verfahren zum Herstellen eines MOS-Feldeffekttransistors Ceased DE1927645B2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3925168A JPS5110071B1 (de) 1968-06-05 1968-06-05
JP3025168 1968-06-05

Publications (2)

Publication Number Publication Date
DE1927645A1 DE1927645A1 (de) 1970-06-18
DE1927645B2 true DE1927645B2 (de) 1972-10-26

Family

ID=26368571

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691927645 Ceased DE1927645B2 (de) 1968-06-05 1969-05-30 Verfahren zum Herstellen eines MOS-Feldeffekttransistors

Country Status (5)

Country Link
US (1) US3600235A (de)
DE (1) DE1927645B2 (de)
FR (1) FR2010511B1 (de)
GB (1) GB1260544A (de)
NL (1) NL6908435A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016587A (en) * 1974-12-03 1977-04-05 International Business Machines Corporation Raised source and drain IGFET device and method
DE2926874A1 (de) * 1979-07-03 1981-01-22 Siemens Ag Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie
US4532697A (en) * 1983-12-02 1985-08-06 At&T Bell Laboratories Silicon gigabit metal-oxide-semiconductor device processing
US5041188A (en) * 1989-03-02 1991-08-20 Santa Barbara Research Center High temperature superconductor detector fabrication process
US5523866A (en) * 1992-06-04 1996-06-04 Nec Corporation Liquid-crystal display device having slits formed between terminals or along conductors to remove short circuits

Also Published As

Publication number Publication date
US3600235A (en) 1971-08-17
GB1260544A (en) 1972-01-19
FR2010511B1 (de) 1974-09-20
NL6908435A (de) 1969-12-09
FR2010511A1 (de) 1970-02-20
DE1927645A1 (de) 1970-06-18

Similar Documents

Publication Publication Date Title
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE2745857C2 (de)
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE2916364C2 (de)
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE1764401C3 (de) Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE2928923C2 (de)
DE4234528A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE2719314A1 (de) Isolierschicht-feldeffekttransistor
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2351437B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens zwei Schichten aus elektrisch leitendem Material
DE2531003A1 (de) Verfahren zur ionenimplantation durch eine elektrisch isolierende schicht
EP0000545A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE2541651C2 (de) Verfahren zur Herstellung einer Ladungsübertragungsanordnung
DE2752335C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE1589890A1 (de) Halbleiterelement mit Isolierueberzuegen und Verfahren zu seiner Herstellung
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE2054535B2 (de) Verfahren zur Herstellung von Feldeffekt-Halbleiteranordnungen in einem Halbleiterplättchen
DE1927645B2 (de) Verfahren zum Herstellen eines MOS-Feldeffekttransistors
EP0270703B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor

Legal Events

Date Code Title Description
8235 Patent refused