DE1927645A1 - Verfahren zur Herstellung eines Halbleiterelements - Google Patents

Verfahren zur Herstellung eines Halbleiterelements

Info

Publication number
DE1927645A1
DE1927645A1 DE19691927645 DE1927645A DE1927645A1 DE 1927645 A1 DE1927645 A1 DE 1927645A1 DE 19691927645 DE19691927645 DE 19691927645 DE 1927645 A DE1927645 A DE 1927645A DE 1927645 A1 DE1927645 A1 DE 1927645A1
Authority
DE
Germany
Prior art keywords
substrate
insulating film
source
area
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19691927645
Other languages
English (en)
Other versions
DE1927645B2 (de
Inventor
Tomisaburo Okumura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3925168A external-priority patent/JPS5110071B1/ja
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE1927645A1 publication Critical patent/DE1927645A1/de
Publication of DE1927645B2 publication Critical patent/DE1927645B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Dr. D. Thomsen H. Tiedike G. Bühling
Dipl.-Chem. Dipl.-lng. Dipl.-Chem.
8000 MÜNCHEN 2
TAL 33
TELEFON 0811 /22 68 94
TELEGRAMMADRESSE; THOPATENT
München 30* Mai 1969 case 18307 - T-3139
Matsushita Electronics Corporation Osaka / Japan
Verfahren zur Herstellung eines Halbleiterelements
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterelements, das auf einem Halbleitersubstrat angereicherte Bereiche für Quelle und Senke mit gegenüber dem Substrat entgegengesetzter-Leitfähigkeit,und über der Oberfläche eines Isolierfilms, der zwischen der Quelle und der Senke auf dem Substrat liegts eine Gatterelektrode aufweist.
Die Erfindung ist dadurch gekennzeichnets daß zunächst auf der gesamten Oberfläche des Substrats eine angereicherte Schicht für Quellen- und Senkenbereiche gebildet und anschliessend die angereicherte Schicht geätzt wird., um das Substrat mit Ausnahme der Quellen™ und Senkenbereiche freizulegen t wonach man
009825/-1072 '
1927665
auf der freigelegten Oberfläche einen Isolierfilm aufbringt.
Die Erfindung liefert somit ein Verfahren für die Herstellung eines sehr wirkungsvollen Transistorhalbleiterelements, das durch einen Metall-Isolator-Halbleiter gebildet wird. Die Hauptmerkmale eines nach dem erfindungsgemäßen Verfahren hergestellten Kalbleiterelements, z.B. eines MOS-Transistors, bestehen darin, daß der Transistor eine kurze Kanallänge und eine geringe Gatterkapazität besitzt. Die kurze Kanallänge bringt eine hohe Steilheit, während die kleine Gatterkapazität zu einem geringen Verlust führt.
Die Erfindung wird im folgenden anhand schematischer Zeichnungen an einem Feldeffekttransistor mit zwei isolierten Gattern oder Toren erläutert':
' Fig. 1-6 sind erläuternde Darstellungen des Prinzips
des erfindungsgemäßen Herstellungsverfahrens;
Fig. 7 u.8 sind erläuternde Darstellungen, die ein weiteres Verfahren für die Herstellung der Form in Fig. 3 verdeutlichen;
Fig.9 u.10 sind Ansichten für die Erläuterung geringer Abwandlungen der in Fig. 3 gezeigten Ausfüh-■ rungsform-,
0098 2 5/1072
1927545
• In Pig. 1 wird das Substrat 1 mit Verunreinigungen angereichert, um eine Schicht 2 zu bilden, die gegenüber dem Substrat entgegengesetzte Leitfähigkeit besitzt= Erfolgt dieses Anreichern durch Diffusion, so wird die angereicherte Schicht auf beiden Oberflächen oder Seiten des Substrats gebildet. Die Schicht auf der Boden- oder Unterseite wird gewöhnlich bei den weiteren Verfahrensstufen entfernt. Da sie keine unmittelbare Beziehung zur Erfindung hat, wurde die Unterseitenschicht weggelassen. Gemäß Pie. 2 wird auf der angereicherten Schicht 2 eine dicke Isolierschicht 3 gebildet. Diese Isolierschicht kann ein Siliciumoxydfilm seins der durch thermische Oxydation des Siliconsubstrats gebildet wird und gewöhnlich an beiden Seiten des Substrats entsteht. Da die Unterseitenschicht für die Erfindung ohne Bedeutung ists ist sie in der Figur weggelassen. Gemäß Figo 3 werden die angereicherte Schicht 2 und die Isolierschicht 3 durch Fotoätzen teilweise entfernt. Die Bezugszeichen 1I, 6, 8 undlO zeigen die auf diese Weise gebildeten freiliegenden Oberflächenabschnitte des Substrats 1. Gemäß Fig» 4- wird auf den freigelegten Abschnitten 1J5 6a 8 und 10 ein weiterer9 mit 11 s 12, 13 und I^ bezeichneter Isolierfilm aufgebracht, der dünner als die vorgenannte Isolierschicht 3 ist. In Fig- 5 sind bei 15 Teils der Abschnitte 5 und 9 der Isolierschicht 3 entfernt 3 um die Abschnitte 2C und 22 der angereicherten Schicht freizulegen. Gemäß Fig. 6 v;ird auf die Gesamtoberfläche eine Metallschicht aufgebracht } die mit Ausnahme der Abschnitte der Quellenelektrode l6, der ersten
009825/1072
Gatterelektrode 17, der zweiten Gatterelektrode 18 und der Senkenelektrode 19 entfernt wird. Die Metallfilme 16 und 19 stehen mit dem Quellenbereich 20 und dem Senkenbereich 22 in Berührung, die aus der mit Verunreinigung angereicherten Schicht mit gegenüber dem Substrat entgegengesetzter Leitfähigkeit bestehen. Das in Fig. 6 gezeigte Plättchen wird an das sog. Kopfstück angeschlossen (nicht gezeigt). Die Elektroden 16, 17, 18 und 19 werden mit Hilfe dünner Drähte an die Anschlußdrähte des Kopfstücks angeschlossen. Die Unterseite des unmittelbar an das Kopfstück angeklebten Substrats 1 und der an das Kopfstück angeschlossene Draht der Quellenelektrode 16 werden zusammen nach außen geführt. Das Kopfstück wird für luftdichten Abschluß gesockelt. Hier bleibt der Abschnitt· der angereicherten Schicht 21, die gleichzeitig mit den Quellen- und Senkenbereichen gebildet wird, ohne jeglichen elektrischen Anschluß. Die Schicht wird als Inselbereich bezeichnet.
Die kennzeichnenden Merkmale der Erfindung ergeben sich aus dem Folgenden: Die nahe der Quellenelektrode 16 befindliche * erste Gatterelektrode 17 und die nahe der Senkenelektrode 19 befindliche Gatterelektrode 18 überdecken vollständig die Isolierfilme 12 und 13 zwischen dem Quellenbereich 20 und dem Inselbereich 21 sowie zwischen dem Senkenbereich 22 und dem,Inselbereich 21 und erstrecken sich über die dicke Isolierschicht 5, 7 und 9 auf den Quellen-, Insel- und Senkenbereich 20 baw. 21 b,zw. 22. Die Gatterelektroden überdecken somit vollständig
009825/1072
die leitenden Kanäle. Wenn der Oxydfilm auf den Kanälen nicht vollständig durch das Gatter überdeckt ist, so ist das elektrische Potential auf diesen Oberflächenabschnitten nicht definiert, so daß der Senkenstrom Unsicherheit besitzt. Es ist daher notwendig, daß die Kanäle vollständig durch die Gatterelektroden abgedeckt werden. Aus diesem Grunde bildet man die Endabschnitte jeder Gatterelektrode und die Endabschnitte der Quellen-, Insel- und Senkenbereiche gewöhnlich überlappend aus. Die überlappenden Bereiche sind vorzugsweise so klein wie möglich, da sie die elektrische Kapazität der Gatter erhöhen.
Bei dem erfindungsgemäß erhaltenen Halbleiterelement trägt der dicke Isolierfilm nur wenig' zur Erhöhung der Gatterkapazität bei, so daß die Abmessung der überlappenden Abschnitte groß sein kann» Selbst wenn der Abstand zwischen dem Quellenbereich und dem Inselbereich sowie zwischen dem Inselbereich und dem Senkenbereich klein gewählt wird, kann die Breite der Gatterelektrode groß gemacht werden. Somit wird die Überlappung des dünnen Oxydfilms und des Gatters, d.h. die Einstellung einer Maske für das Ätzen der Metallschicht in der Fotowiderstand«* stufe in Fig. 6 leichter. Es wird möglich, den Abstand zwischen dem Quellenbereich und dem Inselbereich sowie zwischen dem Inselbereich und dem Senkenbereich zu verkleinern. Daher wird durch die Erfindung infolge der kleinen Gatterkapazität ein kleiner dielektrischer Verlust und infolge des geringen Quelle-Insel- und Insel-Senke-Abstands eine große Steilheit erreicht. .
V ,
0 0 9 8 2 5/1072
Eine Teilabwandlung der vorgenannten Schritte kann ebenfalls Transistoren hoher Leistung hervorbringen. Das zweite erfindungsgemäße Verfahren arbeitet nach dem Schritt in Eg.1 gem.den Schritten in Fig. 7 und 8 und anschließend nach den Schritten gemäß den Fig. 3 bis 6. Nach der Bildung der angereicherten Schicht 2 auf dem Halbleitersubstrat 1 wird die Schicht 2 mit Ausnahme des Quellen-, Insel,- und Senkenbereichs 23, 24 und 25 durch Ätzen entfernt, wie es in Fig. 7 angedeu-" tet ist. Anschießend wird auf der gesamten Oberfläche des Substrats gem. Fig. 8 ein Oxydfilm 26 gebildet. Der Oxydfilm wird nach einem vorbestimmten Muster im Fotoätzverfahren behandelts so daß man die Ausführungsform nach Fig, 3 erhält. Darauf folgen dieselben Verfahrensschritte, wie sie im ersten Verfahren erläutert wurden.
Das zweite Verfahren erfordert bei den beiden Verfahrensschritten gemäß Fig. 7 und 3 Fotowiderstandsbehandlungen und beim zweiten Fotowiderstandsschritt eine Maskenausrichtiang^ so daß die Bearbeitung komplizierter als bei dem ersteh Verfahren wird; jedoch hat sich bei der Verfahrensstufe zur Herstellung einer Form gemäß Fig. 3 bei dem zweiten Verfahren kein Seitenätzen der Oxydkante gezeigt9 während bei dem ersten Verfahren bei dem dem Oxydätzschritt folgenden Siliciumsubstratätssehriti
Seitenätzen auftreten kann, Darütoerhinaus ist es bei dem zweiten Verfahren möglichj die Breite der Oxydfilme 27, 28 und 29 etwas größer oder etwas kleiner als diejenige der mit Verunreinigung angereicherten Schichten 23, 2*} und 25 zu machenj, wie
00.9826/1.072
es in den Pig. 9 bzw, 10 dargestellt ist.
Die Ausführungsformen der Erfindung werden im folgenden erläutert:
(1) Als Halbleitersubstrat 1 wurde ein p-Typ Silicium mit einem spezifischen Widerstand von 3 -Ω-cm verwendet. In die Oberfläche des Substrats wurde Arsen diffundiert, um dadurch eine angereicherte η-Typ oder η-leitende Schicht 2 (Fig. 1) zu erhalten. Die Diffusion erfolgte bei 12000C, wobei eine Diffusionstiefe von 0,3 M und eine Konzentration der Oberflächen-
20
verunreinigung von 10 Atöme/ccm erhalten wurde. Die Oberfläche des Substrats wurde unter Verwendung von feuchtem Sauerstoff gas bei 12000C oxydiert, um einen thermisch oxydierten Film 3 einerDicke von 6000 Ä zu erhalten. Der Oxydfilm 3 und die n-ieitende angereicherte Schicht wurden entsprechend den Kanälen durch Fotoätzen entfernt, xim das Halbleitersubstrat gemäß Fig. 3 zu erhalten. Die Abstände 6 und 8 zwischen dem Quellenbereich und dem Inselbereich sowie zwischen dem Inselbereich und dem Senkenbereich betrugen ^ μ. Anschliessend wurde .auf den freigelegten Oberflächenabschnitten 1J, 6,8 und 10 (Fig. k) in einer Sauerstoff atmosphäre bei HOO0C ein Oxydfilm mit einer Dicke von 1000 8 gebildet. Nach den Schritten der Fig. 5 und 6 wurde das Substrat mit einem Kopfstück verklebt. Durch Anschliessen dünner Drähte und durch Sockeln erhielt man das fertige Erzeugnis. Zwischen dem Schritt nach Fig. ^ und
009825/1072
demjenigen nach Fig. β erfolgten Wärmebehandlungen, um die thermische Stabilität des 'MOS-Feldeffekt-Transistors zu erhöhen. Ferner erfolgte Wärmebehandlung bei dem Schritt nach Fig. 6, um bei dieser Ausführungsform die Haftfestigkeit des Metallfilms, z.B. Aluminium, zu erhöhen. Obwohl die Diffusionstiefe des Arsens nach dem Schritt gem. Fig. 1 0,3 .u betrug, bei den nachfolgenden Erhitzungsvorgängen die endgültige
Tiefe auf 1,5/u gesteuert. Der auf diese Weise erhaltene Dop- W pelgatter-MOS-Feldeffekt-Transistor besaß ausgezeichnete Kennwerte. Die Umfangslänge der Quelle betrug 5,3 nun; die Kapazität des ersten Gatters betrug 9 pF; die bei einem Senkenstrom von 8 mA erzielte Steilheit betrug 15000 uV.
r Bei einem weiteren Verfahren wurden aufeinanderfolgend die Schritte 1, 7, 8, 3» k, 5 und 6 vorgenommen. Auch in diesem Fall bestand das Halbleitersubötrat aus p-leitendem Silicium mit einem spezifischen Widerstand von 3 Λ cm. Auf dem Substrat. wurde in der gleichen Weise wie bei der Ausführungsform 1 eine Diffusionsschicht mit einer Tiefe von 0,3 M gebildet. Die Abstände zwischen dem Quellenbereich 23 und dem Inselbereich 2k sowie zwischen dem Inselbereich 2k und dem Senkenbereich .25 betrugen 5,2 u. Anschliessend wurde in einer feuchten Sauerstoff-' atmosphäre bei 1200°C ein Oxydfilm 26 mit einer Dicke von 6000 j
O -
A gebildet. Nach diesem Oxydierungsschritt wurde das Fotowiderstandsverfahren angewendet·, um die Form gem. Fig. 3 zu erhalten. ; Die Breite der freigelegten Abschnitte 6 und 8 auf dem Substrat !
009825/1072
BAD0B1GSNAU
betrug 4 u, wobei berücksichtigt wurde, daß .sich der Quellen-, Insel- und.Senkenbereich bei der thermischen Oxydation ausdehnt. Anschliessend folgen dieselben Schritte wie bei der Ausfuhrungsform 1. Um bei dieser Ausführungsform die Form nach Fig. 7 zu erhalten, ist ein zusätzlicher FotoätzVorgang notwendig. Mit Ausnahme der Maske für diesen Vorgang wurden dieselben Masken wie bei der Ausführungsform 1 verwendet. Die Eigenschaften des durch' diese Weise erhaltenen Doppelgatter-MOS-Feldeffekt-Transistors waren im wesentlichen dieselben wie bei Ausführungsform 1.
Die Erfindung wurde an einem MOS-Feldeffekt-Transistor mit isoliertem Doppelgatter erläutert; es besteht jedoch keine Beschränkung hinsichtlich der Anzahl der Gatter, wie sieh aus der vorstehenden Beschreibung ergibt. Die Erfindung ist auch bei Halbleiterelementen mit mehr'als einer beliebigen Anzahl von Gattern anwendbar. Wenngleich vorstehende Erläuterung an einem einzigen aktiven Element erfolgte, so kann doch die Erfindung ohne Schwierigkeit bei einer integrierten Schaltung angewendet werden, bei der mehr als zwei*derartiger aktiver Elemente in ein einziges Substrat integriert sind.
0 0 9 8 2 5/1072

Claims (1)

  1. 40 19275 45
    Patentansprüche
    (1. Verfahren zur Herstellung eines Halbleiterelements, das auf einem Halbleitersubstrat angereicherte Abschnitte für Quelle und Senke mit gegenüber dem Substrat entgegengesetzter Leitfähigkeit und über der Oberfläche eines Isolierfilms, der auf dem Substrat zwischen dem Quellenbereich und Senkenbereich liegt, eine Gatterelektrode aufweist, dadurch gekennzeichnet, daß man zunächst auf der gesamten Oberfläche des Substrats (1) eine angereicherte Schicht (2) für den Quellen- und Senkenbereich bildet, anschließend die angereicherte Schicht ätzt, um Substrat mit Ausnahme der Quellen- und Senkenbereiche (20; 22) freizulegen und daß man auf diese freigelegte Oberfläche einen Isolierfilm (26) aufbringt.
    2* Verfahren zur Hersteilung eines Halbleiterelements nach Anspruch 1, dadurch gekennzeichnet» daß man vor dem Ätzen der angereicherten Schicht einen dicken Isolierfilm (35 auf der angereicherten Schicht (1) aufbringt und ansehliessend die angereicherte Schicht und den Isolierfilm ätsjt, um das Substrat (1) mit Ausnahme der Quellen- und Senkenabschnitte freizulegen $ wobei man anschließend auf die freigelegte Oberfläche einen / weiteren Isolierfilm (Ji, 12, 13, i*U aufbringt.
    3. Verfahren nach Ansprueli 1, dadurch gekennzeichnet, daß man nach dem Ätzen der angereiehesten ScfcicM (2) auf der
    0098 25/107 2
    1S27645
    gesamten Oberfläche des Halbleitersubstrats einen dicken Isolierfilm (26) bildet, diesen Isolierfilm zwischen den Quellen- und Senkenbereichen (23, 25) durch Ätzen entfernt, um das Substrat freizulegen und daß man.auf den freigelegten Abschnitt des Substrats einen dünnen Isolierfilm (Ii,12, 13) aufbringt. ·
    k. Verfahren nach einem der vorhergehenden Ansprüche zur Herstellung eines Halbleiterelements mit mehreren isolierten Gatterelektroden y dadurch gekennzeichnet, daß man einen dicken Isolierfilm zwischen jeder Elektrode und einem .Inselabschnitt 21 bildet, der aus demselben Werkstoff wie Quellen- und Senkenabschnitte besteht und unter dem dicken Isolierfilm zwischen den Elektroden angeordnet ist.
    009 8 25/1072
DE19691927645 1968-06-05 1969-05-30 Verfahren zum Herstellen eines MOS-Feldeffekttransistors Ceased DE1927645B2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3025168 1968-06-05
JP3925168A JPS5110071B1 (de) 1968-06-05 1968-06-05

Publications (2)

Publication Number Publication Date
DE1927645A1 true DE1927645A1 (de) 1970-06-18
DE1927645B2 DE1927645B2 (de) 1972-10-26

Family

ID=26368571

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691927645 Ceased DE1927645B2 (de) 1968-06-05 1969-05-30 Verfahren zum Herstellen eines MOS-Feldeffekttransistors

Country Status (5)

Country Link
US (1) US3600235A (de)
DE (1) DE1927645B2 (de)
FR (1) FR2010511B1 (de)
GB (1) GB1260544A (de)
NL (1) NL6908435A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2293796A1 (fr) * 1974-12-03 1976-07-02 Ibm Transistor a effet de champ a porte isolee a source et drain en relief et son procede de fabrication

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2926874A1 (de) * 1979-07-03 1981-01-22 Siemens Ag Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie
US4532697A (en) * 1983-12-02 1985-08-06 At&T Bell Laboratories Silicon gigabit metal-oxide-semiconductor device processing
US5041188A (en) * 1989-03-02 1991-08-20 Santa Barbara Research Center High temperature superconductor detector fabrication process
US5523866A (en) * 1992-06-04 1996-06-04 Nec Corporation Liquid-crystal display device having slits formed between terminals or along conductors to remove short circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2293796A1 (fr) * 1974-12-03 1976-07-02 Ibm Transistor a effet de champ a porte isolee a source et drain en relief et son procede de fabrication

Also Published As

Publication number Publication date
NL6908435A (de) 1969-12-09
GB1260544A (en) 1972-01-19
DE1927645B2 (de) 1972-10-26
FR2010511B1 (de) 1974-09-20
FR2010511A1 (de) 1970-02-20
US3600235A (en) 1971-08-17

Similar Documents

Publication Publication Date Title
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2817430C2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2745857C2 (de)
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE2916364C2 (de)
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2004576A1 (de) Feldeffekt-Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
EP0038994A2 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1789024A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE1589890A1 (de) Halbleiterelement mit Isolierueberzuegen und Verfahren zu seiner Herstellung
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE1927645A1 (de) Verfahren zur Herstellung eines Halbleiterelements
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen
DE2945854A1 (de) Ionenimplantationsverfahren
EP0005181B1 (de) Verfahren zur Herstellung einer, Bauelemente vom Feldeffekttransistortyp enthaltenden, Halbleiteranordnung
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2100224A1 (de) Maskierungs und Metalhsierungs verfahren bei der Herstellung von Halb leiterzonen
DE2436486A1 (de) Verfahren zur herstellung eines mit einem schutzband versehenen, integrierten mos-schaltungsbauteils

Legal Events

Date Code Title Description
8235 Patent refused