DE2351437B2 - Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens zwei Schichten aus elektrisch leitendem Material - Google Patents

Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens zwei Schichten aus elektrisch leitendem Material

Info

Publication number
DE2351437B2
DE2351437B2 DE2351437A DE2351437A DE2351437B2 DE 2351437 B2 DE2351437 B2 DE 2351437B2 DE 2351437 A DE2351437 A DE 2351437A DE 2351437 A DE2351437 A DE 2351437A DE 2351437 B2 DE2351437 B2 DE 2351437B2
Authority
DE
Germany
Prior art keywords
layer
insulation
conductor
conductor layer
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2351437A
Other languages
English (en)
Other versions
DE2351437A1 (de
Inventor
Charles Theodore Chanhassen Minn. Naber (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of DE2351437A1 publication Critical patent/DE2351437A1/de
Publication of DE2351437B2 publication Critical patent/DE2351437B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens zwei Schichten aus elektrisch leitendem Material, von denen die zweite Leiterschicht mindestens einen Rand der ersten Leiterschicht kreuzt, wobei die erste Leiterschicht auf eine Fläche des Halbleiterbauelementes aufgebracht wird, auf diese erste Leiterschicht nacheinander eine erste und eine zweite elektrisch isolierende Schicht mit unterschiedlichen Fließtemperaturen und auf diese Isolationsschichten die zweite Leiterschicht aufgebracht wird.
Es ist bekannt, elektrische Leiter, z. B. Aluminiumschichten, auf Halbleiterbauelementen aufzubringen, wobei sich kreuzende oder überlappende Paare von Leitern durch eine Isolationsschicht voneinander getrennt werden. Schwierigkeiten ergeben sich bei solchen Halbleiterbauelementen durch die Tatsache, daß ein überlappender Leiter in dem Bereich geschwächt werden kann, wo er über einen Rand oder eine Kante eines darunterliegenden Leiters hinwegläuft, was durch den scharfrandigen Absatz bedingt ist, der sich durch den Rand des darunterliegenden Leiters bildet.
In der US-PS 36 19 733 ist eine Halbleiteranordnung beschrieben, bei der zwischen zwei sich in verschiedenen Ebenen erstreckenden Leiterbahnen zwei Isolationsschichten unterschiedlicher Fließtemperaturen vorgesehen sind; die eine der Isolationsschichten besteht dabei aus Kunststoff, um eine pin-hole-freie isolierende Zwischenschicht zu erzeugen und somit
ίο unerwünschte elektrische Kurzschlüsse zwischen den Leiterbahnebenen zu vermeiden. Bei dieser Anordnung werden jedoch die vorgenannten Schwierigkeiten nicht vermieden.
Der Erfindung liegt die Aufgabe zugrunde, bei
>5 Halbleiterbauelementen unerwünschte Schwächungen oder Querschnittsverringerungen sich kreuzender Leiterbahnen zu vermeiden.
Diese Aufgabe wird dadurch gelöst, daß die zweite Isolationsschicht eine niedrigere Fließtemperatur als die erste Isolationsschicht besitzt, vor Aufbringen der zweiten Leiterschicht auf Fließtemperatur gebracht und anschließend wieder gekühlt wird.
Weitere Merkmale der Erfindung sind in den Ansprüchen beschrieben.
Durch das Fließen der zweiten Isolationsschicht wird eine allmählich übergehende Gestaltung in den Bereichen erzielt, wo die zweite Isolationsschicht Ränder der darunterliegenden ersten Leiterschicht kreuzt. Es werden also scharfe Ungleichmäßigkeiten in diesen Bereichen geblattet, und dadurch wird eine Schwächung der anschließend aufgebrachten zweiten Leiterschicht. vermieden.
Die erste Isolationsschicht wird aufgebracht, um Isolationsfehler und eine Beschädigung der darunterliegenden Komponenten des Halbleiterbauelementes während des Erwärmungs- bzw. Heizverfahrens zu vermeiden. Wenn die zweite Isolationsschicht Material enthält, das als Dotierungsverunreinigung in dem Halbleitersubstrat wirken kann, wobei dieses Material ausschließlich zur Herabsetzung der Fließtemperatur dieser Isolationsschicht beigefügt sein kann, dann verhindert eine nichtdotierte erste Isolationsschicht ein Wandern der Dotierungselemente in die darunterliegenden Komponenten des Halbleiterbauelementes. Die dotierten und nichtdotierten Isolationsschichten werden zweckmäßigerweise aus elektrisch isolierendem Material der gleichen Art gebildet, beispielsweise aus Siliciumoxid.
Eine Ausführungsform eines Halbleiterbauelementes nach der Erfindung wird im folgenden mit Bezug auf die Zeichnungen beschrieben. In diesen zeigt
F i g. 1 eine perspektivische Darstellung eines Halbleitersubstrats, das erste Leiterbahnen in einer Ebene trägt,
F i g. 2 eine perspektivische Darstellung des Substrats von F i g. 1 mit einer auf die ersten Leiterbahnen aufgebrachten undotierten Isolationsschicht,
F i g. 3 eine perspektivische Darstellung der Struktur von F i g. 2.mit einer dotierten zweiten Isolationsschicht, die auf die nichtdotierte erste Isolationsschicht aufgebracht ist.
F i g. 4 eine perspektivische Darstellung der Struktur von F i g. 3, nachdem durch Wärmebehandlung die dotierte zweite Isolationsschicht zum Fließen gebracht worden war,
F i g. 5 eine perspektivische Darstellung der Anordnung von Fig.4 mit einer auf die wiederverfestigte, dotierte zweite Isolationsschicht aufgebrachten zweiten
Leiterschicht aus Metali,
Fig.6 eine perspektivische Darstellung der Anordnung yon F i g. 5 mit einer auf die aus Metall bestehende zweite Leiterschicht aufgebrachten Fotolackichicht,
F i g. 7 eine perspektivische Darstellung der Anordnung nach F i g. 6 während des selektiven Belichtens der Fotolackschicht und
F i g. 8 eine perspektivische Darstellung der Anordnung nach F i g. 7, nachdem die Fotolackschicht entwickelt und die aus Metall bestehende zweite Leiterschicht derart geätzt wurde, daß sich zweite Leiterbahnen ergeben, welche die genannten ersten Leiterbahnen kreuzen.
Entsprechend Fig. 1 ist auf eine Halbleiterplatte 10, jz. B. eine Siliciumplatte vom η-Typ, eine beispielsweise 100 nm dicke, nichtdotierte Isolationsschicht 12, z. B. aus Siliciumoxid, durch an sich bekannte Techniken aufgebracht. Andere Materialien, wie beispielsweise nichtleitendes Aluminiumoxid, können ebenfalls zur Bildung der Isolationsschicht 12 verwendet werden.
Eine danach auf die Isolationsschicht 12 aufgebrachte Schicht aus Polysilicium ist durch eine Maske derart abgedeckt und in einem Gemisch aus Fluorwasserstoff-, Stickstoff- und Essigsäuregas geätzt worden, daß sich Polysilicium-Leiterbahnen 14, 16 und 20 ergeben. Die Polysilicium-Leiterbahnen 14, 16 und 20 können beispielsweise die Gate-Elektrodenleiter von drei MOS-Transistoren sein, die in der Siliciumplatte 10 gebildet sind und beispielsweise einer Dicke zwischen 300 nm und 600 nm haben. Andere Materialien, wie beispielsweise Molybdän oder Wolfram, können anstelle von Polysilicium ebenfalls zur Bildung der Leiterbahnen 14,16 und 20 verwendet werden. Zu beiden Seiten der Leiterbahnen 16 sind Teile der Isolationsschicht 12 weggeätzt worden, dann ist Bor in die Siliciumplatte 10 diffundiert worden, um Quelle- und Drainbereiche 15 und 17 vom p-Typ zu bilden. Die Oxidschichtdicke unter der Leiterbahn 16 zwischen den Bereichen 15 und 17 beträgt normalerweise ungefähr 100 nm.
Wie F i g. 2 zeigt, ist auf den Leiterbahnen 14,16 und 20 eine nichtdotierte Siliciumoxid-Isolationsschicht 22 gebildet. Zur Bildung dieser Schicht, die vorzugsweise eine Dicke von 100 nm hat, kann 4% Siliciumalkylgas in Stickstoffgas und trockenes Sauerstoffgas zusammen mit einem Stickstoffstrom als Träger bei ungefähr 4000C verwendet werden.
Anstelle einer nichtdotierten Siliciumoxid-Isolationsschicht 22 kann auch eine nichtdotierte Siliciumnitrid-Isolationsschicht oder eine nichtdotierte Aluminiumoxid-Isolationsschicht verwendet werden. Das nichtdotierte Siliciumnitrid kann auf den Leiterbahnen 14, 16 und 20 durch die Reaktion von Siliciumalkylgas und Ammoniakgas bei 7000C gebildet werden. Die Aluminiumoxid-Isolationsschicht kann durch vollständiges Oxidieren einer Aluminiumschicht gebildet werden, die auf die Leiterbahnen 14,16 und 20 aufgebracht ist.
Entsprechend F i g. 3 wird eine 300 μπι dicke dotierte Siliciumoxid-Isolationsschicht 24 auf der nichtdotierten Siliciumoxid-Isolationsschicht 22 durch Reaktion in einem Reaktor gebildet, die durch mit 22 cm3 pro min strömendem Siliciumalkylgas, mit 340 cm3 pro min strömendem Sauerstoffgas und mit 6 cm3 pro min strömendem Phosphingas (PH3) bei einer Reaktortemperatur von ungefähr 4000C entsteht. Als Trägergas dient Stickstoffgas, das mit 70 Liter pro Minute strömt. Die Strömungsrate des Phosphingases liegt vorzugsweise im Bereich von ungefähr 5% bis 40% der Strömungsrate des Süiciumalkyls, um eine geeignete dosierte Siliciumoxid-Isolationsschicht 24 zu erhalten. Phosphoroxid (P2O5) und Siliciumdioxid (S1O2) bilden die dotierte Siliciumoxidschicht 24. Andere Dotierungsverunreinsgungen, wie beispielsweise Bor von strömendem Diborangas (B2H6) oder Aluminium, Blei, Kalzium oder Magnesium von geeigneten Gasen, setzen ebenfalls die Erweichungstemperatur der Siliciumoxid-Isolationsschicht 24 herab und können zusammen mit den Siliciumalkyl- und Sauerstoffgasen anstelle von Phosphingas durch den Reaktor hindurchgeleiiet werden. Diese dotierte Siliciumoxid-Isolationsschicht, die sich auf der nichtdotierten Oxidschicht 22 befindet, erweicht und fließt bei einer Temperatur von ungefähr 1000°C. Dagegen sind zum Erweichen von nichtdotiertem Oxid 1300° C erforderlich.
Anstelle der dotierten Siliciumoxid-Isolationsschicht 24 kann eine dotierte Siliciumnitrid-lsolationsschicht Verwendung finden. Die dotierte Siliciumnitrid-Isolationsschicht kann auf der nichtdotierten Siliciumoxid-Isolationsschicht durch die Reaktion von Siüciumalkylgas und Ammoniumgas in strömendem Phosphingas bei 7000C gebildet werden. Die Erweichungstemperatur dieser dotierten Siliciumnitridschicht liegt höher als diejenige der dotierten Siliciumoxidschicht 24.
F i g. 4 zeigt die Anordnung von F i g. 3, nachdem sie für ungefähr 30 Minuten bei einer Temperatur von 10000C in einer Stickstoffatmosphäre erwärmt wurde, um die dotierte Siliciumoxid-Isolationsschicht 24 an denjenigen Stellen zum Fließen zu bringen, wo sie in der nichtdotierten Isolationsschicht 22 vorhandene Absätze kreuzt, die sich durch die Ränder der darunterliegenden Leiterbahnen 14, 16 und 20 gebildet haben. Die dotierten Bereiche 15 und 17 in der Siliciumplatte 10 werden durch die Wärmebehandlung nicht zerstört, wobei allerdings zur Vermeidung einer solchen Zerstörung die Temperatur des Halbleiterbauelementes nicht über 1200°C ansteigen sollte. Für Erwärmungszeiten zwischen 5 Minuten und 60 Minuten können Erhitzungstemperaturen zwischen 8000C und 12000C angewendet werden. Es ist ersichtlich, daß die Oberfläche der dotierten Siliciumoxid-Isolationsschicht 24 an den Stellen, an denen die dotierte Siliciumoxid-Isolationsschicht 24 sich über die Ränder der darunterliegenden Leiterbahnen 14, 16 und 20 erstreckt, ohne scharfe Kanten verläuft.
In Fig. 5 ist eine beispielsweise 1400 nm dicke Aluminiumschicht 28 dargestellt, die auf die verlaufende Isolationsschicht 24 aufgedampft ist.
In die Isolationsschichten 22 und 24 können oberhalb
so der Leiterbahnen 14, 16 und 20 und über den Quellen- und Drainbereichen 15 und 17 öffnungen geätzt werden. Durch diese öffnungen kann die Aluminiumschicht 28 mit den darunterliegenden Leiterbahnen oder mit den Quellen- und Drainbereichen 15 und 17 kontaktiert werden.
Entsprechend F i g. 6 wird auf die Aluminiumschicht 28 eine glatt an sie anliegende Fotolackschicht 29 aufgebracht, so daß sie keine scharfrandigen Absätze aufweist. Dadurch kann die Fotolackschicht im wesentlichen gleichförmig mit Ultraviolettlicht entsprechend F i g. 7 in dem gewünschten Leitungsbild belichtet werden. Auf diese Weise werden in die glatte Aluminiumschicht nach der Entwicklung der Fotolackschicht keine Ungleichförmigkeiten geätzt, da auch die Absätze der Fotolackschicht richtig belichtet wurden.
F i g. 7 zeigt das Belichten eines Streifens der Fotolackschicht 29 unter Verwendung einer Beiichtungsmaske 30, die zwischen einer Ultraviolettlichtquel-
le und der Fotolackschicht 29 angeordnet ist.
F i g. 8 zeigt den erhärteten Streifen 29A der Fotolackschicht 29 und die kontinuierlichen Verbindungsleiter 2SA, die auf der dotierten Siliciumoxid-Isolationsschicht 24 zurückbleiben, nachdem der nichtbelichtete Teil der Fotolackschicht abgelöst und die nichtbedeckten Teile der Aluminiumschicht 28 mit Phosphorsäure weggeätzt wurden.
Hierzu 3 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens zwei Schichten aus elektrisch leitendem Material, von denen die zweite Leiterschicht mindestens einen Rand der ersten Leiterschicht kreuzt, wobei die erste Leiterschicht auf eine Fläche des Halbleiterbauelementes aufgebracht wird, auf diese erste Leiterschicht nacheinander eine erste und eine zweite elektrisch isolierende Schicht mit unterschiedlichen Fließtemperaturen und auf diese Isolationsschichten die zweite Leiterschicht aufgebracht werden, dadurch gekennzeichnet, daß die zweite Isolationsschicht (24) eine niedrigere Fließtemperatur als die erste Isolationsschicht (22) besitzt, vor Aufbringen der zweiten Leiterschicht (28) auf Fließtemperatur gebracht und anschließend wieder gekühlt wird.
2. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß die zweite Isolationsschicht (24) Material enthält, welches in dem Halbleitersubstrat als Dotierungsverunreinigung wirkt, und daß die erste Isolationsschicht (22) bei ihrer Bildung solche Dosierungsverunreinigungen nicht enthält.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Isolationsschichten (22, 24) aus elektrisch isolierendem Material der gleichen Art erzeugt werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die zweite Leiterschicht (28) erzeugt wird, indem auf die genannte zweite Isolationsschicht eine Lage aus elektrisch leitendem Metall aufgebracht wird, dann auf bestimmte Bereiche dieser Metallage eine Fotolackschicht-Ätzmaske gebracht wird und anschließend die nichtabgedeckten Bereiche der Metallage weggeätzt werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Halbleiterbauelement ein Silicium-Halbleitersubstrat mit mindestens einem pn-übergang enthält und daß die genannte zweite Isolationsschicht (24) zum Fließen gebracht wird, indem sie bis auf eine unterhalb 1200° C liegende Temperatur erhitzt wird.
DE2351437A 1972-10-12 1973-10-12 Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens zwei Schichten aus elektrisch leitendem Material Withdrawn DE2351437B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00296920A US3833919A (en) 1972-10-12 1972-10-12 Multilevel conductor structure and method

Publications (2)

Publication Number Publication Date
DE2351437A1 DE2351437A1 (de) 1974-04-25
DE2351437B2 true DE2351437B2 (de) 1978-04-06

Family

ID=23144103

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2351437A Withdrawn DE2351437B2 (de) 1972-10-12 1973-10-12 Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens zwei Schichten aus elektrisch leitendem Material

Country Status (6)

Country Link
US (1) US3833919A (de)
JP (1) JPS4974890A (de)
CA (1) CA979539A (de)
DE (1) DE2351437B2 (de)
FR (1) FR2203171B1 (de)
GB (1) GB1422033A (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001872A (en) * 1973-09-28 1977-01-04 Rca Corporation High-reliability plastic-packaged semiconductor device
JPS5131863A (ja) * 1974-09-11 1976-03-18 Matsushita Electric Ind Co Ltd Konseiatsumakushusekikaironoseizoho
DE2445594A1 (de) * 1974-09-24 1976-04-08 Siemens Ag Verfahren zur herstellung integrierter schaltungen
US4185294A (en) * 1975-12-10 1980-01-22 Tokyo Shibaura Electric Co., Ltd. Semiconductor device and a method for manufacturing the same
US4275409A (en) * 1977-02-28 1981-06-23 International Business Machines Corporation Phosphorus-nitrogen-oxygen composition and method for making such composition and applications of the same
USRE32351E (en) * 1978-06-19 1987-02-17 Rca Corporation Method of manufacturing a passivating composite comprising a silicon nitride (SI1 3N4) layer and a phosphosilicate glass (PSG) layer for a semiconductor device layer
US4668973A (en) * 1978-06-19 1987-05-26 Rca Corporation Semiconductor device passivated with phosphosilicate glass over silicon nitride
US4273805A (en) * 1978-06-19 1981-06-16 Rca Corporation Passivating composite for a semiconductor device comprising a silicon nitride (Si1 3N4) layer and phosphosilicate glass (PSG) layer
US4291322A (en) * 1979-07-30 1981-09-22 Bell Telephone Laboratories, Incorporated Structure for shallow junction MOS circuits
US4319260A (en) * 1979-09-05 1982-03-09 Texas Instruments Incorporated Multilevel interconnect system for high density silicon gate field effect transistors
DE2937993A1 (de) * 1979-09-20 1981-04-02 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-halbleiterschaltungen nach der silizium-gate-technologie
US4349584A (en) * 1981-04-28 1982-09-14 Rca Corporation Process for tapering openings in ternary glass coatings
US4420503A (en) * 1982-05-17 1983-12-13 Rca Corporation Low temperature elevated pressure glass flow/re-flow process
FR2555364B1 (fr) * 1983-11-18 1990-02-02 Hitachi Ltd Procede de fabrication de connexions d'un dispositif a circuits integres a semi-conducteurs comportant en particulier un mitset
JPS60167357A (ja) * 1984-12-24 1985-08-30 Toshiba Corp 半導体装置の製造方法
JPH0666452B2 (ja) * 1987-09-04 1994-08-24 株式会社東芝 固体撮像装置の製造方法
US5322812A (en) * 1991-03-20 1994-06-21 Crosspoint Solutions, Inc. Improved method of fabricating antifuses in an integrated circuit device and resulting structure
DE69417211T2 (de) * 1994-04-12 1999-07-08 St Microelectronics Srl Planariezierungsverfahren für die Herstellung von integrierten Schaltkreisen, insbesondere für nichtflüssige Halbleiterspeicheranordnungen
US6800899B2 (en) * 2001-08-30 2004-10-05 Micron Technology, Inc. Vertical transistors, electrical devices containing a vertical transistor, and computer systems containing a vertical transistor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3546013A (en) * 1961-09-29 1970-12-08 Ibm Method of providing protective coverings for semiconductors
US3497407A (en) * 1966-12-28 1970-02-24 Ibm Etching of semiconductor coatings of sio2
US3434020A (en) * 1966-12-30 1969-03-18 Texas Instruments Inc Ohmic contacts consisting of a first level of molybdenum-gold mixture of gold and vanadium and a second level of molybdenum-gold
US3632433A (en) * 1967-03-29 1972-01-04 Hitachi Ltd Method for producing a semiconductor device
US3584264A (en) * 1968-03-21 1971-06-08 Westinghouse Electric Corp Encapsulated microcircuit device
US3566457A (en) * 1968-05-01 1971-03-02 Gen Electric Buried metallic film devices and method of making the same
US3575743A (en) * 1969-06-05 1971-04-20 Rca Corp Method of making a phosphorus glass passivated transistor
DE2040180B2 (de) * 1970-01-22 1977-08-25 Intel Corp, Mountain View, Calif. (V.St.A.) Verfahren zur verhinderung von mechanischen bruechen einer duennen, die oberflaeche eines halbleiterkoerpers ueberdeckende isolierschichten ueberziehenden elektrisch leitenden schicht

Also Published As

Publication number Publication date
JPS4974890A (de) 1974-07-19
GB1422033A (en) 1976-01-21
FR2203171B1 (de) 1978-06-30
FR2203171A1 (de) 1974-05-10
DE2351437A1 (de) 1974-04-25
US3833919A (en) 1974-09-03
CA979539A (en) 1975-12-09

Similar Documents

Publication Publication Date Title
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2351437B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens zwei Schichten aus elektrisch leitendem Material
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE3106202C2 (de)
DE1764401C3 (de) Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2125303A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2229457A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE2748103A1 (de) Mittels elektronenlithographie hergestellter hochleistungs-galliumarsenid- schottky-sperrschichtfeldeffekttransistor und verfahren zu dessen herstellung
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE3131746A1 (de) "verfahren zur herstellung einer halbleitereinheit"
DE2315761B2 (de) Verfahren zur Herstellung einer integrierten Schaltung aus Oberflächen-Feldeffekttransistoren
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2453279C3 (de) Halbleiteranordnung
DE2351943A1 (de) Verfahren zur herstellung integrierter schaltungen
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2752335B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2453528C2 (de) Maskierungsverfahren
DE3906909A1 (de) Vertikaler mos-leistungstransistor
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2436486A1 (de) Verfahren zur herstellung eines mit einem schutzband versehenen, integrierten mos-schaltungsbauteils

Legal Events

Date Code Title Description
BHJ Nonpayment of the annual fee