JPS60167357A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60167357A JPS60167357A JP27069984A JP27069984A JPS60167357A JP S60167357 A JPS60167357 A JP S60167357A JP 27069984 A JP27069984 A JP 27069984A JP 27069984 A JP27069984 A JP 27069984A JP S60167357 A JPS60167357 A JP S60167357A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- low
- phosphorus
- phosphorus glass
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法に係り、特に半導体装
置表面の平滑化を行う工程を有する製造方法に関する。
置表面の平滑化を行う工程を有する製造方法に関する。
従来ＫＰＲ（商品名）等のホトレジスト膜をエツチング
マスクとして半導体装置の製造に利用する際に、一般に
最も多く遭遇する不都合な現象は、種々の不純物拡散工
程を経てきたシリコン酸化膜あるいはそれ自身既に種々
の不純物を含む酸化膜を穴明は加工する際のレジスト膜
と下地のシリコン酸化膜との密着不良に起因するエツチ
ング液のしみ込みによる加工精度の低下である。シリコ
ン酸化膜の穴明は加工は、一般にその加工直後に金属電
極の形成を行う為、その加工精度の如何がその半導体装
置の寸法、ひいては特に集積回路に於ける集積度、歩留
り及びその特性を支配し、極めて重要な意味を持つもの
である。
マスクとして半導体装置の製造に利用する際に、一般に
最も多く遭遇する不都合な現象は、種々の不純物拡散工
程を経てきたシリコン酸化膜あるいはそれ自身既に種々
の不純物を含む酸化膜を穴明は加工する際のレジスト膜
と下地のシリコン酸化膜との密着不良に起因するエツチ
ング液のしみ込みによる加工精度の低下である。シリコ
ン酸化膜の穴明は加工は、一般にその加工直後に金属電
極の形成を行う為、その加工精度の如何がその半導体装
置の寸法、ひいては特に集積回路に於ける集積度、歩留
り及びその特性を支配し、極めて重要な意味を持つもの
である。
さて近年、半導体装置の製造法において、金属配線の断
線不良、特に、その装置内の凹凸部を横切る金属配線の
段差部に於ける断線不良を防止する目的で、高濃度のリ
ンガラスを金属配線形成前に同装置上に被着せしめこれ
を９５０°〜１１００℃程度の高温炉中で溶融せしめこ
れにより段差部の傾斜を軽減し、もって金属配線の断線
を防止せんとする方法が一般的になりつつある。
線不良、特に、その装置内の凹凸部を横切る金属配線の
段差部に於ける断線不良を防止する目的で、高濃度のリ
ンガラスを金属配線形成前に同装置上に被着せしめこれ
を９５０°〜１１００℃程度の高温炉中で溶融せしめこ
れにより段差部の傾斜を軽減し、もって金属配線の断線
を防止せんとする方法が一般的になりつつある。
しかしながらこの従来方法にはリンガラス穴明は工程に
おいて、エツチングマスクとして用いるホトレジストと
高濃度リンガラスとの密着不良による加工精度の低下と
いう問題があった。すなわち通常この目的に用いるリン
ガラスのリン濃度は８Ｘ１０〜７ Ｘ １０ ／ｅＪ
であり、この様に高濃度のリンを含むリンガラスは極め
て吸湿性に富み、それに続く酸化膜穴あけ工程に於てレ
ジストとの密着性を低下させる。そしてこれによりエツ
チングのしみ込みによる加工精度の低下をまねくという
問題点を持っている。
おいて、エツチングマスクとして用いるホトレジストと
高濃度リンガラスとの密着不良による加工精度の低下と
いう問題があった。すなわち通常この目的に用いるリン
ガラスのリン濃度は８Ｘ１０〜７ Ｘ １０ ／ｅＪ
であり、この様に高濃度のリンを含むリンガラスは極め
て吸湿性に富み、それに続く酸化膜穴あけ工程に於てレ
ジストとの密着性を低下させる。そしてこれによりエツ
チングのしみ込みによる加工精度の低下をまねくという
問題点を持っている。
この為従来においては上記の目的の高濃度リンガラスを
被着せしめた後からレジスト膜塗布の直前までウェハー
を極力乾燥雰囲気中に置く事が要求され、又、−庭木洗
処理を行ったものについては十分な乾燥ベーキングが要
求されていたが、現実問題として一度表面に吸着した水
分は容易なことでは除去出来ず、密着不良を起こさない
だけの十分な乾燥状態を保持する事は不可能に近く、各
処理ロフト各ウェハー毎にその表面状態はきわめて微妙
に異なり、その加工精度を十分精度よく制御する事が困
難であった。
被着せしめた後からレジスト膜塗布の直前までウェハー
を極力乾燥雰囲気中に置く事が要求され、又、−庭木洗
処理を行ったものについては十分な乾燥ベーキングが要
求されていたが、現実問題として一度表面に吸着した水
分は容易なことでは除去出来ず、密着不良を起こさない
だけの十分な乾燥状態を保持する事は不可能に近く、各
処理ロフト各ウェハー毎にその表面状態はきわめて微妙
に異なり、その加工精度を十分精度よく制御する事が困
難であった。
この発明は高濃度リンガラスを用いて半導体装置表面の
平滑化を計る製造方法において前述した従来工程におけ
るレジスト膜とリンガラスとの密着不良による加工精度
の低下を根本的に改善する製造方法を提供するにある。
平滑化を計る製造方法において前述した従来工程におけ
るレジスト膜とリンガラスとの密着不良による加工精度
の低下を根本的に改善する製造方法を提供するにある。
本発明者は前述の従来工程の欠点が生ずる原因がリンガ
ラスとエツチングマスクに用いるレジスト膜が直接接触
している事にある事を知り、その目的に供する高濃度リ
ンガラスの上に所定厚さ以下の薄い低温酸化膜を被着せ
しめる事によりリンガラスとレジスト膜とが直接接しな
い様な構造をとる事によりレジストとの密着性が大巾に
改善される事を実験により確認した。以下に実施例を示
しその効果を説明する。第１図において、ｎ型５Ω−ｃ
ｍ （１００）面を有する直径５０ｍ、厚さ３５０μｍ
Ｉ：ｖ８ ｉ基板（１）を１０００℃ウェットｙ囲気
中で酸化する事により１μｍの熱酸化膜（２）を生成せ
しめた後、光蝕刻法によりトランジスタを形成すべき部
分の酸化膜を除去した。その後１１００℃乾燥酸素雰囲
気中で１０００オングストロームのゲート酸化膜（３）
を形成した後多結晶シリコンを被着せしめた。その後、
光蝕刻法によりゲート電極（４）を形成した後ＢＢｒ、
を用いてソース（５）、ドレイン（６）及びゲート電極
となる多結晶シリコンにボロンを拡散した。拡散後処理
を経てウェハー全面に５０００オングストロームの低温
酸化膜（７）を被着せしめた後リンゲッター処理を行っ
た。リンゲッター処理を行った後３Ｘ１０ ／−のリン
を含むリンガラス（８）を５００℃で１μｍ被着せしめ
た後（Ｎ２図）、直ちに１０００℃、Ｎ２雰囲気中で２
０分間溶融せしめた（第３図）。この工程の後従来方法
では酸化膜穴明は工程に入るのであるが、本発明を適用
したこの実施例では、ここで５００オングストロームの
低温酸化膜（９）をウェハー全面に被着せしめた（第４
図）。この後、酸化膜穴明は工程に入りコンタクトホー
ル←０）を形成した後（第５図）金属配線ａυを形成し
た（第６図）。ここで特華すべき事は上記酸化膜穴明は
工程に於てレジスト膜の密着不良による加工精度の低下
がまったく見られなかった事である。これは吸湿性の高
い高濃度リンガラス層の上にレジストとの密着性のきわ
めて良好な低温酸化膜がうすく被着させである事による
。
ラスとエツチングマスクに用いるレジスト膜が直接接触
している事にある事を知り、その目的に供する高濃度リ
ンガラスの上に所定厚さ以下の薄い低温酸化膜を被着せ
しめる事によりリンガラスとレジスト膜とが直接接しな
い様な構造をとる事によりレジストとの密着性が大巾に
改善される事を実験により確認した。以下に実施例を示
しその効果を説明する。第１図において、ｎ型５Ω−ｃ
ｍ （１００）面を有する直径５０ｍ、厚さ３５０μｍ
Ｉ：ｖ８ ｉ基板（１）を１０００℃ウェットｙ囲気
中で酸化する事により１μｍの熱酸化膜（２）を生成せ
しめた後、光蝕刻法によりトランジスタを形成すべき部
分の酸化膜を除去した。その後１１００℃乾燥酸素雰囲
気中で１０００オングストロームのゲート酸化膜（３）
を形成した後多結晶シリコンを被着せしめた。その後、
光蝕刻法によりゲート電極（４）を形成した後ＢＢｒ、
を用いてソース（５）、ドレイン（６）及びゲート電極
となる多結晶シリコンにボロンを拡散した。拡散後処理
を経てウェハー全面に５０００オングストロームの低温
酸化膜（７）を被着せしめた後リンゲッター処理を行っ
た。リンゲッター処理を行った後３Ｘ１０ ／−のリン
を含むリンガラス（８）を５００℃で１μｍ被着せしめ
た後（Ｎ２図）、直ちに１０００℃、Ｎ２雰囲気中で２
０分間溶融せしめた（第３図）。この工程の後従来方法
では酸化膜穴明は工程に入るのであるが、本発明を適用
したこの実施例では、ここで５００オングストロームの
低温酸化膜（９）をウェハー全面に被着せしめた（第４
図）。この後、酸化膜穴明は工程に入りコンタクトホー
ル←０）を形成した後（第５図）金属配線ａυを形成し
た（第６図）。ここで特華すべき事は上記酸化膜穴明は
工程に於てレジスト膜の密着不良による加工精度の低下
がまったく見られなかった事である。これは吸湿性の高
い高濃度リンガラス層の上にレジストとの密着性のきわ
めて良好な低温酸化膜がうすく被着させである事による
。
これにより段差部における金属配線断線のないしかも加
工精度のきわめて良好なＭＯ８Ｏ８型中チャネルトラン
ジスタられた。
工精度のきわめて良好なＭＯ８Ｏ８型中チャネルトラン
ジスタられた。
本発明は例えばガリウム砒素、ガリウムリンの如き他の
半導体材料においてその表面に高濃度リンガラスを被着
せしめて該半導体装置表面の平滑化を計る場合にもまっ
たく同様の効果がある事は明らかである。また被着せし
むるべき低温酸化膜の膜厚は被着可能な厚さならばいく
らでもよい。
半導体材料においてその表面に高濃度リンガラスを被着
せしめて該半導体装置表面の平滑化を計る場合にもまっ
たく同様の効果がある事は明らかである。また被着せし
むるべき低温酸化膜の膜厚は被着可能な厚さならばいく
らでもよい。
例えば５０Ｘの低温酸化膜でも、本発明の効果はあった
。厚い方の限界は、本発明者が実験により確かめた範囲
では略３０００Ｘが限度であった。すなわちリンガラス
層と低温酸化膜とが二層構造をなしている為低温酸化膜
があまり厚いとコンタクトホール形成時のエツチングに
おいて下のリンガラス層のサイドエツチング量が大きく
なりコンタクトホール内がオーバーハンガを呈しその個
所における金属配線の断線を生ずる為である。
。厚い方の限界は、本発明者が実験により確かめた範囲
では略３０００Ｘが限度であった。すなわちリンガラス
層と低温酸化膜とが二層構造をなしている為低温酸化膜
があまり厚いとコンタクトホール形成時のエツチングに
おいて下のリンガラス層のサイドエツチング量が大きく
なりコンタクトホール内がオーバーハンガを呈しその個
所における金属配線の断線を生ずる為である。
しかしながら前記方法による場合において低温酸化膜の
膜厚は１１１５０ ｏｕｒでの方がきわめて有効であり
かつ実用的に被着可能な膜厚である事はいうまでもない
。なお上記実施例においてはリンのみを高濃度に含むリ
ンガラスを平滑化の目的に用いた例を示したが、同様な
目的で用いられるその他のガラス例えばボロンリンガラ
ス、砒素リンガラス、鉛リンガラス等リンを含む溶融し
やすい他のガラスを用いた場合にも本実施例と同様に有
効であった。
膜厚は１１１５０ ｏｕｒでの方がきわめて有効であり
かつ実用的に被着可能な膜厚である事はいうまでもない
。なお上記実施例においてはリンのみを高濃度に含むリ
ンガラスを平滑化の目的に用いた例を示したが、同様な
目的で用いられるその他のガラス例えばボロンリンガラ
ス、砒素リンガラス、鉛リンガラス等リンを含む溶融し
やすい他のガラスを用いた場合にも本実施例と同様に有
効であった。
第１図、第２図、第３図、第４図、第５図及び第６図は
本発明の一実施例を説明するための工程断面図である。 図において、１・・・基板、８・・・リンガラス、９・
・・低温酸化膜。
本発明の一実施例を説明するための工程断面図である。 図において、１・・・基板、８・・・リンガラス、９・
・・低温酸化膜。
Claims (1)
- 表面に凹凸を有する基板上に、リンを高濃度に含むガラ
ス層を被着する工程と、全体を加熱処理しガラス層表面
を平滑化する工程とこのガラス層上へ厚さ３０００オン
グストローム以下の低温酸化膜を被着する工程と、この
低温酸化膜上にレジスト膜パターンを形成する工程と、
前記レジスト膜パターンをエツチングマスクとして前記
ガラス層と低温酸化膜とから成る積層体の一部を除去す
る工程とを備えてなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27069984A JPS60167357A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27069984A JPS60167357A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5080375A Division JPS51127680A (en) | 1975-04-28 | 1975-04-28 | Manufacturing process of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60167357A true JPS60167357A (ja) | 1985-08-30 |
Family
ID=17489724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27069984A Pending JPS60167357A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60167357A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4974890A (ja) * | 1972-10-12 | 1974-07-19 | ||
| JPS506143A (ja) * | 1973-05-21 | 1975-01-22 | ||
| JPS509343A (ja) * | 1973-05-23 | 1975-01-30 |
-
1984
- 1984-12-24 JP JP27069984A patent/JPS60167357A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4974890A (ja) * | 1972-10-12 | 1974-07-19 | ||
| JPS506143A (ja) * | 1973-05-21 | 1975-01-22 | ||
| JPS509343A (ja) * | 1973-05-23 | 1975-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6242385B2 (ja) | ||
| JPS5850015B2 (ja) | 半導体装置の製造方法 | |
| KR100195355B1 (ko) | 드라이산화를 포함하는 반도체장치의 제조방법 | |
| JPS5946107B2 (ja) | Ｍｉｓ型半導体装置の製造法 | |
| US4088516A (en) | Method of manufacturing a semiconductor device | |
| JPS60167357A (ja) | 半導体装置の製造方法 | |
| JP2679143B2 (ja) | 半導体装置の製造方法 | |
| US3825455A (en) | Method of producing insulated-gate field-effect semiconductor device having a channel stopper region | |
| JPH0318034A (ja) | 半導体装置の製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPS6123363A (ja) | 半導体装置およびその製造方法 | |
| JPS58165328A (ja) | 半導体装置の製造方法 | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JPS61100936A (ja) | 半導体装置の製造方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| JPH03242937A (ja) | 半導体装置の製造方法 | |
| JPH0140506B2 (ja) | ||
| JPH05868B2 (ja) | ||
| JPH0254583A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPS60193330A (ja) | 半導体への不純物拡散方法 | |
| JPS58165331A (ja) | 半導体装置の製造方法 | |
| JPS60251640A (ja) | 半導体装置およびその製造方法 |