JPS58165331A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58165331A JPS58165331A JP57047099A JP4709982A JPS58165331A JP S58165331 A JPS58165331 A JP S58165331A JP 57047099 A JP57047099 A JP 57047099A JP 4709982 A JP4709982 A JP 4709982A JP S58165331 A JPS58165331 A JP S58165331A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- substrate
- silicon oxide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は゛半導体装置の製造方法にかかり、特に半導
体装置の電気的特性を向上させるａ迫方法に関する。
体装置の電気的特性を向上させるａ迫方法に関する。
従来、各種のトランジスタ、ダイオード、集積回路（Ｉ
Ｃ）等のブレーナ構造の半導体装１１Ｈおいては、ＰＮ
１１合が基板Ｏ主面に露出する部分を保饅被膜で被覆し
てその電気的粘性を安定化させる各種の手段がとられて
いる。例えば、畝上の無画部を酸化シリコン膜で被覆し
これζ二選択的し開孔し不純物拡散を施して接合形成を
行なったのち、接合面（二酸化シリコン膜を被覆しさら
Ｃ；）（ツシペーショｙｌ［を形成し、各接合部の電極
導出用開孔を施し、電極形成がなされて半導体装置が形
成されるのが一般的である。この場合、表面保護膜の酸
化シリコン膜は最初の工程で被覆され、さら（二連中工
程で積増しされ残存のｉｔ半導体装置の表面保護膜とさ
れている。
Ｃ）等のブレーナ構造の半導体装１１Ｈおいては、ＰＮ
１１合が基板Ｏ主面に露出する部分を保饅被膜で被覆し
てその電気的粘性を安定化させる各種の手段がとられて
いる。例えば、畝上の無画部を酸化シリコン膜で被覆し
これζ二選択的し開孔し不純物拡散を施して接合形成を
行なったのち、接合面（二酸化シリコン膜を被覆しさら
Ｃ；）（ツシペーショｙｌ［を形成し、各接合部の電極
導出用開孔を施し、電極形成がなされて半導体装置が形
成されるのが一般的である。この場合、表面保護膜の酸
化シリコン膜は最初の工程で被覆され、さら（二連中工
程で積増しされ残存のｉｔ半導体装置の表面保護膜とさ
れている。
畝上の従来例の半導体装置の電気的特性６二ついて検討
してみると、表面保護膜としてシリコン基板の主面上に
直接形成される酸化シリコン膜が最も良い保圃膜とされ
ている。しかし、酸化シリコン膜中ヘナトリウム等のア
ルカリ金属、水素、酸素等の侵入や移動が着るしく基板
表面６二おける電気的特性６二悪影響を与え、半導体装
置の劣化や不安定の原因をなしている。このため酸化シ
リコン膜の中を速い速度で自由ζ二移動するナトリウム
等のアルカリ金属の吸い出し方法として、リンゲッタや
リンを含むパツシベーＶＷン膜が形成されて劣化防止や
安定化をはかることが常用されている。
してみると、表面保護膜としてシリコン基板の主面上に
直接形成される酸化シリコン膜が最も良い保圃膜とされ
ている。しかし、酸化シリコン膜中ヘナトリウム等のア
ルカリ金属、水素、酸素等の侵入や移動が着るしく基板
表面６二おける電気的特性６二悪影響を与え、半導体装
置の劣化や不安定の原因をなしている。このため酸化シ
リコン膜の中を速い速度で自由ζ二移動するナトリウム
等のアルカリ金属の吸い出し方法として、リンゲッタや
リンを含むパツシベーＶＷン膜が形成されて劣化防止や
安定化をはかることが常用されている。
畝上の説９４（二もとづいて形成される半導体装置の一
例のプレーナ屋パワートランジスタ素子を製造工程順ζ
二部１図ないし第８図砿二示し、これＣ二よって以下し
説明する。′！ｓ１図（：おける■はシリコン基板で、
通称Ｏ８Ｌ （Ｏｎｅ ５ｉｄｅ Ｌａｐｐｅｄ Ｗａ
ｆｅｒ ）と呼ばれるＮ′″ＯＮ Ｎ構造（Ｎ層（１ｍ
）、Ｎ層（ｌｂ））４二なるＮＷｉのものである。つい
で、高温のスチーム雰囲気中で酸化シリコンｊ１ （２
）を約１μ厚し形成したのち、ベース層形成のための開
孔（２ａ）を施す（′ｓ２図）。ついで、前記開孔から
基板（１）と反対導′＠型の高濃度不純物、例えばボロ
ンを拡散してベース層（３）を形成したのち、酸化シリ
コン膜（２）のみな残す後処理を施す（第３−）。次に
、高温の冒 スチーム雰囲気中で酸化シリコン膜（４）を約１．３μ
ｍ厚（層形成したのち、エミッタ層形成予定域仁開孔（
４ａ）を設ける（第４図）。ついで、前記開孔から基板
と同じ導電層の高濃度不純物、例えばリンを拡散してエ
ミッタ層俤）を形成したのち、酸化シリ；ン膜（５）、
（２）０みを残す後処理を施す（１８５図）。
例のプレーナ屋パワートランジスタ素子を製造工程順ζ
二部１図ないし第８図砿二示し、これＣ二よって以下し
説明する。′！ｓ１図（：おける■はシリコン基板で、
通称Ｏ８Ｌ （Ｏｎｅ ５ｉｄｅ Ｌａｐｐｅｄ Ｗａ
ｆｅｒ ）と呼ばれるＮ′″ＯＮ Ｎ構造（Ｎ層（１ｍ
）、Ｎ層（ｌｂ））４二なるＮＷｉのものである。つい
で、高温のスチーム雰囲気中で酸化シリコンｊ１ （２
）を約１μ厚し形成したのち、ベース層形成のための開
孔（２ａ）を施す（′ｓ２図）。ついで、前記開孔から
基板（１）と反対導′＠型の高濃度不純物、例えばボロ
ンを拡散してベース層（３）を形成したのち、酸化シリ
コン膜（２）のみな残す後処理を施す（第３−）。次に
、高温の冒 スチーム雰囲気中で酸化シリコン膜（４）を約１．３μ
ｍ厚（層形成したのち、エミッタ層形成予定域仁開孔（
４ａ）を設ける（第４図）。ついで、前記開孔から基板
と同じ導電層の高濃度不純物、例えばリンを拡散してエ
ミッタ層俤）を形成したのち、酸化シリ；ン膜（５）、
（２）０みを残す後処理を施す（１８５図）。
次に、高温のスチーム雰囲気中で酸化シリコン膜（６）
を約１．０ ｐｍ厚一層形成し、さら４＝低温酸化法に
よってＰＤＯ（すｙドープド酸化シリコン）膜（７）を
下地の酸化シリ：０１ｙ膜の厚さ６二対しｈ〜Ｋに形成
し、さらに積層してＵＤＯ（アンド−ブト酸化シリコン
）膜（８）をａｏｏｏ〜５０００λ１ｉ度積層形成する
（第６図）。次仁、各拡散層の電極取出し用の開孔（９
ｂ）。
を約１．０ ｐｍ厚一層形成し、さら４＝低温酸化法に
よってＰＤＯ（すｙドープド酸化シリコン）膜（７）を
下地の酸化シリ：０１ｙ膜の厚さ６二対しｈ〜Ｋに形成
し、さらに積層してＵＤＯ（アンド−ブト酸化シリコン
）膜（８）をａｏｏｏ〜５０００λ１ｉ度積層形成する
（第６図）。次仁、各拡散層の電極取出し用の開孔（９
ｂ）。
（９・）を設妙る（第７図）。前記拡散層ζ；至る開孔
ｓ４＝夫々の電極、ベース電極（ＩＯＢ）、ニオツタ電
＠（１０ｇ）と、基板のコレクタ電極（ＩＯＣ）を設け
る（第１１ｖＡ）。
ｓ４＝夫々の電極、ベース電極（ＩＯＢ）、ニオツタ電
＠（１０ｇ）と、基板のコレクタ電極（ＩＯＣ）を設け
る（第１１ｖＡ）。
畝上の半導体装置においては、表面保■膜として形成さ
れた駿イビ（シリコン属は各製造工程を経るので、各工
程での汚染源の付着や侵入等による蓄積がある。また、
高温でのスチーム酸化中不純物拡散工程での重金属イオ
ンの拡散炉からの汚染、炉内への持込み汚染等（二上っ
てシリコン基板内（二不所望不純物として拡散が施され
累積したままでいるため、トランジスタの電気的特性の
逆バイアス時の逆方向電流が大になったり、ライフタイ
ムを低下させたり、電流増幅率が低下したり、等の不安
定、劣化要因を含んでいる欠点があった。
れた駿イビ（シリコン属は各製造工程を経るので、各工
程での汚染源の付着や侵入等による蓄積がある。また、
高温でのスチーム酸化中不純物拡散工程での重金属イオ
ンの拡散炉からの汚染、炉内への持込み汚染等（二上っ
てシリコン基板内（二不所望不純物として拡散が施され
累積したままでいるため、トランジスタの電気的特性の
逆バイアス時の逆方向電流が大になったり、ライフタイ
ムを低下させたり、電流増幅率が低下したり、等の不安
定、劣化要因を含んでいる欠点があった。
上記対策として、酸化クリコン膜中の累積不所望因子を
除去するため（二保護膜の酸化７リコン膜の上からＰＯ
Ｃｌ３等を使用してリンゲッタが施され、酸化シリコン
膜中の不所望因子をリンガラス中に畝収させたのちリン
ガラス層のみ除去し、不所望因子のきわめて少い保Ｉ！
膜とする方法がある。しかし、このような方法によって
も醸化シリコン膜の汚染が大きい場合にはリンゲッタの
リン濃度をさらに高くする方向でなされるが、高くすれ
ばする根、下地の酸化シリコン膜中へのローカル的な異
常拡散や、リンの析出、下地酸化シリコン膜との溶融、
分極効果等を生じたりするよう覗；なるので、リン濃度
を高くする６二も限界がある。また、シリコン基板内へ
の重金属イオンの拡散防止（二対しては、拡散炉内への
持込み防止と炉自体から発生する汚染源の防止しかなく
、その評価、基準、防止策はきわめて困１である。
除去するため（二保護膜の酸化７リコン膜の上からＰＯ
Ｃｌ３等を使用してリンゲッタが施され、酸化シリコン
膜中の不所望因子をリンガラス中に畝収させたのちリン
ガラス層のみ除去し、不所望因子のきわめて少い保Ｉ！
膜とする方法がある。しかし、このような方法によって
も醸化シリコン膜の汚染が大きい場合にはリンゲッタの
リン濃度をさらに高くする方向でなされるが、高くすれ
ばする根、下地の酸化シリコン膜中へのローカル的な異
常拡散や、リンの析出、下地酸化シリコン膜との溶融、
分極効果等を生じたりするよう覗；なるので、リン濃度
を高くする６二も限界がある。また、シリコン基板内へ
の重金属イオンの拡散防止（二対しては、拡散炉内への
持込み防止と炉自体から発生する汚染源の防止しかなく
、その評価、基準、防止策はきわめて困１である。
畝上の如く、いずれの場合においても根本的な欠点の解
決策がないのが現状である。
決策がないのが現状である。
〔発明の目的〕
畝上の背景技術における問題点を解決するための改嵐さ
れた半導体装置の製造方法を提供するものである。
れた半導体装置の製造方法を提供するものである。
この発明（二かかる半導体装置の製造方法においてはペ
ース、エミッタ等の所定の接合形成が行なわれた最後の
工１１のあとでシリコン基板表面に形成された保−膜を
すべて除去し、ついで、塩酸と酸素との混合気体、また
は水素と酸素と塩酸との混合気体雰囲気中で加温ＩＩ＆
通を施したのち、低温酸化法、例えばＣＶＤ （Ｃｈｓ
ｍｉｏａｌ Ｖａｐｏｒ Ｄ＠ｐｏｓｉｔｉｏｎ）流電
；てシリコン基板上に保鏝膜となるＵＤＯ展、ＰＤＯ膜
、１ＪＤＯ膜ｔ−順次積層形成した３層構造の保−朧と
パッジベージ璽ンＩｌ［を形成する。その後に１０００
’Ｏ以上の高温中にて熱処理を施すことを特徴とする
。
ース、エミッタ等の所定の接合形成が行なわれた最後の
工１１のあとでシリコン基板表面に形成された保−膜を
すべて除去し、ついで、塩酸と酸素との混合気体、また
は水素と酸素と塩酸との混合気体雰囲気中で加温ＩＩ＆
通を施したのち、低温酸化法、例えばＣＶＤ （Ｃｈｓ
ｍｉｏａｌ Ｖａｐｏｒ Ｄ＠ｐｏｓｉｔｉｏｎ）流電
；てシリコン基板上に保鏝膜となるＵＤＯ展、ＰＤＯ膜
、１ＪＤＯ膜ｔ−順次積層形成した３層構造の保−朧と
パッジベージ璽ンＩｌ［を形成する。その後に１０００
’Ｏ以上の高温中にて熱処理を施すことを特徴とする
。
次にこの発明を１実施例につき図面を参照して詳細に説
明する。なお、この１実施例の方法は背景技術４二つい
て８８図まで（；説述したところと変らないので、これ
を引用し以降について第９図ないし第１２図（＝よって
詳述する。エミッタ拡散が完了した状態（第９図）にお
いて酸化シリコン膜（２，４，６）を弗酸溶液に浸漬し
て全部除去したのち、硝酸と塩酸を容量比で１：３の混
合液の液温を８０ｂ以上Ｃ二した液中にて１０分間加温
処理を施す。この処理によって基板の界面に硝酸の有す
る酸化力によって〜５０Ａ＠度の薄い酸化膜が形成され
、同時にその膜中への重金属イオンのトラップを行ない
、基板内に拡散および累積された重金属、１ト イオンの吸出しと溶出が行な６ｔする。その後、稀弗酸
水溶液（；浸漬して酸化膜除去、つまり基板表面の極め
て浅い界面での重金属高濃度キャリヤ分布の部分が酸化
され、前記水溶液にて除去され重金属イオンの除去が達
成される。その後、低温酸化法、例えばＣＶＤ法によっ
て第１０図４：示すように保ＩＩ展となるυＤＯ膜α論
を約１．０μｍ形成し、ついでＰＤＯＩＩＱＩを下地の
酸化膜の厚さ４二対比してＡ〜％Ｏ膜厚でかつ膜中のＰ
浸度を５刈Ｏ″！１〜１．５Ｘ１０町１１の範囲内に積
層形威し、さらにυＤｏ膜Ｑ騰を０．３〜０．５μｍ程
度積層形成する。上記ＵＤＯ膜、 ＰＤＯ膜の作用は次
の如くである。すなわち、基板直上のＵＤＯ−膜収υは
各接合端の保躾膜としての役目を来たし、これ礪二積層
形威されたＰＤＯ［（１３は外部からのナトリウム等の
アルカリイオンの侵入の防止、ゲッタの役目を果たし、
最上層のＵＤＯ＠（ｌ謙は湿気等の不所望因子１；対す
るパッシベーションと前記ＰＤＯ＠（ｌａの保ＩｉＯ役
を果たすものである。ついで、膜形成が完了したｊ記基
板を塩酸とｌ１２素の混合ガ′：′ ス雰囲気中・またｉ水素と酸素と塩酸の混合ガ３雰囲気
中で１０００℃以上の高温１二て、好ましくは酸化シリ
コン膜ζニガスエッチングを生じさせない塩酸の鏡度、
つまＤ （Ｉｌｌ素澁度）Ｘ（流量）に対してＳ慢以下
の（塩酸浸度）×（流量）の値とじた雰囲気中で加分間
以上熱処理を施し、上記低温酸化膜の密度を高温酸化膜
の密度差み（二高める。その後、第１１図屯＝示すよう
（二、ベース、エミッタの各層の電極取出し用の開孔（
１４ｂ） 、 （１４ｃ）を設ける。
明する。なお、この１実施例の方法は背景技術４二つい
て８８図まで（；説述したところと変らないので、これ
を引用し以降について第９図ないし第１２図（＝よって
詳述する。エミッタ拡散が完了した状態（第９図）にお
いて酸化シリコン膜（２，４，６）を弗酸溶液に浸漬し
て全部除去したのち、硝酸と塩酸を容量比で１：３の混
合液の液温を８０ｂ以上Ｃ二した液中にて１０分間加温
処理を施す。この処理によって基板の界面に硝酸の有す
る酸化力によって〜５０Ａ＠度の薄い酸化膜が形成され
、同時にその膜中への重金属イオンのトラップを行ない
、基板内に拡散および累積された重金属、１ト イオンの吸出しと溶出が行な６ｔする。その後、稀弗酸
水溶液（；浸漬して酸化膜除去、つまり基板表面の極め
て浅い界面での重金属高濃度キャリヤ分布の部分が酸化
され、前記水溶液にて除去され重金属イオンの除去が達
成される。その後、低温酸化法、例えばＣＶＤ法によっ
て第１０図４：示すように保ＩＩ展となるυＤＯ膜α論
を約１．０μｍ形成し、ついでＰＤＯＩＩＱＩを下地の
酸化膜の厚さ４二対比してＡ〜％Ｏ膜厚でかつ膜中のＰ
浸度を５刈Ｏ″！１〜１．５Ｘ１０町１１の範囲内に積
層形威し、さらにυＤｏ膜Ｑ騰を０．３〜０．５μｍ程
度積層形成する。上記ＵＤＯ膜、 ＰＤＯ膜の作用は次
の如くである。すなわち、基板直上のＵＤＯ−膜収υは
各接合端の保躾膜としての役目を来たし、これ礪二積層
形威されたＰＤＯ［（１３は外部からのナトリウム等の
アルカリイオンの侵入の防止、ゲッタの役目を果たし、
最上層のＵＤＯ＠（ｌ謙は湿気等の不所望因子１；対す
るパッシベーションと前記ＰＤＯ＠（ｌａの保ＩｉＯ役
を果たすものである。ついで、膜形成が完了したｊ記基
板を塩酸とｌ１２素の混合ガ′：′ ス雰囲気中・またｉ水素と酸素と塩酸の混合ガ３雰囲気
中で１０００℃以上の高温１二て、好ましくは酸化シリ
コン膜ζニガスエッチングを生じさせない塩酸の鏡度、
つまＤ （Ｉｌｌ素澁度）Ｘ（流量）に対してＳ慢以下
の（塩酸浸度）×（流量）の値とじた雰囲気中で加分間
以上熱処理を施し、上記低温酸化膜の密度を高温酸化膜
の密度差み（二高める。その後、第１１図屯＝示すよう
（二、ベース、エミッタの各層の電極取出し用の開孔（
１４ｂ） 、 （１４ｃ）を設ける。
ついで、前記各拡散層６＝至る開孔Ｓに夫々の電極、ベ
ース電極（１５Ｂ）、二定ツタ電極（１５Ｂ）を、また
、基板のコレクタ電＆ （１５Ｃ）を設け（第１２図）
、半導体装置の製造が達成される。
ース電極（１５Ｂ）、二定ツタ電極（１５Ｂ）を、また
、基板のコレクタ電＆ （１５Ｃ）を設け（第１２図）
、半導体装置の製造が達成される。
従来の発明方法には主面の酸化シリコン膜の段差ｉｌ（
二開孔な設ける必要から開孔作業の不安定、精度の不均
一等の不具合があったが、この発明方法は開孔時の保護
膜Ｏ膜厚が均一で平坦な表面に行なわれるので、開孔作
業が安定しかつ、その精度も顕著ζ：向上をみる。そし
て、ＮＰＮ）くワートランジスタ（＝おける電流増幅率
は約１．５倍に、ライフタイムは約１．２倍６二、リバ
ース電流は約％で従来のレベルよりも向上することが確
認された。
二開孔な設ける必要から開孔作業の不安定、精度の不均
一等の不具合があったが、この発明方法は開孔時の保護
膜Ｏ膜厚が均一で平坦な表面に行なわれるので、開孔作
業が安定しかつ、その精度も顕著ζ：向上をみる。そし
て、ＮＰＮ）くワートランジスタ（＝おける電流増幅率
は約１．５倍に、ライフタイムは約１．２倍６二、リバ
ース電流は約％で従来のレベルよりも向上することが確
認された。
畝上の実施例から明らかなように、シリコン基板内の不
所望拡散累積物の吸出しと溶出地理が施されること、最
終保ｓｉｘとなる酸化シリコン膜は全面除去後Ｃ：きわ
めて不所望因子の含有の少ない保護膜が形成されること
、電極形成用開孔作業が安定しかつ高精度に施されて電
気的特性と品位の向上が達せられるなどの顕著な利点が
ある。
所望拡散累積物の吸出しと溶出地理が施されること、最
終保ｓｉｘとなる酸化シリコン膜は全面除去後Ｃ：きわ
めて不所望因子の含有の少ない保護膜が形成されること
、電極形成用開孔作業が安定しかつ高精度に施されて電
気的特性と品位の向上が達せられるなどの顕著な利点が
ある。
１１１［１ｔいし第８図は従来の半導体装置の製造方法
を工程順し示すいずれも断面図、第９図ないし第１２図
はこの発明（二かかる１実施例の半導体装置ＯＳＳＳＳ
法を工１１１［４二示すいずれも断面図である。 Ｉ Ｓ／リコン基板 ２、４．６ 酸化シリコン膜 ３ ベース層 ５ 工（ツタ層 １１．１３ １ｉＤｏ属 １２ ＰＤＯｊｉｉ １４１ｓ 、 １４ｅ 開孔 １５Ｂ コレクタ電極 Ｌ）Ｃ：ｆレタタ電極 １５Ｅ エミッタ電極 代理人 弁理士 井 上 −５ １□ １、′：１ 第 １ 図 第２図 第、”；・・・３図 １：、・１゜ 第 ４ 図 第５図 第６図 第 ７ 図 第 ８ 図 第 ９ 図
を工程順し示すいずれも断面図、第９図ないし第１２図
はこの発明（二かかる１実施例の半導体装置ＯＳＳＳＳ
法を工１１１［４二示すいずれも断面図である。 Ｉ Ｓ／リコン基板 ２、４．６ 酸化シリコン膜 ３ ベース層 ５ 工（ツタ層 １１．１３ １ｉＤｏ属 １２ ＰＤＯｊｉｉ １４１ｓ 、 １４ｅ 開孔 １５Ｂ コレクタ電極 Ｌ）Ｃ：ｆレタタ電極 １５Ｅ エミッタ電極 代理人 弁理士 井 上 −５ １□ １、′：１ 第 １ 図 第２図 第、”；・・・３図 １：、・１゜ 第 ４ 図 第５図 第６図 第 ７ 図 第 ８ 図 第 ９ 図
Claims (1)
- 【特許請求の範囲】 半導体基板の主面Ｃ：保睦被膜を設はベース層、エミツ
タ層をはじめ所要の領域層を拡散形成したのち保護被膜
を除去する工程と、ついで前記基板を硝酸と塩酸の混液
で加熱処理を施す工程と、その後前記基板の主面６二低
温保−被膜を形成すΣ工程と、ついで塩酸とｆｉＸとの
混合気体、また）門水素と酸素と塩酸との混合気体雰囲
気中で１ｏｏｏ ’。 以上に加熱処理を施す工程とを備えた半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57047099A JPS58165331A (ja) | 1982-03-26 | 1982-03-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57047099A JPS58165331A (ja) | 1982-03-26 | 1982-03-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58165331A true JPS58165331A (ja) | 1983-09-30 |
Family
ID=12765728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57047099A Pending JPS58165331A (ja) | 1982-03-26 | 1982-03-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58165331A (ja) |
-
1982
- 1982-03-26 JP JP57047099A patent/JPS58165331A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3738880A (en) | Method of making a semiconductor device | |
| US4210993A (en) | Method for fabricating a field effect transistor | |
| US3566518A (en) | Method for fabricating field-effect transistor devices and integrated circuit modules containing the same by selective diffusion of activator impurities through preselected portions of passivating-insulating films | |
| US3541676A (en) | Method of forming field-effect transistors utilizing doped insulators as activator source | |
| US3751314A (en) | Silicon semiconductor device processing | |
| US3445924A (en) | Method for fabricating insulated-gate field effect transistors having controlled operating characteristics | |
| US3641405A (en) | Field-effect transistors with superior passivating films and method of making same | |
| JPS58165331A (ja) | 半導体装置の製造方法 | |
| JPS58165328A (ja) | 半導体装置の製造方法 | |
| US3592705A (en) | Method of making semiconductor device | |
| JPS6053050A (ja) | 半導体装置の製造方法 | |
| JPS6259467B2 (ja) | ||
| JPH04150018A (ja) | 半導体装置およびその製造方法 | |
| JPS58210639A (ja) | 半導体装置 | |
| JPS58106846A (ja) | 半導体装置の製造方法 | |
| JPS5922381B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
| JPS59159533A (ja) | 半導体装置の製造方法 | |
| JPS60167357A (ja) | 半導体装置の製造方法 | |
| JPS5882534A (ja) | 半導体装置 | |
| JPS60193330A (ja) | 半導体への不純物拡散方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPS5811729B2 (ja) | 半導体装置の製造方法 | |
| JPS594078A (ja) | 半導体装置の製造方法 | |
| JPS5963730A (ja) | 半導体装置の製造方法 | |
| JPS6017965A (ja) | 半導体装置の製造方法 |