JPS594078A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS594078A JPS594078A JP57112934A JP11293482A JPS594078A JP S594078 A JPS594078 A JP S594078A JP 57112934 A JP57112934 A JP 57112934A JP 11293482 A JP11293482 A JP 11293482A JP S594078 A JPS594078 A JP S594078A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- oxidation
- substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、選択酸化法を利用した半導体装置の製造方法
に関する。
に関する。
従来、ＭＯＳ 型半導体装置の製造方法として選択酸化
法が広く用いられている。この選択酸化法は、まずシリ
コン基板上の酸化膜に耐酸化性マスクとして作用するパ
ターン化されたシリコン窒化膜を形成した後、該シリコ
ン窒化膜で覆われていないフィールド領域を酸化処理し
て比較的肉厚のフィールド酸化膜を形成する。その後、
シリコン窒化膜及びその下の酸化膜を除去してシリコン
基板を露出させ、再び酸化してゲート酸化膜を形成する
方法であり、高密度集積回路に欠かせぬ技術として注目
されている。
法が広く用いられている。この選択酸化法は、まずシリ
コン基板上の酸化膜に耐酸化性マスクとして作用するパ
ターン化されたシリコン窒化膜を形成した後、該シリコ
ン窒化膜で覆われていないフィールド領域を酸化処理し
て比較的肉厚のフィールド酸化膜を形成する。その後、
シリコン窒化膜及びその下の酸化膜を除去してシリコン
基板を露出させ、再び酸化してゲート酸化膜を形成する
方法であり、高密度集積回路に欠かせぬ技術として注目
されている。
しかしながら、この種の方法にあってはシリコン窒化膜
を耐酸化性マスクとして水蒸気中で酸化処理すると、水
蒸気とシリコン窒化膜とが反応してアンモニアを発生す
る。このアンモニアはシリコン窒化膜下のシリコン酸化
膜中を拡散してゆき、その下のシリコン基板表面に到達
してその表面を窒化する。この表面窒化物はその後の工
程で再び耐酸化性マスクとなるため、例えばこの領域に
ゲート酸化膜を形成すると、そのゲート酸化膜自体の耐
圧が極端に低下する。
を耐酸化性マスクとして水蒸気中で酸化処理すると、水
蒸気とシリコン窒化膜とが反応してアンモニアを発生す
る。このアンモニアはシリコン窒化膜下のシリコン酸化
膜中を拡散してゆき、その下のシリコン基板表面に到達
してその表面を窒化する。この表面窒化物はその後の工
程で再び耐酸化性マスクとなるため、例えばこの領域に
ゲート酸化膜を形成すると、そのゲート酸化膜自体の耐
圧が極端に低下する。
最近ではこの酸化膜耐圧の劣化を防ぐために、ゲート酸
化前に一層シリコン表面を酸化し、上記ゲート酸化のマ
スクとなる窒化膜を除去する方法が一般に採られてい′
る。しかし、このような手段をとってもなおかつ、選択
酸化法によるゲート酸化膜の酸化膜欠陥密度は集積回路
で使用できる程十分なレベルまで低下しない。この原因
は次のように説明される。即ち、８１基板中に含まれる
格子間酸素原子が、Ｓｉ結晶中の炭素その他の原子から
なる析出物に捕えられて、更に大きな析出物となる。高
温熱処理工程時には、この大きな析出物のまわりに発生
する強い歪場の領域に重金属不純物が捕獲されるため、
偶然この重金属を含む析出物が酸化膜中に取り込まれる
と酸化膜欠陥として電気的に測定される。したがって酸
化膜の電気的な欠陥はＳｉ基板表面付近の酸素濃度、結
晶育成中に入る結晶中の微小析出物濃度及び重金属濃度
の関数となる。このため、酸化膜欠陥を除去するために
は、何等かの方法で重金属汚染を防止することが必要と
なる。
化前に一層シリコン表面を酸化し、上記ゲート酸化のマ
スクとなる窒化膜を除去する方法が一般に採られてい′
る。しかし、このような手段をとってもなおかつ、選択
酸化法によるゲート酸化膜の酸化膜欠陥密度は集積回路
で使用できる程十分なレベルまで低下しない。この原因
は次のように説明される。即ち、８１基板中に含まれる
格子間酸素原子が、Ｓｉ結晶中の炭素その他の原子から
なる析出物に捕えられて、更に大きな析出物となる。高
温熱処理工程時には、この大きな析出物のまわりに発生
する強い歪場の領域に重金属不純物が捕獲されるため、
偶然この重金属を含む析出物が酸化膜中に取り込まれる
と酸化膜欠陥として電気的に測定される。したがって酸
化膜の電気的な欠陥はＳｉ基板表面付近の酸素濃度、結
晶育成中に入る結晶中の微小析出物濃度及び重金属濃度
の関数となる。このため、酸化膜欠陥を除去するために
は、何等かの方法で重金属汚染を防止することが必要と
なる。
本発明の目的は、選択酸化法を利用して半導体装置を製
造するに際し、選択酸化後に基板表面に形成するゲート
酸化膜等の絶縁膜を欠陥のない良質をものとすることが
でき、素子特件め向Ｅをはかり得る半導体装置の製造方
法を提供することにある。
造するに際し、選択酸化後に基板表面に形成するゲート
酸化膜等の絶縁膜を欠陥のない良質をものとすることが
でき、素子特件め向Ｅをはかり得る半導体装置の製造方
法を提供することにある。
本発明の骨子は、選択酸化後にゲート絶縁膜等を形成す
る前に、半導体基板の裏面に高濃度燐拡散層を形成し、
重金属のゲッタリング効果を持たせることにある。
る前に、半導体基板の裏面に高濃度燐拡散層を形成し、
重金属のゲッタリング効果を持たせることにある。
すなわち、本発明は、半導体装置を製造するに際し、半
導体基板の表面に第１の酸化膜、多。
導体基板の表面に第１の酸化膜、多。
結晶シリコン膜及び耐酸化性被膜を順次形成１．７だの
ち、少なくとも一ヒ記耐酸化性被膜を選択エツチングし
前記半導体基板の素子形成領域上に耐酸化性マスクを形
成１〜、次いで高温熱酸化法を用い１１紀半導体基板の
素子分離領域上にフィールド酸化膜を形成し、次いでＬ
記熱酸化法により酸化された前記半導体基板の裏面をエ
ツチングし露出した基板裏面に高濃度の燐拡散層を形成
し、しかるのち前記第１の酸化膜、多結晶シリコン膜及
び耐酸化性被膜をエツチング除去し露出した基板表面に
第２の酸化膜或いは窒化膜を形成するようにした方法で
ある。
ち、少なくとも一ヒ記耐酸化性被膜を選択エツチングし
前記半導体基板の素子形成領域上に耐酸化性マスクを形
成１〜、次いで高温熱酸化法を用い１１紀半導体基板の
素子分離領域上にフィールド酸化膜を形成し、次いでＬ
記熱酸化法により酸化された前記半導体基板の裏面をエ
ツチングし露出した基板裏面に高濃度の燐拡散層を形成
し、しかるのち前記第１の酸化膜、多結晶シリコン膜及
び耐酸化性被膜をエツチング除去し露出した基板表面に
第２の酸化膜或いは窒化膜を形成するようにした方法で
ある。
本発明によれば、ゲート絶縁膜等として用いられる第２
の酸化膜或いは窒化膜を効果的に無欠陥とすることかで
永、従ってＭＯＳ 集積回路等の素子の一層の小形化
、高集積化を信頼性よく達成することが可能となる。
の酸化膜或いは窒化膜を効果的に無欠陥とすることかで
永、従ってＭＯＳ 集積回路等の素子の一層の小形化
、高集積化を信頼性よく達成することが可能となる。
第１図乃至第８図は本発明の一実施例に係わるＭＯＳ
）ランジスタ製造丁稈を示す断面図である。まず、第
１図に示す如く面方位（１００）、比抵抗５〜２０〔Ω
儒〕のＰ型シリコン基板１を用意１７、その表面を１０
００１Ｃ〕 の乾燥酸素雰囲気中で１時間酸化し５００
（Ａ〕のシリコン酸化膜（第１の酸化膜）２を形成した
のち、ＣＶＤ法等によりシリコン酸化膜２トに多結晶シ
リコ１ ン膜３を５００（Ａ）堆積し、さらに耐酸化性膜である
シリコン窒化膜４を１ｏｏｏ〔Ａ） 程匣に堆積する
。次いで、フォトリソグラフィ技術を用い第２図に示す
如く素子形成領域上にレジスト膜５を形成し、このレジ
スト膜５をマスクとしてシリコン窒化膜４及び多結晶シ
リコン膜３を選択的エツチングする。その扱、レジスト
膜５、シリコン窒化膜４及び多結晶シリコン膜３をマス
クとして、シリコン基板１の素子分離領域にＢ イオン
を注入しポロンイオン注入層６を形成゛する。次いで、
レジスト膜５を除去し、たのち、シリコン窒化膜４をマ
スクとして１０００Ｃ℃）、 ウェット酸素雰囲気中で
酸化を行ない第３図に示す如く試料表面］−に１ｑさ１
，０〔μｍ〕のフィールド酸化膜７を成長形成する。こ
のとき、前記イオン注入層６は活性化してＰ 層Ｂとな
る。また、シリコン基板１の裏面にも上記熱酸化Ｃ稈に
より酸化１迅−〇が形成される。
）ランジスタ製造丁稈を示す断面図である。まず、第
１図に示す如く面方位（１００）、比抵抗５〜２０〔Ω
儒〕のＰ型シリコン基板１を用意１７、その表面を１０
００１Ｃ〕 の乾燥酸素雰囲気中で１時間酸化し５００
（Ａ〕のシリコン酸化膜（第１の酸化膜）２を形成した
のち、ＣＶＤ法等によりシリコン酸化膜２トに多結晶シ
リコ１ ン膜３を５００（Ａ）堆積し、さらに耐酸化性膜である
シリコン窒化膜４を１ｏｏｏ〔Ａ） 程匣に堆積する
。次いで、フォトリソグラフィ技術を用い第２図に示す
如く素子形成領域上にレジスト膜５を形成し、このレジ
スト膜５をマスクとしてシリコン窒化膜４及び多結晶シ
リコン膜３を選択的エツチングする。その扱、レジスト
膜５、シリコン窒化膜４及び多結晶シリコン膜３をマス
クとして、シリコン基板１の素子分離領域にＢ イオン
を注入しポロンイオン注入層６を形成゛する。次いで、
レジスト膜５を除去し、たのち、シリコン窒化膜４をマ
スクとして１０００Ｃ℃）、 ウェット酸素雰囲気中で
酸化を行ない第３図に示す如く試料表面］−に１ｑさ１
，０〔μｍ〕のフィールド酸化膜７を成長形成する。こ
のとき、前記イオン注入層６は活性化してＰ 層Ｂとな
る。また、シリコン基板１の裏面にも上記熱酸化Ｃ稈に
より酸化１迅−〇が形成される。
次に、第４図に示す如くフィールド酸化膜７上、にレジ
スト膜１０を塗布形成したのち、基板１０央面に形成さ
れた酸化１１ｆ９をフッ化水素液で除去する。続いて、
１０００（℃ｌ のリン拡散炉を用い、Ｌ記露出され
た基板１の裏面に潤製ｒｆ ＩＪン拡散層１１を形成す
る。次いで、前記レジスト膜１０を除去し、さらに上記
リン拡散工程時に形成された酸化膜を緩衝フッ化水素液
で除去したのち、ＣＦ、と０２ との混合ガスを高周波
で励起した反応ガス中で第５図に示す如く、前記シリコ
ン窒化膜４及び多結晶シリコン膜、９を除去ｔ２、さら
に素子形成領域りに存在するシリコン酸化膜２を除去す
る。その後、乾燥酸素雰囲気中で第６図に示す如くゲー
ト酸化膜となる厚さ４００（Ａ）のシリコン酸化膜１２
（第２の酸化膜）を成長させ、その丘に厚さ３０００（
Ａ） のリン添加多結晶シリコン膜１３をＣＶＪ）法
によって堆積し、続いて写真蝕刻法によりこのリン添加
多結晶シリコン膜１，９をパターニングしてゲート電極
を形成する。このとき、前記高濃度リン拡散層Ｊ１によ
り重金層がゲッタリングされるため、上記シリコン酸化
膜１２は欠陥のない良質な膜となる。
スト膜１０を塗布形成したのち、基板１０央面に形成さ
れた酸化１１ｆ９をフッ化水素液で除去する。続いて、
１０００（℃ｌ のリン拡散炉を用い、Ｌ記露出され
た基板１の裏面に潤製ｒｆ ＩＪン拡散層１１を形成す
る。次いで、前記レジスト膜１０を除去し、さらに上記
リン拡散工程時に形成された酸化膜を緩衝フッ化水素液
で除去したのち、ＣＦ、と０２ との混合ガスを高周波
で励起した反応ガス中で第５図に示す如く、前記シリコ
ン窒化膜４及び多結晶シリコン膜、９を除去ｔ２、さら
に素子形成領域りに存在するシリコン酸化膜２を除去す
る。その後、乾燥酸素雰囲気中で第６図に示す如くゲー
ト酸化膜となる厚さ４００（Ａ）のシリコン酸化膜１２
（第２の酸化膜）を成長させ、その丘に厚さ３０００（
Ａ） のリン添加多結晶シリコン膜１３をＣＶＪ）法
によって堆積し、続いて写真蝕刻法によりこのリン添加
多結晶シリコン膜１，９をパターニングしてゲート電極
を形成する。このとき、前記高濃度リン拡散層Ｊ１によ
り重金層がゲッタリングされるため、上記シリコン酸化
膜１２は欠陥のない良質な膜となる。
次に、上記ゲート電極をマスクとし酸化膜１２をエツチ
ングし、さらにゲート電極をマスクとして基板１の表面
に砒素イオンの注入を行なって、第７図に示す如くＮ型
の高濃度不純物層としての深さ０．６（７１ｍ）のソー
ス１４ａ 及びドレイン１４ｂ を形成し、次いで
全面に厚さ３０００〔Ａ〕 のＣＶ ｌ）酸化膜１５
及び厚さ４０００１−Ａ’ｌの燐珪化ガラス膜１６（Ｐ
Ｓ（ＪＪ嘆）を順次堆積する。そして、第８図に示す如
くソース１４ａ及びドレイン１４ｂ に対応する部分
に写真蝕刻法によりコンタクトホールを形成し、全面に
Ａ／膜１７を真空蒸着し写真蝕刻法によりパターニング
して、ＮチャンネルＭ０８ トランジスタを製造した。
ングし、さらにゲート電極をマスクとして基板１の表面
に砒素イオンの注入を行なって、第７図に示す如くＮ型
の高濃度不純物層としての深さ０．６（７１ｍ）のソー
ス１４ａ 及びドレイン１４ｂ を形成し、次いで
全面に厚さ３０００〔Ａ〕 のＣＶ ｌ）酸化膜１５
及び厚さ４０００１−Ａ’ｌの燐珪化ガラス膜１６（Ｐ
Ｓ（ＪＪ嘆）を順次堆積する。そして、第８図に示す如
くソース１４ａ及びドレイン１４ｂ に対応する部分
に写真蝕刻法によりコンタクトホールを形成し、全面に
Ａ／膜１７を真空蒸着し写真蝕刻法によりパターニング
して、ＮチャンネルＭ０８ トランジスタを製造した。
かくして、木実施例方法によれば、ゲート酸化膜形成前
に基板１裏面に高濃度リン拡散層１１を形成することに
より、基板中の重金属をゲッタリングしゲート酸化膜の
欠陥を著【７く減少させることが可能となる。このため
、素子特性の向−りをはかることができ、ひいては素子
構造の小型化及び亮集積化をはかり得る。
に基板１裏面に高濃度リン拡散層１１を形成することに
より、基板中の重金属をゲッタリングしゲート酸化膜の
欠陥を著【７く減少させることが可能となる。このため
、素子特性の向−りをはかることができ、ひいては素子
構造の小型化及び亮集積化をはかり得る。
なお、本発明は上述した実施例に限定されるものではな
く、その要旨を逸脱しない範囲で、種々変形して実施す
ることができる。例えば、実施例ではフィールド酸化膜
形成前に多結晶シリコン膜をパターニングしているが、
これをパターニングし７’［いで使用１．てもよい。ま
た、ゲート絶縁膜としてシリコン酸化ｎ９をＦｌｌいる
場合に限らず、シリコン窒化膜を用いる場合にも適用で
きるのは勿論のことである。さらに、ＭＯＳト→ンジス
タに限らず、各種の半導体装置に適用することが可能で
ある。
く、その要旨を逸脱しない範囲で、種々変形して実施す
ることができる。例えば、実施例ではフィールド酸化膜
形成前に多結晶シリコン膜をパターニングしているが、
これをパターニングし７’［いで使用１．てもよい。ま
た、ゲート絶縁膜としてシリコン酸化ｎ９をＦｌｌいる
場合に限らず、シリコン窒化膜を用いる場合にも適用で
きるのは勿論のことである。さらに、ＭＯＳト→ンジス
タに限らず、各種の半導体装置に適用することが可能で
ある。
第１図乃至第８図はそれぞれ本発明の一実施例に係わる
ＭＯＳ トランジスタ製造工程を示す断面図である。 １・・・シリコン基板（半導体基板）、２・・・シリコ
ン酸化膜（第１の酸化膜）、３・・・シリコン多結晶膜
、４・・・シリコン窒化膜（耐酸化性膜）、５．１０・
・・レジスト膜、６・・・イオン注入層、７・・・フィ
ールド酸化膜、８・・・Ｐ ＠、９・・・ｉ／リコン酸
化ＩＩα、１１・・・高濃度リン拡散層、１２・・・シ
リコン酸化膜（第２の酸化膜）、１３・・多結晶シリコ
ン膜（ゲート電極）、１４ａ・・・ソース、１４ｈ・・
・ドレイン、１５・・・ＣＶＤ酸化膜、１６・・・ＰＥ
Ｇ膜、１７・・・ＡＪ膜。
ＭＯＳ トランジスタ製造工程を示す断面図である。 １・・・シリコン基板（半導体基板）、２・・・シリコ
ン酸化膜（第１の酸化膜）、３・・・シリコン多結晶膜
、４・・・シリコン窒化膜（耐酸化性膜）、５．１０・
・・レジスト膜、６・・・イオン注入層、７・・・フィ
ールド酸化膜、８・・・Ｐ ＠、９・・・ｉ／リコン酸
化ＩＩα、１１・・・高濃度リン拡散層、１２・・・シ
リコン酸化膜（第２の酸化膜）、１３・・多結晶シリコ
ン膜（ゲート電極）、１４ａ・・・ソース、１４ｈ・・
・ドレイン、１５・・・ＣＶＤ酸化膜、１６・・・ＰＥ
Ｇ膜、１７・・・ＡＪ膜。
Claims (1)
- 半導体基板の表面に第１の酸化膜、多結晶シリコン膜及
び耐酸化性被膜を上記順に積層形成する工程と、少なく
とも上記耐酸化性被膜を選択エツチングし前記半導体基
板の素子形成領域上に耐酸化性マスクを形成する工程と
、次いで高温熱酸化法を用い前記半導体基板の素子分離
領域ににフィールド酸化膜を形成する工程と、次いで上
記熱酸化法により酸化ｉれた前記半導体基板の裏面をエ
ツチングし露出した基板裏面に高濃度の燐拡散層を形成
する工程と、しかるのち前記＠１の酸化膜、多結晶シリ
コン膜及び耐酸化性被膜をエッヂング除去し露出した基
板表面に第２の酸化膜或いは窒化膜を形成する工程とを
具備したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112934A JPS594078A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112934A JPS594078A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS594078A true JPS594078A (ja) | 1984-01-10 |
Family
ID=14599145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57112934A Pending JPS594078A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594078A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011046086A (ja) * | 2009-08-27 | 2011-03-10 | Maeda Corp | 生コンクリートの搬送時間管理システム |
-
1982
- 1982-06-30 JP JP57112934A patent/JPS594078A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011046086A (ja) * | 2009-08-27 | 2011-03-10 | Maeda Corp | 生コンクリートの搬送時間管理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0312785B2 (ja) | ||
| JPS5922342A (ja) | 半導体装置の製造方法 | |
| JPS594078A (ja) | 半導体装置の製造方法 | |
| JPH0352221B2 (ja) | ||
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPS6220711B2 (ja) | ||
| JPS61256672A (ja) | 半導体装置の製造方法 | |
| JPH0493079A (ja) | 半導体装置の製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPS58121676A (ja) | 半導体装置の製造方法 | |
| JP2674964B2 (ja) | 半導体装置の製造方法 | |
| JPS59105366A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS6345865A (ja) | 浮遊ゲ−ト型ｍｏｓ半導体装置 | |
| JPS6117144B2 (ja) | ||
| JPS61147550A (ja) | 半導体装置の製造方法 | |
| JPH05121421A (ja) | 半導体装置の製造方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) | ||
| JPS5846675A (ja) | 半導体装置の製造方法 | |
| JPH0644569B2 (ja) | シリコン基板上の炭化シリコンデバイスの製造方法 | |
| JPS592377B2 (ja) | 半導体素子の製造方法 | |
| JPS6252459B2 (ja) | ||
| JPS6054777B2 (ja) | 半導体装置の製造方法 | |
| JPS61154145A (ja) | 半導体装置の製造方法 | |
| JPS5871654A (ja) | 半導体装置の製造方法 |