JPH0644569B2 - シリコン基板上の炭化シリコンデバイスの製造方法 - Google Patents
シリコン基板上の炭化シリコンデバイスの製造方法Info
- Publication number
- JPH0644569B2 JPH0644569B2 JP60222955A JP22295585A JPH0644569B2 JP H0644569 B2 JPH0644569 B2 JP H0644569B2 JP 60222955 A JP60222955 A JP 60222955A JP 22295585 A JP22295585 A JP 22295585A JP H0644569 B2 JPH0644569 B2 JP H0644569B2
- Authority
- JP
- Japan
- Prior art keywords
- sic
- silicon
- substrate
- silicon carbide
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 53
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 52
- 239000000758 substrate Substances 0.000 title claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 16
- 229910052710 silicon Inorganic materials 0.000 title claims description 16
- 239000010703 silicon Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 title claims description 6
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 description 19
- 229910004298 SiO 2 Inorganic materials 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910017855 NH 4 F Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は高温動作が可能な炭化シリコン（SiC）デバイ
スの製造方法に関し、特にシリコン（Si）基板上に成長
させたSiCを用いたSiCデバイスの製造方法に関する。
スの製造方法に関し、特にシリコン（Si）基板上に成長
させたSiCを用いたSiCデバイスの製造方法に関する。
［従来の技術］ SiCは高温での動作が可能な半導体である。SiCをSi基板
上に成長させる技術は近年とみに発展し、例えば面方位
（100）のSi基板上にSiH4とC3H8を用いて化学気相成長
法により、SiCを５〜１０μｍ成長させることが可能に
なっている。しかしSi基板とSiCとの熱膨張係数の差お
よび格子定数の差によって、成長したSiC膜には大きな
歪が入る。そのためその後のデバイス製造工程でSiC膜
にクラックが入り、デバイスを作製するのが難しかっ
た。SiCの電気的特性の評価なども、Si基板を溶解して
得たSiC薄片で行われなければならないという不便があ
った。
上に成長させる技術は近年とみに発展し、例えば面方位
（100）のSi基板上にSiH4とC3H8を用いて化学気相成長
法により、SiCを５〜１０μｍ成長させることが可能に
なっている。しかしSi基板とSiCとの熱膨張係数の差お
よび格子定数の差によって、成長したSiC膜には大きな
歪が入る。そのためその後のデバイス製造工程でSiC膜
にクラックが入り、デバイスを作製するのが難しかっ
た。SiCの電気的特性の評価なども、Si基板を溶解して
得たSiC薄片で行われなければならないという不便があ
った。
また絶縁層としてSiC表面を酸化して得られるSiO2膜を
利用する場合、SiCの酸化速度がSiに比べて非常に遅
く、十分な厚さのSiO2膜が得にくいので、MOSトランジ
スタその他のデバイスが作製し難いという欠点があっ
た。
利用する場合、SiCの酸化速度がSiに比べて非常に遅
く、十分な厚さのSiO2膜が得にくいので、MOSトランジ
スタその他のデバイスが作製し難いという欠点があっ
た。
［発明が解決しようとする問題点］ 本発明は、このようなSi基板上に成長させたSiCに生じ
易いクラックの発生を防止し、また電気的特性評価やデ
バイス作製に必要な配線の絶縁，デバイスのアイソレー
ションに必要な絶縁のための十分な厚さをもつ酸化膜を
形成し、SiCデバイスの製造を容易にすることを目的と
する。
易いクラックの発生を防止し、また電気的特性評価やデ
バイス作製に必要な配線の絶縁，デバイスのアイソレー
ションに必要な絶縁のための十分な厚さをもつ酸化膜を
形成し、SiCデバイスの製造を容易にすることを目的と
する。
［問題点を解決するための目的］ かかる目的を達成するために、本発明はシリコン基板上
に炭化シリコン層を成長させ、成長させた炭化シリコン
層の一部を除去してシリコン基板の表面を露出させ、残
された前記炭化シリコン層および前記露出されたシリコ
ン面を有する基板の表面を熱酸化し、炭化シリコンとシ
リコンの酸化速度の差を利用して前記シリコン基板上の
前記露出されたシリコン面を有する部分のみに埋込酸化
シリコン膜を形成し、前記残された炭化シリコン層にデ
バイス形成することを特徴とする。
に炭化シリコン層を成長させ、成長させた炭化シリコン
層の一部を除去してシリコン基板の表面を露出させ、残
された前記炭化シリコン層および前記露出されたシリコ
ン面を有する基板の表面を熱酸化し、炭化シリコンとシ
リコンの酸化速度の差を利用して前記シリコン基板上の
前記露出されたシリコン面を有する部分のみに埋込酸化
シリコン膜を形成し、前記残された炭化シリコン層にデ
バイス形成することを特徴とする。
［作用］ 本発明によれば、Si基板上にセルフアライン的にアイソ
レートされたSiCの島を自由に形成でき、SiCの島の端部
とSi上のSiO2とはなめらかにつながる。SiC領域が細分
化されたことによって、SiC内の歪が緩和され、クラッ
ク発生を防止できる。またSi基板上に十分な厚さのSiO2
膜を形成できるので、配線のための良好な絶縁を確保す
ることができる。
レートされたSiCの島を自由に形成でき、SiCの島の端部
とSi上のSiO2とはなめらかにつながる。SiC領域が細分
化されたことによって、SiC内の歪が緩和され、クラッ
ク発生を防止できる。またSi基板上に十分な厚さのSiO2
膜を形成できるので、配線のための良好な絶縁を確保す
ることができる。
［実施例］ 以下図面を参照して本発明を詳細に説明する 第１図(A)ないし(C)は本発明の実施例の工程を説明する
ための部分断面図である。
ための部分断面図である。
まずSi基板10上に、例えばSiH4とC3H8を用いた化学気相
成長法によって、SiC層20を0.5μｍ程度の厚さを成長さ
せる（第１図(A)）。
成長法によって、SiC層20を0.5μｍ程度の厚さを成長さ
せる（第１図(A)）。
次にSiC層上にフォトレジストによるマスクを設け、フ
ロンおよび酸素によるプラズマエッチングを行って必要
な形状および個数のSiCの島を残してSiC層を除去する
（第１図(B)）。図には便宜上１個の島のみを示す。
ロンおよび酸素によるプラズマエッチングを行って必要
な形状および個数のSiCの島を残してSiC層を除去する
（第１図(B)）。図には便宜上１個の島のみを示す。
次に水蒸気雰囲気中で1150℃約30分加熱し、熱酸化を行
う（第１図(C)）。この酸化によって形成されるSiO2膜1
1の厚さはSiC20上では約0.05μｍであるが、Si10上では
その約10倍の0.55μｍに達する。
う（第１図(C)）。この酸化によって形成されるSiO2膜1
1の厚さはSiC20上では約0.05μｍであるが、Si10上では
その約10倍の0.55μｍに達する。
このようにして、表面が平担で必要な形状と個数のSiC
がSi基板上にセルフアライン的にアイソレートされて形
成される。しかも以後の配線のための絶縁層がSi基板上
に十分な厚さをもったSiO2膜として確保されているの
で、SiCにトランジスタ、集積回路などを設けたSiCデバ
イスを容易に製造することができる。
がSi基板上にセルフアライン的にアイソレートされて形
成される。しかも以後の配線のための絶縁層がSi基板上
に十分な厚さをもったSiO2膜として確保されているの
で、SiCにトランジスタ、集積回路などを設けたSiCデバ
イスを容易に製造することができる。
こうしてSi基板上に設けたSiCをｎ層とするMOSFETを作
製する例を第２図(A)ないし(E)を参照して説明する。第
１図(C)に示したSiCを用い、表面のSiO2層をSiC20の表
面が露出するまで、例えば（NH4Ｆ＋HF）液を用いてエ
ッチングし除去する（第２図(A)）。
製する例を第２図(A)ないし(E)を参照して説明する。第
１図(C)に示したSiCを用い、表面のSiO2層をSiC20の表
面が露出するまで、例えば（NH4Ｆ＋HF）液を用いてエ
ッチングし除去する（第２図(A)）。
露出されたSiC上およびSi基板上のSiO2の上に、例えばS
iH4の熱分解による化学気相成長法によって、多結晶Si
層30を0.5μｍ厚程度成長させる（第２図(B)）。この時
多結晶Si層30にはSiC20に対してアクセプタとなる不純
物、例えばAl添加しておく。
iH4の熱分解による化学気相成長法によって、多結晶Si
層30を0.5μｍ厚程度成長させる（第２図(B)）。この時
多結晶Si層30にはSiC20に対してアクセプタとなる不純
物、例えばAl添加しておく。
次に多結晶Si層30をソースおよびソレノイド電極として
用いるため、多結晶Si30のゲート電極に相当する部分そ
の他不要部分を除去する（第２図(C)）。多結晶Siの除
去は、腐食剤として例えば（HF−HNO3）液を用い、フォ
トエッチングを行えばよい。
用いるため、多結晶Si30のゲート電極に相当する部分そ
の他不要部分を除去する（第２図(C)）。多結晶Siの除
去は、腐食剤として例えば（HF−HNO3）液を用い、フォ
トエッチングを行えばよい。
多結晶Si30不要部分を除いた後に、例えば1150℃で約８
時間乾燥雰囲気中で熱酸化を行い、SiO2膜31を形成する
（第２図(D)）。形成されたSiO2膜31厚さは多結晶Si30
の上では約0.5μｍ、SiC20の上では約400Åである。先
に多結晶Si30に添しておいた不純物はこの熱酸化中にSi
C中に拡散してソースおよびドレイン領域51，52が形成
される。SiO2膜31のうちSiC20の上の薄い部分はゲート
絶縁膜として、多結晶Si30の上の厚い部分は、後に形成
するゲート金属等の電極に対する絶縁層として用いられ
る。
時間乾燥雰囲気中で熱酸化を行い、SiO2膜31を形成する
（第２図(D)）。形成されたSiO2膜31厚さは多結晶Si30
の上では約0.5μｍ、SiC20の上では約400Åである。先
に多結晶Si30に添しておいた不純物はこの熱酸化中にSi
C中に拡散してソースおよびドレイン領域51，52が形成
される。SiO2膜31のうちSiC20の上の薄い部分はゲート
絶縁膜として、多結晶Si30の上の厚い部分は、後に形成
するゲート金属等の電極に対する絶縁層として用いられ
る。
多結晶Si30，30の上部のSiO2膜に、CF4を用いたプラズ
マエッチングあるいは（NH4Ｆ＋HF）液を用いた湿式エ
ッチングなどによってコンタクトホールを形成し、電極
（配線）金属として例えばAlを0.7μｍの厚さに蒸着す
る。腐食液として例えばH3PO4−HNO3系溶液を用い、フ
ォトエッチングによってAl蒸着膜を必要な形状に加工し
てソース電極41（43）、ドレイン電極43（41）、ゲート
電極42として、ＰチャネルMOSFETが完成する（第２図
(E)）。
マエッチングあるいは（NH4Ｆ＋HF）液を用いた湿式エ
ッチングなどによってコンタクトホールを形成し、電極
（配線）金属として例えばAlを0.7μｍの厚さに蒸着す
る。腐食液として例えばH3PO4−HNO3系溶液を用い、フ
ォトエッチングによってAl蒸着膜を必要な形状に加工し
てソース電極41（43）、ドレイン電極43（41）、ゲート
電極42として、ＰチャネルMOSFETが完成する（第２図
(E)）。
一方SiO2膜31を形成する工程（第２図(D)）において、1
000℃以下の低温で絶縁膜を形成した場合は多結晶Si30
中に添加しておいた不純物はSiC中へは殆んど拡散せ
ず、むしろ多結晶Si30はSiCとオーム性接触を示すの
で、上記一連の製造工程によりｎチャネルのMOSFETを形
成することができる。
000℃以下の低温で絶縁膜を形成した場合は多結晶Si30
中に添加しておいた不純物はSiC中へは殆んど拡散せ
ず、むしろ多結晶Si30はSiCとオーム性接触を示すの
で、上記一連の製造工程によりｎチャネルのMOSFETを形
成することができる。
第２図において、Si基板上に成長させたSiCにＰチャネ
ルとMOSFETを形成した例を示したが、本発明のSiCデバ
イスはこの例に限られるものではない ［発明の効果］ 以上説明したように、Si基板上に成長させたSiCの一部
をエッチングによって除去した後にSiO2膜を形成するこ
とによって、Si基板上にSiC領域を配線用の導電性薄膜
が設けられる絶縁膜に対してセルフアライン的に形成で
き、また絶縁層として有効な厚さのSiO2膜ををSi基板上
に形成できるので、SiCデバイスを容易に作成できる。
ルとMOSFETを形成した例を示したが、本発明のSiCデバ
イスはこの例に限られるものではない ［発明の効果］ 以上説明したように、Si基板上に成長させたSiCの一部
をエッチングによって除去した後にSiO2膜を形成するこ
とによって、Si基板上にSiC領域を配線用の導電性薄膜
が設けられる絶縁膜に対してセルフアライン的に形成で
き、また絶縁層として有効な厚さのSiO2膜ををSi基板上
に形成できるので、SiCデバイスを容易に作成できる。
第１図(A)ないし(C)は本発明の工程を説明する部分断面
図、 第２図(A)ないし(E)は本発明を用いてMOSFETを作成する
例を示す部分断面図である。 10……Si基板、 11，31……SiO2、 20……SiC、 30……多結晶Si、 41……ソース（ドレイン）電極、 42……ゲート電極、 43……ドレイン（ソース）電極、 51……ソース（ドレイン）、 52……ドレイン（ソース）。
図、 第２図(A)ないし(E)は本発明を用いてMOSFETを作成する
例を示す部分断面図である。 10……Si基板、 11，31……SiO2、 20……SiC、 30……多結晶Si、 41……ソース（ドレイン）電極、 42……ゲート電極、 43……ドレイン（ソース）電極、 51……ソース（ドレイン）、 52……ドレイン（ソース）。
Claims (1)
- 【請求項１】炭化シリコン層を成長させたシリコン基板
の、前記成長させた炭化シリコン層の一部を除去して前
記シリコン基板の表面を露出させ、 残された前記炭化シリコン層および前記露出されたシリ
コン面を有する基板の表面を熱酸化し、 炭化シリコンとシリコンの酸化速度の差を利用して前記
シリコン基板上の前記露出されたシリコン面を有する部
分のみに埋込酸化シリコン膜を形成し、 前記残された炭化シリコン層にデバイスを形成すること
を特徴とするシリコン基板上の炭化シリコンデバイス製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60222955A JPH0644569B2 (ja) | 1985-10-07 | 1985-10-07 | シリコン基板上の炭化シリコンデバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60222955A JPH0644569B2 (ja) | 1985-10-07 | 1985-10-07 | シリコン基板上の炭化シリコンデバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6281765A JPS6281765A (ja) | 1987-04-15 |
| JPH0644569B2 true JPH0644569B2 (ja) | 1994-06-08 |
Family
ID=16790494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60222955A Expired - Lifetime JPH0644569B2 (ja) | 1985-10-07 | 1985-10-07 | シリコン基板上の炭化シリコンデバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644569B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385238B2 (en) * | 2004-08-16 | 2008-06-10 | Micron Technology, Inc. | Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547883A (en) * | 1977-06-20 | 1979-01-20 | Nec Corp | Semiconductor device and its manufacture |
| JPS59155943A (ja) * | 1983-02-25 | 1984-09-05 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1985
- 1985-10-07 JP JP60222955A patent/JPH0644569B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6281765A (ja) | 1987-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2615390B2 (ja) | 炭化シリコン電界効果トランジスタの製造方法 | |
| US4361600A (en) | Method of making integrated circuits | |
| JP2670563B2 (ja) | 半導体装置の製造方法 | |
| US4111724A (en) | Method of manufacturing oxide isolated semiconductor device utilizing selective etching technique | |
| JPH0347577B2 (ja) | ||
| JPH0254657B2 (ja) | ||
| JPS6234152B2 (ja) | ||
| JPH0644569B2 (ja) | シリコン基板上の炭化シリコンデバイスの製造方法 | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| KR860001586B1 (ko) | 반도체장치 및 제조방법 | |
| JP2579494B2 (ja) | Ｓｏｉウエハの製造方法 | |
| EP0020144B1 (en) | Method of producing a semiconductor device | |
| JPH0243336B2 (ja) | ||
| JPS60219759A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6231507B2 (ja) | ||
| JPS592191B2 (ja) | 半導体装置用電極の製造方法 | |
| JP2004140062A (ja) | 半導体装置の製造方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| RU865053C (ru) | Способ изготовлени интегральных МДП-транзисторов | |
| JP2685448B2 (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) | ||
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH09129876A (ja) | 半導体装置の製造方法 | |
| JPH0328070B2 (ja) | ||
| JPH0239093B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |