JPS592191B2 - 半導体装置用電極の製造方法 - Google Patents
半導体装置用電極の製造方法Info
- Publication number
- JPS592191B2 JPS592191B2 JP49053062A JP5306274A JPS592191B2 JP S592191 B2 JPS592191 B2 JP S592191B2 JP 49053062 A JP49053062 A JP 49053062A JP 5306274 A JP5306274 A JP 5306274A JP S592191 B2 JPS592191 B2 JP S592191B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- forming
- contact
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は一般に半導体装置、とくにゲート電極に導電性
多結晶シリコンを用いた絶縁ゲート形電界効果半導体装
置における電極の製造方法に関する。
多結晶シリコンを用いた絶縁ゲート形電界効果半導体装
置における電極の製造方法に関する。
ゲート電極に導電性多結晶シリコンを用いるいわゆるシ
リコンゲート形金属酸化物半導体トランジスタでは多結
晶シリコンを配線用電極としても利用している。
リコンゲート形金属酸化物半導体トランジスタでは多結
晶シリコンを配線用電極としても利用している。
この多結晶シリコンと半導体基板との電気的接続には一
般にＡｌが使用されている。しかしＡｌを用いる方法で
は、コンタクト部の形成だけで２回のマスク合せが必要
であり、コンタクト形成後はＡｌの融点６６０℃以上の
高温熱処理が不可能となる欠点がある。この欠点を補う
ものとして、半導体基板と多結晶シリコンを直接コンタ
クトする構造のものが提案されている。このような電極
構造を得るための方策はゲート酸化膜形成後コンタクト
部のみの酸化膜を除去し、その上から多結晶シリコンを
堆積して半導体基板に接触させ、しかるのち、この接触
部分にＰ形あるいはｎ形の不純物を拡散することにより
コンタクトをとる方法である。し力化この方法では、ゲ
ート酸化後すぐに汚染源を含む写真製版工程に入るため
ゲート酸化膜が汚れるという問題がある。本発明は、こ
の欠点を除ぃて半導体装置の特性向上がはかねる電極の
形成法を提案するもので、多結晶シリコンを多層に堆積
させて電極を製造する方法を提供するものである。以下
図面により本発明を詳細に説明する。
般にＡｌが使用されている。しかしＡｌを用いる方法で
は、コンタクト部の形成だけで２回のマスク合せが必要
であり、コンタクト形成後はＡｌの融点６６０℃以上の
高温熱処理が不可能となる欠点がある。この欠点を補う
ものとして、半導体基板と多結晶シリコンを直接コンタ
クトする構造のものが提案されている。このような電極
構造を得るための方策はゲート酸化膜形成後コンタクト
部のみの酸化膜を除去し、その上から多結晶シリコンを
堆積して半導体基板に接触させ、しかるのち、この接触
部分にＰ形あるいはｎ形の不純物を拡散することにより
コンタクトをとる方法である。し力化この方法では、ゲ
ート酸化後すぐに汚染源を含む写真製版工程に入るため
ゲート酸化膜が汚れるという問題がある。本発明は、こ
の欠点を除ぃて半導体装置の特性向上がはかねる電極の
形成法を提案するもので、多結晶シリコンを多層に堆積
させて電極を製造する方法を提供するものである。以下
図面により本発明を詳細に説明する。
第１図はＮ型シリコンウェハー１０の表面上に通常行な
われている熱酸化法を用いて０．５〜１．０μのシリコ
ン酸化膜１１を形成し、ドＶイン、ソース、ゲートのア
クチユアルトランジスタ領域２１の酸化膜を写真製版法
により除去した断面構造を示している。
われている熱酸化法を用いて０．５〜１．０μのシリコ
ン酸化膜１１を形成し、ドＶイン、ソース、ゲートのア
クチユアルトランジスタ領域２１の酸化膜を写真製版法
により除去した断面構造を示している。
ついで、１２００℃乾燥酸素雰囲気での熱酸化により、
シリコンの露出した領域〜２１に１０００〜１５００Ａ
のゲート酸化膜１２を成長させる（第２図）。
シリコンの露出した領域〜２１に１０００〜１５００Ａ
のゲート酸化膜１２を成長させる（第２図）。
上記酸化膜１２成長後、ただちに本発明による第一層多
結晶シリコン１３を酸化膜１１および１２上に堆積させ
る（第３図）多結晶シリコンの堆積方法はＮ２雰囲気中
、基板温度６２００Ｃにてモノシラン（ＳｉＨ４）を熱
分解させ、反応ガスの流量あるいは反応時間を制御する
ことにより、２０００〜４０００λの膜厚に成長させる
ものである。この後、コンタクト部２２のみ窓あけする
ために写真製眠法により多結晶シリコンおよびその下の
ゲート酸化膜を取り除く（第４図）。この時の写真製版
法は通常のシリコンゲート製造工程と同様で、多結晶シ
リコンの腐ν蝕用マスクには化学蒸着で形成した低温酸
化膜を使用し、腐蝕液は弗酸（ＨＦ）一硝酸（ＨＮＯ３
）系のものに緩衝剤を加えたものを用いる。
結晶シリコン１３を酸化膜１１および１２上に堆積させ
る（第３図）多結晶シリコンの堆積方法はＮ２雰囲気中
、基板温度６２００Ｃにてモノシラン（ＳｉＨ４）を熱
分解させ、反応ガスの流量あるいは反応時間を制御する
ことにより、２０００〜４０００λの膜厚に成長させる
ものである。この後、コンタクト部２２のみ窓あけする
ために写真製眠法により多結晶シリコンおよびその下の
ゲート酸化膜を取り除く（第４図）。この時の写真製版
法は通常のシリコンゲート製造工程と同様で、多結晶シ
リコンの腐ν蝕用マスクには化学蒸着で形成した低温酸
化膜を使用し、腐蝕液は弗酸（ＨＦ）一硝酸（ＨＮＯ３
）系のものに緩衝剤を加えたものを用いる。
上記工程終了後、第二層多結晶シリコン１４を堆積する
（第５図）。堆積方法は第一層多結晶シリコン１３につ
いて述べたものと同様で、膜厚も第一層と同じにする。
第５図でコンタクト部２２においては多結晶シリコン１
４は直接シリコン基板１０に堆積している。つぎに、再
度写真製版工程にもどし、ゲート電極２４および配線用
電極２６を残し、かつ、この配線用電極２６の延長部で
上部コンタクト部分２２の一部を残してコンタクトを形
成するように、上記コンタクト部窓あけと同様の方法で
多結晶シリコン１３および１４を腐蝕する（第６図）。
この状態での多結晶シリコンの膜厚はゲート酸化膜１２
および厚膜酸化膜１１上では４０００〜８０００Ａでコ
ンタクト部２２は２０００〜４０００χである。この後
、ジボランを用いたボロンの拡散炉に入れ、拡散温度１
１００℃で３０分拡散すると、シリコン基板の露出した
開口部２３および２５、さらにゲート２４および配線用
電極２６を形成する多結晶シリコン層はシート抵抗値が
、３０〜１００Ω／口の，形に変換される（第７図）。
この時、コンタクト部２２のシリコン基板１５も露出部
ならびに配線用電極２６の延長部として残存せられた多
結晶シリコン層を通してボロンが拡散される。この様に
して、シリコン基板および多結晶シリコンにｐ形不純物
を同時にドープすることにより、接触抵抗値が下がり電
気的接続が形成される。なお、上記実施例では一回のボ
ロン拡散によりコンタクト部シリコン基板および多結晶
シリコンを同時にｐ形化しているφく、コンタクト部シ
リコン基板のｐ形化を確実にするものとして、第４図に
示すコンタクト部窓あけ後ただちにボロン拡散をおこな
い前もつて拡散領域を形成しておく工程を加えることも
、もちろん可能である。本発明の方法で形成された半導
体基板と多結晶シリコンのコンタクトは通常ＭＯＳ工程
のＡｌ法に比べて、マスク合せが１回ですみ、コンタク
ト形成後の高温熱処理も可能となる長所を持つことはも
ちろん、とくにゲート酸化膜は多結晶シリコンを堆積し
た状態で残置させるという工程で形成することによつて
ゲート酸化膜の汚れもなく、ＭＯＳトランジスタのスレ
ツシヨルド電圧（ＶＴ）値のバラツキも＋０．１以内で
あつた。
（第５図）。堆積方法は第一層多結晶シリコン１３につ
いて述べたものと同様で、膜厚も第一層と同じにする。
第５図でコンタクト部２２においては多結晶シリコン１
４は直接シリコン基板１０に堆積している。つぎに、再
度写真製版工程にもどし、ゲート電極２４および配線用
電極２６を残し、かつ、この配線用電極２６の延長部で
上部コンタクト部分２２の一部を残してコンタクトを形
成するように、上記コンタクト部窓あけと同様の方法で
多結晶シリコン１３および１４を腐蝕する（第６図）。
この状態での多結晶シリコンの膜厚はゲート酸化膜１２
および厚膜酸化膜１１上では４０００〜８０００Ａでコ
ンタクト部２２は２０００〜４０００χである。この後
、ジボランを用いたボロンの拡散炉に入れ、拡散温度１
１００℃で３０分拡散すると、シリコン基板の露出した
開口部２３および２５、さらにゲート２４および配線用
電極２６を形成する多結晶シリコン層はシート抵抗値が
、３０〜１００Ω／口の，形に変換される（第７図）。
この時、コンタクト部２２のシリコン基板１５も露出部
ならびに配線用電極２６の延長部として残存せられた多
結晶シリコン層を通してボロンが拡散される。この様に
して、シリコン基板および多結晶シリコンにｐ形不純物
を同時にドープすることにより、接触抵抗値が下がり電
気的接続が形成される。なお、上記実施例では一回のボ
ロン拡散によりコンタクト部シリコン基板および多結晶
シリコンを同時にｐ形化しているφく、コンタクト部シ
リコン基板のｐ形化を確実にするものとして、第４図に
示すコンタクト部窓あけ後ただちにボロン拡散をおこな
い前もつて拡散領域を形成しておく工程を加えることも
、もちろん可能である。本発明の方法で形成された半導
体基板と多結晶シリコンのコンタクトは通常ＭＯＳ工程
のＡｌ法に比べて、マスク合せが１回ですみ、コンタク
ト形成後の高温熱処理も可能となる長所を持つことはも
ちろん、とくにゲート酸化膜は多結晶シリコンを堆積し
た状態で残置させるという工程で形成することによつて
ゲート酸化膜の汚れもなく、ＭＯＳトランジスタのスレ
ツシヨルド電圧（ＶＴ）値のバラツキも＋０．１以内で
あつた。
一方ＭＯＳ特性の不安定性を調べるのに一般に用いられ
ているＢ．Ｔ。処理による変化分も２００℃、１０６Ｖ
／？で０．１Ｖ以内と安定した特性のものが得られた。
このように本発明による電極コンタクトの形成法はコン
タクト動作を確実にするとともに半導体装置の特性およ
びその安定性を向上させる製作法である。
ているＢ．Ｔ。処理による変化分も２００℃、１０６Ｖ
／？で０．１Ｖ以内と安定した特性のものが得られた。
このように本発明による電極コンタクトの形成法はコン
タクト動作を確実にするとともに半導体装置の特性およ
びその安定性を向上させる製作法である。
第１図から第７図までは本発明による種々の製造段階に
おける半導体装置の略図的断面図である。 １０・・・・・・シリコンウエハ一、１１・・・・・・
シリコン酸化膜、１２・・・・・・ゲート酸化膜、１３
・・・・・・多結晶シリコン、１４・・・・・・多結晶
シリコン。
おける半導体装置の略図的断面図である。 １０・・・・・・シリコンウエハ一、１１・・・・・・
シリコン酸化膜、１２・・・・・・ゲート酸化膜、１３
・・・・・・多結晶シリコン、１４・・・・・・多結晶
シリコン。
Claims (1)
- １ 半導体基板の表面にゲート絶縁膜を形成する工程と
、前記ゲート絶縁膜上に第１の多結晶シリコン層を形成
する工程と、前記半導体基板に電極を接続すべき部分の
前記ゲート絶縁膜および第１の多結晶シリコン層を除去
して窓を穿設する工程と、前記窓および前記第１の多結
晶シリコン層上に第２の多結晶シリコン層を設ける工程
と、前記窓部における前記第２の多結晶シリコン層の前
記半導体基板とのコンタクト部を残して、ソースまたは
ドレインとなるべき領域に前記半導体基板の露出部を形
成する工程と、前記ソースまたはドレイン領域を形成す
るために前記露出部及びコンタクト部に不純物を導入す
る工程とを具備し、前記第２の多結晶シリコン層を前記
ソースまたはドレイン領域に直接接続せしめることを特
徴とする半導体装置用電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49053062A JPS592191B2 (ja) | 1974-05-11 | 1974-05-11 | 半導体装置用電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49053062A JPS592191B2 (ja) | 1974-05-11 | 1974-05-11 | 半導体装置用電極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS50146281A JPS50146281A (ja) | 1975-11-22 |
| JPS592191B2 true JPS592191B2 (ja) | 1984-01-17 |
Family
ID=12932344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49053062A Expired JPS592191B2 (ja) | 1974-05-11 | 1974-05-11 | 半導体装置用電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592191B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6115288A (ja) * | 1984-06-29 | 1986-01-23 | Toshiba Corp | 光学的文字読取装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4341009A (en) * | 1980-12-05 | 1982-07-27 | International Business Machines Corporation | Method for making an electrical contact to a silicon substrate through a relatively thin layer of silicon dioxide on the surface of the substrate |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4964380A (ja) * | 1972-10-20 | 1974-06-21 |
-
1974
- 1974-05-11 JP JP49053062A patent/JPS592191B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4964380A (ja) * | 1972-10-20 | 1974-06-21 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6115288A (ja) * | 1984-06-29 | 1986-01-23 | Toshiba Corp | 光学的文字読取装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS50146281A (ja) | 1975-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2615390B2 (ja) | 炭化シリコン電界効果トランジスタの製造方法 | |
| JPH01165172A (ja) | 薄膜トランジスターの製造方法 | |
| JPS592191B2 (ja) | 半導体装置用電極の製造方法 | |
| JPS63174366A (ja) | 半導体装置の製造方法 | |
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| JPS6228591B2 (ja) | ||
| JPH04154162A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPH02181918A (ja) | 半導体装置の製造方法 | |
| JPS6178138A (ja) | 半導体装置の製造方法 | |
| JPS59182568A (ja) | 絶縁ゲ−ト型電界効果半導体装置の製造方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0374842A (ja) | 半導体装置の製造方法 | |
| JPH04106982A (ja) | 半導体装置の製造方法 | |
| JPS6281765A (ja) | シリコン基板上の炭化シリコンデバイスの製造方法 | |
| JPS61147550A (ja) | 半導体装置の製造方法 | |
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| JPS6118340B2 (ja) | ||
| JPS6115589B2 (ja) | ||
| JPS6120154B2 (ja) | ||
| JPS60101930A (ja) | 半導体への不純物拡散方法 | |
| JPH0349264A (ja) | 半導体装置の製造方法 | |
| JPH0457321A (ja) | ポリサイド素子の形成方法 |