JPS58210639A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58210639A JPS58210639A JP9291082A JP9291082A JPS58210639A JP S58210639 A JPS58210639 A JP S58210639A JP 9291082 A JP9291082 A JP 9291082A JP 9291082 A JP9291082 A JP 9291082A JP S58210639 A JPS58210639 A JP S58210639A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- oxide film
- semiconductor device
- layer
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置に関する。
従来の半導体装置の製造方法は、第１図（４）乃至同図
（ト）に示す工程を経て半導体装置を製造している。先
ず、第１図に）に示す如く、半導体基板１上に素子領域
を仕切るフィールド酸化膜２を形成し、次いで、素子領
域上にｆｆ−）酸化膜３を形成する。次いで、同図俤）
に示す如く、ｒ−ト酸化膜３及びフィールド酸化膜２上
に多結晶シリコン層４１に形成する。次いで、多結晶シ
リコン層４に所定のノリーニングを施し、素子領域上に
ダート電極４ａを形成し、フィールド酸化膜２上に配線
層４ｂを形成する。更に、ダート電極４１をマスクにし
てその直下のダート酸化膜３が残存するようにｉ４ター
ニングを施す。
（ト）に示す工程を経て半導体装置を製造している。先
ず、第１図に）に示す如く、半導体基板１上に素子領域
を仕切るフィールド酸化膜２を形成し、次いで、素子領
域上にｆｆ−）酸化膜３を形成する。次いで、同図俤）
に示す如く、ｒ−ト酸化膜３及びフィールド酸化膜２上
に多結晶シリコン層４１に形成する。次いで、多結晶シ
リコン層４に所定のノリーニングを施し、素子領域上に
ダート電極４ａを形成し、フィールド酸化膜２上に配線
層４ｂを形成する。更に、ダート電極４１をマスクにし
てその直下のダート酸化膜３が残存するようにｉ４ター
ニングを施す。
次に、ｒ−ト電極４ａをマスクにして不純物拡散を施し
、素子領域の半導体基板１内にソース５１、ドレイン５
ｂの不純物領域を形成すると共に、ダート電極４ａ及び
配線層４ｂ中に同じ不純物を導入して活性化を図る。次
に、同図■に示す如く、フィールド酸化膜２、ソース５
ａ。
、素子領域の半導体基板１内にソース５１、ドレイン５
ｂの不純物領域を形成すると共に、ダート電極４ａ及び
配線層４ｂ中に同じ不純物を導入して活性化を図る。次
に、同図■に示す如く、フィールド酸化膜２、ソース５
ａ。
ドレイン５ｂ、？”−）電極４１、配線層４ｂ上に所定
の膜厚のＣ，Ｖ、Ｄ、（Ｃｈ＠ｍ１ｅａｌ Ｖａｐｏｒ
Ｄ＠ｐｏ−ｍｌｔｉｏｎ ）−８１（ｈ膜６を形成す
る０次いで、とのＣ１Ｖ、Ｄａ−８１０２膜６０所定領
域に配線層４ｂに通じるコンタクトホール７を形成する
。次に、同図０３ｔＣ示す如（、Ｃ，Ｖ、Ｄ−８１０ｓ
膜６上にＢＰＳＧ膜８（がロン注入リンケイ酸化ガラス
膜）を形成し、約１０００℃の窒素雰囲気中で熱処理を
施して表面を平滑にした後、周知の写真蝕刻法にて前記
のコンタクトホール７ｔ−介して配線層４ｂを露出させ
る窓８ａを開口する。然る後、この窓８ａ１及びコンタ
クトホール７を介して配線層４ｂに接続するアルミニウ
ム等からなる取出配線層９を形成し、半導体装置１０を
得る。
の膜厚のＣ，Ｖ、Ｄ、（Ｃｈ＠ｍ１ｅａｌ Ｖａｐｏｒ
Ｄ＠ｐｏ−ｍｌｔｉｏｎ ）−８１（ｈ膜６を形成す
る０次いで、とのＣ１Ｖ、Ｄａ−８１０２膜６０所定領
域に配線層４ｂに通じるコンタクトホール７を形成する
。次に、同図０３ｔＣ示す如（、Ｃ，Ｖ、Ｄ−８１０ｓ
膜６上にＢＰＳＧ膜８（がロン注入リンケイ酸化ガラス
膜）を形成し、約１０００℃の窒素雰囲気中で熱処理を
施して表面を平滑にした後、周知の写真蝕刻法にて前記
のコンタクトホール７ｔ−介して配線層４ｂを露出させ
る窓８ａを開口する。然る後、この窓８ａ１及びコンタ
クトホール７を介して配線層４ｂに接続するアルミニウ
ム等からなる取出配線層９を形成し、半導体装置１０を
得る。
しかしながら、この半導体装置の製造方法では、ダート
電極４１、配線層４ｂ中に不純物を導入する際に、これ
らを構成する多結晶シリコンの粒界に沿って不純物が加
速拡散され、同時に粒界に沿って酸化も進行する。例え
ば、２５℃の雰囲気中で不純物源としてオキシ塩化リン
（Ｐｏｅｍｓ ）を３〜５１７ｍ１ｎの供給量で窒素と
小量の酸素の混合ガスからなるキャリアガスにて供給し
、１０００℃で熱拡散処理を施すと、ｒ−ト酸化膜４ａ
の膜厚が８００〜１００ＯＸの場合、約２０分以上の拡
散時間でダート酸化膜４ａの直下の領域にも不純物が侵
入する。また、配線層４ｂに取出配線層９を接続するた
めの窓８ａを開口する際に、数回の化学エツチング処理
を施すため、このエツチング液が粒界に沿って侵入し、
配線層４ｂの一部を欠落すると共にその直下の酸化膜２
を除去し、ピンホール尋の欠陥を発生する。その結果、
取出配線層９の形成後にオーミ、り接触を得るために施
す合金化処理の際に、除去された領域にアルミニウム等
の金属が侵入し、基板１と取出配線層９間でショートが
起きる問題があ−）た。
電極４１、配線層４ｂ中に不純物を導入する際に、これ
らを構成する多結晶シリコンの粒界に沿って不純物が加
速拡散され、同時に粒界に沿って酸化も進行する。例え
ば、２５℃の雰囲気中で不純物源としてオキシ塩化リン
（Ｐｏｅｍｓ ）を３〜５１７ｍ１ｎの供給量で窒素と
小量の酸素の混合ガスからなるキャリアガスにて供給し
、１０００℃で熱拡散処理を施すと、ｒ−ト酸化膜４ａ
の膜厚が８００〜１００ＯＸの場合、約２０分以上の拡
散時間でダート酸化膜４ａの直下の領域にも不純物が侵
入する。また、配線層４ｂに取出配線層９を接続するた
めの窓８ａを開口する際に、数回の化学エツチング処理
を施すため、このエツチング液が粒界に沿って侵入し、
配線層４ｂの一部を欠落すると共にその直下の酸化膜２
を除去し、ピンホール尋の欠陥を発生する。その結果、
取出配線層９の形成後にオーミ、り接触を得るために施
す合金化処理の際に、除去された領域にアルミニウム等
の金属が侵入し、基板１と取出配線層９間でショートが
起きる問題があ−）た。
本発明は、電極、配線の直下の領域に不純物が侵入する
のを阻止して素子特性の向上を図った半導体装置を容易
に得ることができる半導体装置の製造方法を提供するこ
とをその目的とするものである。
のを阻止して素子特性の向上を図った半導体装置を容易
に得ることができる半導体装置の製造方法を提供するこ
とをその目的とするものである。
本発明は、窒化物層上に多結晶シリコン層を形成してこ
れを所定ノ４ターンの導電領域にする工程を設けたこと
によシ、素子特性の向上を図った半導体装置を容易に得
ることができる半導体装置の製造方法である。
れを所定ノ４ターンの導電領域にする工程を設けたこと
によシ、素子特性の向上を図った半導体装置を容易に得
ることができる半導体装置の製造方法である。
以下、本発明の実施例について第２図（４）乃至同図（
鱒を参照して説明する。
鱒を参照して説明する。
先ず、第２図（４）に示す如く、熱酸化法等により半導
体基板２００表面に素子領域を囲むフィールド酸化膜２
ノを形成すると共に、素子領域上に８０〜５００Ｘの膜
厚のｆ−）酸化膜２２を形成する。
体基板２００表面に素子領域を囲むフィールド酸化膜２
ノを形成すると共に、素子領域上に８０〜５００Ｘの膜
厚のｆ−）酸化膜２２を形成する。
次いで、同図（Ｂ）に示す如く、フィールド酸化膜２１
及びダート酸化膜２２上に窒化物層２８を形成し、窒化
物層２３上に多結晶シリコン層２４を形成する。窒化物
層２３の厚さは、後述する工程で多結晶シリコン層２４
に導入する不純物の種類及び濃度に応じて適宜設定する
のが望ましい。
及びダート酸化膜２２上に窒化物層２８を形成し、窒化
物層２３上に多結晶シリコン層２４を形成する。窒化物
層２３の厚さは、後述する工程で多結晶シリコン層２４
に導入する不純物の種類及び濃度に応じて適宜設定する
のが望ましい。
次に、同図（Ｑに示す如く、周知の写真蝕刻法によシ、
多結晶シリコン層２４に７母ターニングを施し、窒化物
層２３を介して素子領域上にダ５− −ト電極２５を形成すると共に、フィールド酸化膜２１
上に配線層２６を形成する。更に、このｆ−）電極２５
をマスクにしてその直下の窒化物層２３及びｆｆ−）酸
化膜２２が残存するようにエツチング処理を施す。この
エツチング処理にて配線層２６の直下には、同形状の窒
化物層２３を残存させる。次いで、ダート電極２５をマ
スクにして不純物として例えばリンを拡散し、素子領域
内にソース２７、ドレイン２Ｂの不純物領域を形成する
と共に、ダート電極２５及び配線層２６中にも同じ不純
物を導入し、これらを導電領域化する。
多結晶シリコン層２４に７母ターニングを施し、窒化物
層２３を介して素子領域上にダ５− −ト電極２５を形成すると共に、フィールド酸化膜２１
上に配線層２６を形成する。更に、このｆ−）電極２５
をマスクにしてその直下の窒化物層２３及びｆｆ−）酸
化膜２２が残存するようにエツチング処理を施す。この
エツチング処理にて配線層２６の直下には、同形状の窒
化物層２３を残存させる。次いで、ダート電極２５をマ
スクにして不純物として例えばリンを拡散し、素子領域
内にソース２７、ドレイン２Ｂの不純物領域を形成する
と共に、ダート電極２５及び配線層２６中にも同じ不純
物を導入し、これらを導電領域化する。
次に、同図■に示す如く、フィールド酸化膜２１、ソー
ス２７、ドレイン２８、ダート電極２５、配線層２６上
に酸化膜２９を形成する。
ス２７、ドレイン２８、ダート電極２５、配線層２６上
に酸化膜２９を形成する。
この酸化膜２９に周知の写真蝕刻法によフ、配線層２６
に通じるコンタクトホール３０を開口する。次いで、後
述する取出配線層３３と配線層２６間でオープン不良が
発生するのを防止するため、酸化膜２９上にＢＰＳＧ膜
３１（はロン注６− 入リンケイ酸化ガラス膜）を形成し、これに写真蝕刻法
によりコンタクトホール３０１に介して配線層２６に通
じる窓３２を開口する。然る後、この窓３２及びコンタ
クトホール３０を介して配線層２６に接続するアルミニ
ウム等からなる取出配線層３３を形成し、同図（ト）に
示す半導体装置３５を得る。
に通じるコンタクトホール３０を開口する。次いで、後
述する取出配線層３３と配線層２６間でオープン不良が
発生するのを防止するため、酸化膜２９上にＢＰＳＧ膜
３１（はロン注６− 入リンケイ酸化ガラス膜）を形成し、これに写真蝕刻法
によりコンタクトホール３０１に介して配線層２６に通
じる窓３２を開口する。然る後、この窓３２及びコンタ
クトホール３０を介して配線層２６に接続するアルミニ
ウム等からなる取出配線層３３を形成し、同図（ト）に
示す半導体装置３５を得る。
この半導体装置の製造方法によれば、ダート電極２５及
び配線層２６の直下に窒化物層２３が存在しているので
、不純物拡散処理の際にダート電極２５の下方のｆ−）
酸化膜２２、素子領域内に不純物が拡散するのを阻止で
きると共に、配線層２６の下方のフィールド酸化膜２１
中に不純物が拡散するのを阻止することができる。その
結果、不純物拡散処理後の工、チング工程の際にダート
電極２５や配線層２６の下方の領域にピンホール等の欠
シ！発生するのを防止し、ｒ”−）電極２５や配線層２
６と基板２０間でショートが起きるを防止して、素子特
性に優れた半導体装置ＳＳを容易に得ることができる。
び配線層２６の直下に窒化物層２３が存在しているので
、不純物拡散処理の際にダート電極２５の下方のｆ−）
酸化膜２２、素子領域内に不純物が拡散するのを阻止で
きると共に、配線層２６の下方のフィールド酸化膜２１
中に不純物が拡散するのを阻止することができる。その
結果、不純物拡散処理後の工、チング工程の際にダート
電極２５や配線層２６の下方の領域にピンホール等の欠
シ！発生するのを防止し、ｒ”−）電極２５や配線層２
６と基板２０間でショートが起きるを防止して、素子特
性に優れた半導体装置ＳＳを容易に得ることができる。
なお、実施例では、多結晶シリコン層２４にノｆターニ
ングを施した後に不純物拡散処理を施すもの一ついて説
明したが、この他にも、予め不純物を注入した多結晶シ
リコン層を形成してこｎにノ母ターニングを施すように
しても良い。
ングを施した後に不純物拡散処理を施すもの一ついて説
明したが、この他にも、予め不純物を注入した多結晶シ
リコン層を形成してこｎにノ母ターニングを施すように
しても良い。
また、多結晶シリコン層２４中には、高濃度の不純物を
導入し、低濃度の不純物にてソース、ドレインの不純物
拡散領域を形成するようにしても良い。
導入し、低濃度の不純物にてソース、ドレインの不純物
拡散領域を形成するようにしても良い。
以上説明した如く、本発明に係る半導体装置の製造方法
によれば、電極、配線の直下の領域に不純物が侵入をす
るのを阻止して、電極、配線と基板間でショートが起き
るのを防止し、素子特性を向上した半導体装置を容易に
得ることができるものである。
によれば、電極、配線の直下の領域に不純物が侵入をす
るのを阻止して、電極、配線と基板間でショートが起き
るのを防止し、素子特性を向上した半導体装置を容易に
得ることができるものである。
第１図（Ａ）乃至同図（日は、従来の半導体装置の製造
方法を工程順に従って示す説明図、第２図（４）乃至同
図（紳は、本発明に係る半導体装置の製造方法を工程順
罠従って示す説明図である。 ２０・・・半導体基板、２）・・・フィールド酸化膜、
２２・・・ｆ−）酸化膜、２３・・・窒化物層、２４・
・・多結晶シリコン層、２５・・・ダート電極、２６・
・・配線層、２７・・・ソース、２８・・・ドレイン、
２９・・・酸化Ｈ１ｓ ｏ・・・コンタクトホール、３
ノ・・・ＢＰＳＧ膜、３２・・・窓、３３・・・取出配
線層、３５−・・・半導体装置。 出願人代理人 弁理士 鈴 江 武 彦９− 第１図 （Ａ） ｓ２ＷＪ （Ａ） （Ｂ）
方法を工程順に従って示す説明図、第２図（４）乃至同
図（紳は、本発明に係る半導体装置の製造方法を工程順
罠従って示す説明図である。 ２０・・・半導体基板、２）・・・フィールド酸化膜、
２２・・・ｆ−）酸化膜、２３・・・窒化物層、２４・
・・多結晶シリコン層、２５・・・ダート電極、２６・
・・配線層、２７・・・ソース、２８・・・ドレイン、
２９・・・酸化Ｈ１ｓ ｏ・・・コンタクトホール、３
ノ・・・ＢＰＳＧ膜、３２・・・窓、３３・・・取出配
線層、３５−・・・半導体装置。 出願人代理人 弁理士 鈴 江 武 彦９− 第１図 （Ａ） ｓ２ＷＪ （Ａ） （Ｂ）
Claims (1)
- 半導体基板上に酸化膜を形成する工程と、該酸化膜上に
窒化物層を形成する工程と、該窒化物層上に不純物を含
有した多結晶シリコン層を形成する工程と、該多結晶シ
リコン層及び前記窒化物層を所定パターンに形成する工
程とを具備することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9291082A JPS58210639A (ja) | 1982-05-31 | 1982-05-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9291082A JPS58210639A (ja) | 1982-05-31 | 1982-05-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58210639A true JPS58210639A (ja) | 1983-12-07 |
Family
ID=14067633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9291082A Pending JPS58210639A (ja) | 1982-05-31 | 1982-05-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58210639A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01194335A (ja) * | 1988-01-29 | 1989-08-04 | Toshiba Corp | 半導体装置 |
-
1982
- 1982-05-31 JP JP9291082A patent/JPS58210639A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01194335A (ja) * | 1988-01-29 | 1989-08-04 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4043849A (en) | Planar diffusion method for an I2 L circuit including a bipolar analog circuit part | |
| US4948756A (en) | Method of making interconnects between polysilicon layers | |
| US3541676A (en) | Method of forming field-effect transistors utilizing doped insulators as activator source | |
| JPS58210639A (ja) | 半導体装置 | |
| JPS6053050A (ja) | 半導体装置の製造方法 | |
| JPS6161268B2 (ja) | ||
| JPS58103122A (ja) | 化合物半導体装置の製造方法 | |
| JPS5892268A (ja) | 半導体装置の製造方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPH0493079A (ja) | 半導体装置の製造方法 | |
| JPS62229934A (ja) | 半導体装置の製造方法 | |
| JPS5882534A (ja) | 半導体装置 | |
| JPS60153146A (ja) | 半導体装置のアルミニウム配線 | |
| JPS59152643A (ja) | 配線形成方法 | |
| JPS58165331A (ja) | 半導体装置の製造方法 | |
| JPS6097628A (ja) | 半導体装置の製造方法 | |
| JPS5897836A (ja) | 半導体基板のゲツタリング方法 | |
| JPS6060768A (ja) | 絶縁ゲ−ト形半導体装置の製造方法 | |
| JPH03165515A (ja) | コンタクトの形成方法 | |
| JPS6118348B2 (ja) | ||
| JPS594078A (ja) | 半導体装置の製造方法 | |
| JPS5886768A (ja) | 半導体装置の製造方法 | |
| JPS61220472A (ja) | 半導体装置の製造方法 | |
| JPS5989437A (ja) | 半導体装置の製造方法 | |
| JPS58159376A (ja) | 電界効果トランジスタの製造方法 |